1.一種數(shù)據(jù)讀取方法，其特征在于，用于一可復(fù)寫式非易失性存儲(chǔ)器模塊，所述數(shù)據(jù)讀取方法包括：
從所述可復(fù)寫式非易失性存儲(chǔ)器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯(cuò)誤檢查與校正碼組，所述使用者數(shù)據(jù)串包括多個(gè)子數(shù)據(jù)單元，所述錯(cuò)誤檢查與校正碼組包括多個(gè)行錯(cuò)誤校正碼與多個(gè)列錯(cuò)誤校正碼，所述多個(gè)行錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以一矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)行數(shù)據(jù)段，且所述多個(gè)列錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以所述矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)列數(shù)據(jù)段；
依據(jù)所述錯(cuò)誤檢查與校正碼組對(duì)所述使用者數(shù)據(jù)串執(zhí)行一錯(cuò)誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對(duì)應(yīng)所述多個(gè)子數(shù)據(jù)單元中至少部分的多個(gè)已解碼子數(shù)據(jù)單元；
搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的至少一無法校正子數(shù)據(jù)單元，從所述至少一無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串；以及
將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給一主機(jī)系統(tǒng)。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)讀取方法，其特征在于，依據(jù)所述錯(cuò)誤檢查與校正碼組對(duì)所述使用者數(shù)據(jù)串執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第一已解碼數(shù)據(jù)串的步驟包括依據(jù)所述多個(gè)行錯(cuò)誤校正碼與所述多個(gè)列錯(cuò)誤校正碼解碼所述多個(gè)行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段以獲得所述多個(gè)已解碼子數(shù)據(jù)單元。
3.根據(jù)權(quán)利要求2所述的數(shù)據(jù)讀取方法，其特征在于，還包括：
判斷在所述第一已解碼數(shù)據(jù)串中是否存有錯(cuò)誤比特；
若在所述第一已解碼數(shù)據(jù)串中無錯(cuò)誤比特時(shí)，將所述第一已解碼數(shù)據(jù)串作為所述已校正數(shù)據(jù)串傳送給所述主機(jī)系統(tǒng)；以及
若在所述第一已解碼數(shù)據(jù)串中存有錯(cuò)誤比特時(shí)，依據(jù)所述第一已解碼數(shù)據(jù)串判斷所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于一預(yù)先定義值，
其中所述搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的所述多個(gè)無法校正子數(shù)據(jù)單元，從所述多個(gè)無法校正子數(shù)據(jù)單元之中選出所述至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串，對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第二已解碼數(shù)據(jù)串的步驟，是在所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值或所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值時(shí)被執(zhí)行。
4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，其特征在于，還包括：
若所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目都不小于所述預(yù)先定義值，傳送一錯(cuò)誤信息給所述主機(jī)系統(tǒng)。
5.根據(jù)權(quán)利要求3所述的數(shù)據(jù)讀取方法，其特征在于，識(shí)別所述至少一無法校正子數(shù)據(jù)單元之中的所述至少一目標(biāo)子數(shù)據(jù)單元的步驟包括：
根據(jù)所述多個(gè)行數(shù)據(jù)段之中之一無法校正的行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段之中之一無法校正的列數(shù)據(jù)段將所述至少一無法校正子數(shù)據(jù)單元之中的一第一無法校正子數(shù)據(jù)單元作為所述至少一目標(biāo)子數(shù)據(jù)單元，
其中所述第一無法校正子數(shù)據(jù)單元是包括在所述多個(gè)行數(shù)據(jù)段之中的一第一行數(shù)據(jù)段中且包括在所述多個(gè)列數(shù)據(jù)段之中的一第一列數(shù)據(jù)段中，所述多個(gè)行錯(cuò)誤校正碼之中對(duì)應(yīng)所述第一行數(shù)據(jù)段的一第一行錯(cuò)誤校正碼無法校正所述第一行數(shù)據(jù)段并且所述多個(gè)列錯(cuò)誤校正碼之中對(duì)應(yīng)所述第一列數(shù)據(jù)段的一第一列錯(cuò)誤校正碼無法校正所述第一列數(shù)據(jù)段。
6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)讀取方法，其特征在于，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串的步驟包括：
使用一調(diào)整數(shù)據(jù)串與所述第一無法校正子數(shù)據(jù)單元進(jìn)行一邏輯運(yùn)算以調(diào)整所述第一無法校正子數(shù)據(jù)單元的至少一比特的值。
7.一種存儲(chǔ)器控制電路單元，其特征在于，用于控制一可復(fù)寫式非易失性存儲(chǔ)器模塊，所述存儲(chǔ)器控制電路單元包括：
一主機(jī)接口，用以電性連接至一主機(jī)系統(tǒng)；
一存儲(chǔ)器接口，用以電性連接至所述可復(fù)寫式非易失性存儲(chǔ)器模塊；
一存儲(chǔ)器管理電路，電性連接至所述主機(jī)接口與所述存儲(chǔ)器接口；以及，
一錯(cuò)誤檢查與校正電路，電性連接至所述存儲(chǔ)器管理電路，
其中所述存儲(chǔ)器管理電路發(fā)送一讀取指令序列以從所述可復(fù)寫式非易失性存儲(chǔ)器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯(cuò)誤檢查與校正碼組，所述使用者數(shù)據(jù)包括多個(gè)子數(shù)據(jù)單元，所述錯(cuò)誤檢查與校正碼組包括多個(gè)行錯(cuò)誤校正碼與多個(gè)列錯(cuò)誤校正碼，所述多個(gè)行錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以一矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)行數(shù)據(jù)段，且所述多個(gè)列錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以所述矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)列數(shù)據(jù)段，
其中所述錯(cuò)誤檢查與校正電路依據(jù)所述錯(cuò)誤檢查與校正碼組對(duì)所述使用者數(shù)據(jù)串執(zhí)行一錯(cuò)誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對(duì)應(yīng)所述多個(gè)子數(shù)據(jù)單元中至少部分的多個(gè)已解碼子數(shù)據(jù)單元，
其中所述錯(cuò)誤檢查與校正電路搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的至少一個(gè)無法校正子數(shù)據(jù)單元，從所述至少一個(gè)無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串，
其中所述存儲(chǔ)器管理電路將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給所述主機(jī)系統(tǒng)。
8.根據(jù)權(quán)利要求7所述的存儲(chǔ)器控制電路單元，其特征在于，在依據(jù)所述錯(cuò)誤檢查與校正碼組對(duì)所述使用者數(shù)據(jù)串執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第一已解碼數(shù)據(jù)串的操作中，所述錯(cuò)誤檢查與校正電路依據(jù)所述多個(gè)行錯(cuò)誤校正碼與所述多個(gè)列錯(cuò)誤校正碼使用一區(qū)塊渦輪碼算法解碼所述多個(gè)行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段以獲得所述多個(gè)已解碼子數(shù)據(jù)單元。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)器控制電路單元，其特征在于，所述錯(cuò)誤檢查與校正電路判斷在所述第一已解碼數(shù)據(jù)串中是否存有錯(cuò)誤比特，
其中若在所述第一已解碼數(shù)據(jù)串中無錯(cuò)誤比特時(shí)，所述存儲(chǔ)器管理電路將所述第一已解碼數(shù)據(jù)串作為所述已校正數(shù)據(jù)串傳送給所述主機(jī)系統(tǒng)，
其中若在所述第一已解碼數(shù)據(jù)串中存有錯(cuò)誤比特時(shí)，所述錯(cuò)誤檢查與校正電路依據(jù)所述第一已解碼數(shù)據(jù)串判斷所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于一預(yù)先定義值，
其中所述錯(cuò)誤檢查與校正電路是在所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值或所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值時(shí)，才執(zhí)行所述搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的所述多個(gè)無法校正子數(shù)據(jù)單元，從所述多個(gè)無法校正子數(shù)據(jù)單元之中選出所述至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串，對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第二已解碼數(shù)據(jù)串的操作。
10.根據(jù)權(quán)利要求9所述的存儲(chǔ)器控制電路單元，其特征在于，若所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目都不小于所述預(yù)先定義值時(shí)，所述存儲(chǔ)器管理電路傳送一錯(cuò)誤信息給所述主機(jī)系統(tǒng)。
11.根據(jù)權(quán)利要求9所述的存儲(chǔ)器控制電路單元，其特征在于，在所述識(shí)別所述多個(gè)無法校正子數(shù)據(jù)單元之中的所述至少一目標(biāo)子數(shù)據(jù)單元的操作中，所述錯(cuò)誤檢查與校正電路根據(jù)所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段將所述多個(gè)無法校正子數(shù)據(jù)單元之中的一第一無法校正子數(shù)據(jù)單元作為所述至少一目標(biāo)子數(shù)據(jù)單元，
其中所述第一無法校正子數(shù)據(jù)單元是包括在所述多個(gè)行數(shù)據(jù)段之中的一第一行數(shù)據(jù)段中且包括在所述多個(gè)列數(shù)據(jù)段之中的一第一列數(shù)據(jù)段中，所述多個(gè)行錯(cuò)誤校正碼之中對(duì)應(yīng)所述第一行數(shù)據(jù)段的一第一行錯(cuò)誤校正碼無法校正所述第一行數(shù)據(jù)段并且所述多個(gè)列錯(cuò)誤校正碼之中對(duì)應(yīng)所述第一列數(shù)據(jù)段的一第一列錯(cuò)誤校正碼無法校正所述第一列數(shù)據(jù)段。
12.根據(jù)權(quán)利要求11所述的存儲(chǔ)器控制電路單元，其特征在于，所述在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串的操作中，所述錯(cuò)誤檢查與校正電路使用一調(diào)整數(shù)據(jù)串與所述第一無法校正子數(shù)據(jù)單元進(jìn)行一互斥運(yùn)算以調(diào)整所述第一無法校正子數(shù)據(jù)單元的至少一比特的值。
13.一種存儲(chǔ)器儲(chǔ)存裝置，其特征在于，包括：
一連接接口單元，用以電性連接至一主機(jī)系統(tǒng)；
一可復(fù)寫式非易失性存儲(chǔ)器模塊；以及
一存儲(chǔ)器控制電路單元，電性連接至所述連接接口單元與所述可復(fù)寫式非易失性存儲(chǔ)器模塊，
其中所述存儲(chǔ)器控制電路單元發(fā)送一讀取指令序列以從所述可復(fù)寫式非易失性存儲(chǔ)器模塊讀取一數(shù)據(jù)，其中所述數(shù)據(jù)包括一使用者數(shù)據(jù)串與一錯(cuò)誤檢查與校正碼組，所述使用者數(shù)據(jù)包括多個(gè)子數(shù)據(jù)單元，所述錯(cuò)誤檢查與校正碼組包括多個(gè)行錯(cuò)誤校正碼與多個(gè)列錯(cuò)誤校正碼，所述多個(gè)行錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以一矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)行數(shù)據(jù)段，且所述多個(gè)列錯(cuò)誤校正碼是分別地對(duì)應(yīng)在以所述矩陣形式排列的所述多個(gè)子數(shù)據(jù)單元之中的多個(gè)列數(shù)據(jù)段，
其中所述存儲(chǔ)器控制電路單元依據(jù)所述錯(cuò)誤檢查與校正碼組對(duì)所述使用者數(shù)據(jù)串執(zhí)行一 錯(cuò)誤校正解碼操作以產(chǎn)生一第一已解碼數(shù)據(jù)串，其中所述第一已解碼數(shù)據(jù)串包括對(duì)應(yīng)所述多個(gè)子數(shù)據(jù)中至少部分的多個(gè)已解碼子數(shù)據(jù)單元，
其中所述存儲(chǔ)器控制電路單元搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的至少一個(gè)無法校正子數(shù)據(jù)單元，從所述至少一個(gè)無法校正子數(shù)據(jù)單元之中選出至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生一已調(diào)整使用者數(shù)據(jù)串，并且對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生一第二已解碼數(shù)據(jù)串，
其中所述存儲(chǔ)器控制電路單元將所述第二已解碼數(shù)據(jù)串作為一已校正數(shù)據(jù)串傳送給所述主機(jī)系統(tǒng)。
14.根據(jù)權(quán)利要求13所述的存儲(chǔ)器儲(chǔ)存裝置，其特征在于，在依據(jù)所述錯(cuò)誤檢查與校正碼對(duì)所述使用者數(shù)據(jù)串執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第一已解碼數(shù)據(jù)串的操作中，所述存儲(chǔ)器控制電路單元依據(jù)所述多個(gè)行錯(cuò)誤校正碼與所述多個(gè)列錯(cuò)誤校正碼使用一區(qū)塊渦輪碼算法解碼所述多個(gè)行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段以獲得所述多個(gè)已解碼子數(shù)據(jù)單元。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器儲(chǔ)存裝置，其特征在于，所述存儲(chǔ)器控制電路單元判斷在所述第一已解碼數(shù)據(jù)串中是否存有錯(cuò)誤比特，
其中若在所述第一已解碼數(shù)據(jù)串中無錯(cuò)誤比特時(shí)，所述存儲(chǔ)器控制電路單元將所述第一已解碼數(shù)據(jù)串作為所述已校正數(shù)據(jù)串傳送給所述主機(jī)系統(tǒng)，
其中若在所述第一已解碼數(shù)據(jù)串中存有錯(cuò)誤比特時(shí)，所述存儲(chǔ)器控制電路單元依據(jù)所述第一已解碼數(shù)據(jù)串判斷所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目是否小于一預(yù)先定義值，
其中所述存儲(chǔ)器控制電路單元是在所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值或所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目小于所述預(yù)先定義值時(shí)，才執(zhí)行所述搜索所述多個(gè)已解碼子數(shù)據(jù)單元之中的所述多個(gè)無法校正子數(shù)據(jù)單元，從所述多個(gè)無法校正子數(shù)據(jù)單元之中選出所述至少一目標(biāo)子數(shù)據(jù)單元，在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串，對(duì)所述已調(diào)整使用者數(shù)據(jù)串重新執(zhí)行所述錯(cuò)誤校正解碼操作以產(chǎn)生所述第二已解碼數(shù)據(jù)串的操作。
16.根據(jù)權(quán)利要求15所述的存儲(chǔ)器儲(chǔ)存裝置，其特征在于，若所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段的數(shù)目與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段的數(shù)目都不小于所述預(yù)先定義值，所述存儲(chǔ)器控制電路單元傳送一錯(cuò)誤信息給所述主機(jī)系統(tǒng)。
17.根據(jù)權(quán)利要求15所述的存儲(chǔ)器儲(chǔ)存裝置，其特征在于，在所述識(shí)別所述多個(gè)無法校正子數(shù)據(jù)單元之中的所述至少一目標(biāo)子數(shù)據(jù)單元的操作中，所述存儲(chǔ)器控制電路單元根據(jù)所述多個(gè)行數(shù)據(jù)段之中無法校正的行數(shù)據(jù)段與所述多個(gè)列數(shù)據(jù)段之中無法校正的列數(shù)據(jù)段將所述多個(gè)無法校正子數(shù)據(jù)單元之中的一第一無法校正子數(shù)據(jù)單元作為所述至少一目標(biāo)子數(shù)據(jù)單元，
其中所述第一無法校正子數(shù)據(jù)單元是包括在所述多個(gè)行數(shù)據(jù)段之中的一第一行數(shù)據(jù)段中且包括在所述多個(gè)列數(shù)據(jù)段之中的一第一列數(shù)據(jù)段中，所述多個(gè)行錯(cuò)誤校正碼之中對(duì)應(yīng)所述 第一行數(shù)據(jù)段的一第一行錯(cuò)誤校正碼無法校正所述第一行數(shù)據(jù)段并且所述多個(gè)列錯(cuò)誤校正碼之中對(duì)應(yīng)所述第一列數(shù)據(jù)段的一第一列錯(cuò)誤校正碼無法校正所述第一列數(shù)據(jù)段。
18.根據(jù)權(quán)利要求17所述的存儲(chǔ)器儲(chǔ)存裝置，其特征在于，所述在所述第一已解碼數(shù)據(jù)串中調(diào)整所述至少一目標(biāo)子數(shù)據(jù)單元以產(chǎn)生所述已調(diào)整使用者數(shù)據(jù)串的操作中，所述存儲(chǔ)器控制電路單元使用一調(diào)整數(shù)據(jù)串與所述第一無法校正子數(shù)據(jù)單元進(jìn)行一互斥運(yùn)算以調(diào)整所述第一無法校正子數(shù)據(jù)單元的至少一比特的值。