一種降低cpu電壓傳導(dǎo)損耗的pcb的制作方法
【專利摘要】本實(shí)用新型公開了一種降低CPU電壓傳導(dǎo)損耗的PCB，屬于PCB【技術(shù)領(lǐng)域】，包括VR的輸出電感，輸出bulk電容，CPU底座，其特征是將擺放在PCB正面的輸出bulk電容移至PCB的背面，縮短所述的VR的輸出電感與CPU底座的距離；本實(shí)用新型通過將擺放在PCB正面的輸出bulk電容擺放在PCB的背面，以實(shí)現(xiàn)CPUVR輸出電感端盡量靠近CPU底座即CPU負(fù)載端，通過縮短電流傳導(dǎo)路徑長度來降低傳導(dǎo)大電流時產(chǎn)生的熱損耗。
【專利說明】-種降低CPU電壓傳導(dǎo)損耗的PCB

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型公開了一種PCB，屬于PCB【技術(shù)領(lǐng)域】，具體地說是一種降低CPU電壓傳 導(dǎo)損耗的PCB。 技術(shù)背景
[0002] 中央處理器（CPU,英語；Central Processing化it),是電子計算機(jī)的主要設(shè)備之 一，電腦中的核也配件。其功能主要是解釋計算機(jī)指令W及處理計算機(jī)軟件中的數(shù)據(jù)。電腦 中所有操作都由CPU負(fù)責(zé)讀取指令，對指令譯碼并執(zhí)行指令的核也部件。CPU的工作電壓分 為兩個方面，CPU的核也電壓與I/O電壓。核也電壓即驅(qū)動CPU核也芯片的電壓，I/O電壓 則指驅(qū)動I/O電路的電壓。通常CPU的核也電壓小于等于I/O電壓。隨著互聯(lián)網(wǎng)的快速發(fā) 展，作為信息交換、處理主體的大型數(shù)據(jù)中也因其機(jī)房規(guī)模鹿大，受CPU的工作電壓傳導(dǎo)損 耗的影響更為嚴(yán)重，隨著機(jī)房服務(wù)器數(shù)量的增加，電耗成為一筆巨大的開銷。如果能在每臺 服務(wù)器的主板上節(jié)省出每小時1-2W，那么整個數(shù)據(jù)中也機(jī)房每年節(jié)省的電耗也是非常可觀 的。為此，本文提出一種降低CPU電壓傳導(dǎo)損耗的PCB，通過將擺放在PCB正面的輸出bu化 電容擺放在PCB的背面，W實(shí)現(xiàn)CPU VR輸出電感端盡量靠近CPU底座即CPU負(fù)載端，通過 縮短電流傳導(dǎo)路徑長度來降低傳導(dǎo)大電流時產(chǎn)生的損耗，其中VR，Voltage Regulation,即 為電壓調(diào)節(jié)，電壓傳導(dǎo)之意。


【發(fā)明內(nèi)容】

[0003] 本實(shí)用新型要解決的技術(shù)問題是；因大型數(shù)據(jù)中也因其機(jī)房規(guī)模鹿大，服務(wù)器電 耗開銷巨大，而需減低服務(wù)器CPU電壓傳導(dǎo)損耗的問題，本實(shí)用新型提出一種降低CPU電壓 傳導(dǎo)損耗的PCB，其中VR，Voltage Regulation,即為電壓調(diào)節(jié)，電壓傳導(dǎo)之意；采用的具體 技術(shù)方案為：
[0004] 一種降低CPU電壓傳導(dǎo)損耗的PCB，包括VR的輸出電感，輸出bu化電容，CPU底 座，將擺放在PCB正面的輸出bu化電容移至PCB的背面，縮短所述的VR的輸出電感與CPU 底座的距離。
[000引所述的VR的輸出電感與CPU底座的距離縮短了 450mil-600mil。
[0006] 所述的輸出bu化電容為7343封裝的SMD電容。
[0007] 本實(shí)用新型的有益效果為；本實(shí)用新型提出一種降低CPU電壓傳導(dǎo)損耗的PCB，通 過將擺放在PCB正面的輸出bu化電容擺放在PCB的背面，W實(shí)現(xiàn)CPU電壓輸出電感端盡量 靠近CPU底座即CPU負(fù)載端，通過縮短電流傳導(dǎo)路徑長度來降低傳導(dǎo)大電流時產(chǎn)生的損耗， 不僅降低了 CPU供電部分的傳導(dǎo)損耗，減少系統(tǒng)的功耗，為用戶節(jié)省電費(fèi)；還充分利用PCB 的正面、背面空間，為主板擴(kuò)展更多功能留有空間。

【專利附圖】

【附圖說明】
[0008] 圖1為本實(shí)用新型的PCB改造前后的示意圖。
[0009] 附圖標(biāo)記；I輸出bu化電容，2 VR的輸出電感，3 CPU底座；
[0010] 其中a為改造前的PCB，b為改造后的PCB。

【具體實(shí)施方式】
[0011] 下面參照附圖所示，通過【具體實(shí)施方式】對本實(shí)用新型進(jìn)一步說明：
[0012] 一種降低CPU電壓傳導(dǎo)損耗的PCB，包括VR的輸出電感2,輸出bu化電容1，CPU 底座3,將擺放在PCB正面的輸出bu化電容1移至PCB的背面，VR的輸出電感2與CPU底 座3的距貿(mào)縮短450mil-600mil。
[001引 輸出bu化電容1為7343封裝的SMD電容。
[0014] 本實(shí)用新型的理論依據(jù)為：
[0015]

【權(quán)利要求】
1. 一種降低CPU電壓傳導(dǎo)損耗的PCB，包括VR的輸出電感，輸出bulk電容，CPU底座， 其特征是將擺放在PCB正面的輸出bulk電容移至PCB的背面，縮短所述的VR的輸出電感 與CPU底座的距離。
2. 根據(jù)權(quán)利要求1所述的一種降低CPU電壓傳導(dǎo)損耗的PCB，其特征是所述的VR的輸 出電感與CPU底座的距離縮短了 450mil-600mil。
3. 根據(jù)權(quán)利要求1所述的一種降低CPU電壓傳導(dǎo)損耗的PCB，其特征是所述的輸出 bulk電容為7343封裝的SMD電容。
【文檔編號】G06F1/32GK204129653SQ201420665433
【公開日】2015年1月28日 申請日期:2014年11月10日 優(yōu)先權(quán)日:2014年11月10日
【發(fā)明者】羅嗣恒 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司