一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路的制作方法
【專利摘要】本實用新型涉及采礦勘探【技術(shù)領(lǐng)域】，特別涉及一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路。一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，所述FLASH與所述讀寫控制電路之間包括RAM、串并轉(zhuǎn)換器、SPI收發(fā)器、第一觸發(fā)器、第二觸發(fā)器、計數(shù)器和比較器。本實用新型的電路結(jié)構(gòu)簡單高效、易于實現(xiàn)和集成，實現(xiàn)了井下寫入數(shù)據(jù)的同步校驗，以確保鉆井環(huán)境下數(shù)據(jù)獲取和存儲的準(zhǔn)確性，滿足長時間鉆井使用要求。
【專利說明】一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及采礦勘探【技術(shù)領(lǐng)域】，特別涉及一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路。
【背景技術(shù)】
[0002]隨鉆測井是指在鉆井過程中測量地層巖石物理參數(shù)，以便了解地層含油氣等情況。但受限于目前數(shù)據(jù)傳輸與存儲方面的限制和實際中有限的需求，井下測井?dāng)?shù)據(jù)的實時性差、干擾大、振動大，因此存儲器易損壞產(chǎn)生壞道，由于壞道和噪聲干擾等原因?qū)е聰?shù)據(jù)存儲不準(zhǔn)確，無法滿足生產(chǎn)需求?，F(xiàn)有的數(shù)據(jù)存儲電路僅具有井下實時數(shù)據(jù)簡單的存儲功能，這無法滿足長時間、大量數(shù)據(jù)鉆井時對數(shù)據(jù)存儲和數(shù)據(jù)管理準(zhǔn)確性的要求，也無法滿足強干擾強振動下數(shù)據(jù)寫入的準(zhǔn)確性。
實用新型內(nèi)容
[0003](一 )要解決的技術(shù)問題
[0004]基于上面提到的問題，本實用新型的一個要解決的技術(shù)問題是提供了一種可以同步校驗數(shù)據(jù)寫入準(zhǔn)確性的隨鉆聲波井下實時數(shù)據(jù)存儲管理電路。
[0005]( 二 )技術(shù)方案
[0006]對于隨鉆聲波井下實時數(shù)據(jù)存儲管理電路的技術(shù)主題，本實用新型是通過以下技術(shù)方案實現(xiàn)的:
[0007]—種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，包括用于存儲數(shù)據(jù)的FLASH和用于向所述FLASH中存儲讀取數(shù)據(jù)的讀寫控制電路，所述FLASH與所述讀寫控制電路之間包括RAM、串并轉(zhuǎn)換器、SPI收發(fā)器、第一觸發(fā)器、第二觸發(fā)器、計數(shù)器和比較器，
[0008]所述RAM的數(shù)據(jù)輸入端與所述讀寫控制電路的第一數(shù)據(jù)輸出端電連接，所述RAM的數(shù)據(jù)輸出端與所述串并轉(zhuǎn)換器的數(shù)據(jù)輸入端電連接，所述串并轉(zhuǎn)換器的數(shù)據(jù)輸出端與所述第一觸發(fā)器的數(shù)據(jù)輸入端電連接，所述第一觸發(fā)器的數(shù)據(jù)輸出端與所述比較器的第一數(shù)據(jù)輸入端電連接；
[0009]所述SPI收發(fā)器的數(shù)據(jù)輸入端與所述讀寫控制電路的第二數(shù)據(jù)輸出端電連接，所述SPI收發(fā)器的時鐘輸出端分別與所述FLASH的時鐘輸入端、所述第一觸發(fā)器的觸發(fā)端、所述第二觸發(fā)器的觸發(fā)端和所述計數(shù)器的輸入端電連接，所述SPI收發(fā)器的數(shù)據(jù)輸出端與所述FLASH的數(shù)據(jù)輸入端電連接，所述FLASH的數(shù)據(jù)輸出端與所述第二觸發(fā)器的數(shù)據(jù)輸入端電連接；所述第二觸發(fā)器的數(shù)據(jù)輸出端與所述比較器的第二數(shù)據(jù)輸入端電連接；
[0010]所述計數(shù)器的輸出端與所述RAM的控制輸入端電連接；
[0011]所述比較器用于將來自其所述第一數(shù)據(jù)輸入端的數(shù)據(jù)與來自其所述第二數(shù)據(jù)輸入端的數(shù)據(jù)進(jìn)行比較，并輸出比較結(jié)果。
[0012]進(jìn)一步，所述比較器包括反相器、異或器和與門，
[0013]所述反相器的第一數(shù)據(jù)輸入端與所述第一觸發(fā)器的數(shù)據(jù)輸出端電連接，所述反相器的第二數(shù)據(jù)輸入端與所述第二觸發(fā)器的數(shù)據(jù)輸出端電連接；
[0014]所述異或器的第一數(shù)據(jù)輸入端與所述反相器的輸出端電連接，所述異或器的第二數(shù)據(jù)輸入端與所述第二觸發(fā)器的數(shù)據(jù)輸出端電連接，所述異或器的第三數(shù)據(jù)輸入端與所述第一觸發(fā)器的數(shù)據(jù)輸出端電連接，所述異或器的第四數(shù)據(jù)輸入端與所述反相器的數(shù)據(jù)輸出端電連接；
[0015]所述異或器的第一數(shù)據(jù)輸出端與所述與門的第一數(shù)據(jù)輸入端電連接，所述異或器的第二數(shù)據(jù)輸出端與所述與門的第二數(shù)據(jù)輸入端電連接；
[0016]所述與門的數(shù)據(jù)輸出端用于與向外部輸出比較結(jié)果。
[0017]進(jìn)一步，所述計數(shù)器為16位計數(shù)器。
[0018]進(jìn)一步，所述讀寫控制電路為多個，所述FLASH為多個，所述讀寫控制電路與所述FLASH之間一一對應(yīng)，且所述讀寫控制電路之間的電連接為菊花鏈拓?fù)浣Y(jié)構(gòu)。
[0019](三)有益效果
[0020]1、與現(xiàn)有技術(shù)相比，本實用新型的電路結(jié)構(gòu)簡單高效、易于實現(xiàn)和集成，實現(xiàn)了井下寫入數(shù)據(jù)的同步校驗，從而避免在鉆井環(huán)境的大噪聲干擾、高頻率和強振動下，導(dǎo)致的存儲壞道或干擾等原因造成的數(shù)據(jù)存儲錯誤，進(jìn)而有效地保證了數(shù)據(jù)獲取和存儲管理的準(zhǔn)確性。
[0021]2、由于使用了觸發(fā)器，以保證兩個待比較數(shù)據(jù)在同一時鐘的控制下同步比較，防止出現(xiàn)干擾信號或由于不同步在后面的異或器出現(xiàn)毛刺最后導(dǎo)致產(chǎn)生錯誤邏輯。另外，D觸發(fā)器I的還一個作用是在串并轉(zhuǎn)換器的最后級輸出加了一級緩存，避免從RAM中讀出數(shù)據(jù)的瞬間出現(xiàn)輸出錯誤。
【專利附圖】

【附圖說明】
[0022]圖1是本實用新型與整個存儲電路系統(tǒng)之間關(guān)系的結(jié)構(gòu)示意圖；
[0023]圖2是本實用新型電路的內(nèi)部結(jié)構(gòu)示意圖。
[0024]附圖中，各標(biāo)號所代表的部件列表如下:
[0025]1、讀寫控制電路，2、FLASH，3、RAM，4、串并轉(zhuǎn)換器，5、SPI收發(fā)器，6、第一觸發(fā)器，7、第二觸發(fā)器，8、計數(shù)器；901、反相器、902、異或器，903、與門。
【具體實施方式】
[0026]如圖2所示，本實用新型的一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，包括用于存儲數(shù)據(jù)的FLASH2和用于向所述FLASH中存儲讀取數(shù)據(jù)的讀寫控制電路1，F(xiàn)LASH2與所述讀寫控制電路I之間包括RAM3、串并轉(zhuǎn)換器4、SPI收發(fā)器5、第一觸發(fā)器6、第二觸發(fā)器7、計數(shù)器8和比較器，
[0027]RAM3的數(shù)據(jù)輸入端與讀寫控制電路I的第一數(shù)據(jù)輸出端電連接，RAM3的數(shù)據(jù)輸出端與串并轉(zhuǎn)換器4的數(shù)據(jù)輸入端電連接，串并轉(zhuǎn)換器4的數(shù)據(jù)輸出端與第一觸發(fā)器6的數(shù)據(jù)輸入端電連接，第一觸發(fā)器的數(shù)據(jù)輸出端與比較器的第一數(shù)據(jù)輸入端電連接；
[0028]SPI收發(fā)器5的數(shù)據(jù)輸入端與讀寫控制電路I的第二數(shù)據(jù)輸出端電連接，SPI收發(fā)器5的時鐘輸出端分別與FLASH2的時鐘輸入端、第一觸發(fā)器6的觸發(fā)端、第二觸發(fā)器7的觸發(fā)端和計數(shù)器8的輸入端電連接，SPI收發(fā)器5的數(shù)據(jù)輸出端與FLASH2的數(shù)據(jù)輸入端電連接，F(xiàn)LASH2的數(shù)據(jù)輸出端與第二觸發(fā)器7的數(shù)據(jù)輸入端電連接；第二觸發(fā)器7的數(shù)據(jù)輸出端與比較器的第二數(shù)據(jù)輸入端電連接；
[0029]計數(shù)器8的輸出端與RAM3的控制輸入端電連接；
[0030]比較器用于將來自其第一數(shù)據(jù)輸入端的數(shù)據(jù)與來自其所述第二數(shù)據(jù)輸入端的數(shù)據(jù)進(jìn)行比較，并輸出比較結(jié)果。
[0031]根據(jù)上述結(jié)構(gòu)，數(shù)據(jù)在寫入FLASH的同時，向RAM3也寫入數(shù)據(jù)，鑒于觸發(fā)器的設(shè)置，可以保證數(shù)據(jù)同一時間比較的準(zhǔn)確性。
[0032]此外，根據(jù)一種優(yōu)選實施方式，比較器可以采用下面的結(jié)構(gòu):
[0033]比較器包括反相器901、異或器902和與門903，
[0034]反相器901的第一數(shù)據(jù)輸入端與第一觸發(fā)器6的數(shù)據(jù)輸出端電連接，反相器901的第二數(shù)據(jù)輸入端與第二觸發(fā)器7的數(shù)據(jù)輸出端電連接；
[0035]異或器902的第一數(shù)據(jù)輸入端與反相器901的輸出端電連接，異或器902的第二數(shù)據(jù)輸入端與第二觸發(fā)器7的數(shù)據(jù)輸出端電連接，異或器902的第三數(shù)據(jù)輸入端與第一觸發(fā)器6的數(shù)據(jù)輸出端電連接，異或器902的第四數(shù)據(jù)輸入端與反相器901的數(shù)據(jù)輸出端電連接；
[0036]異或器902的第一數(shù)據(jù)輸出端與與門903的第一數(shù)據(jù)輸入端電連接,異或器902的第二數(shù)據(jù)輸出端與與門903的第二數(shù)據(jù)輸入端電連接；
[0037]與門903的數(shù)據(jù)輸出端用于與向外部輸出比較結(jié)果。
[0038]采用上述結(jié)構(gòu)的比較器結(jié)構(gòu)簡單，易于實現(xiàn)，并可以方便的進(jìn)行數(shù)據(jù)比較。具體將在后文通過使用過程進(jìn)一步說明。
[0039]下面將介紹和說明本實用新型可以方便實現(xiàn)的部分功能和使用方法，這些介紹和說明將有利于本領(lǐng)域技術(shù)人員進(jìn)一步理解本實用新型的結(jié)構(gòu)和有益效果。
[0040]工作流程:
[0041]步驟1，讀寫控制電路I往FLASH2寫數(shù)據(jù)的同時，通過輸入I總線往RAM3內(nèi)寫入比較數(shù)據(jù)；
[0042]步驟2，完成FLASH2寫入后，通過輸入2給SPI收發(fā)器5寫入讀地址，通過啟動讀數(shù)置位啟動讀數(shù)；
[0043]步驟3，SPI收發(fā)器5從FLASH2回讀數(shù)據(jù)，其中datain為存儲首地址，elk為讀寫時鐘。FLASH2將數(shù)據(jù)從dataout串行輸出；
[0044]步驟4，同時RAM3從起始位置將I個word數(shù)據(jù)，發(fā)送到串并轉(zhuǎn)換器4 ；
[0045]步驟5，SPI收發(fā)器5的elk信號每個下降沿從FLASH中輸出I個bit數(shù)據(jù)，同時elk信號下降沿也觸發(fā)D觸發(fā)器I和D觸發(fā)器2 (即第一觸發(fā)器6和第二觸發(fā)器7)輸出Ibit信號，因此在反相器901輸入端同時為從FLASH2中讀出的Ibit數(shù)據(jù)和從RAM3中輸出的Ibit比較數(shù)據(jù)；
[0046]步驟6，F(xiàn)LASH2中讀出的Ibit數(shù)據(jù)(A)和從RAM3中輸出的Ibit比較數(shù)據(jù)⑶和反相器901輸出的反向數(shù)據(jù)交叉輸入到異或器902，產(chǎn)生兩個結(jié)果信號輸入到與門903。當(dāng)A與B相等時，與門903輸出錯誤標(biāo)志信號為低電平，當(dāng)A與B不等時錯誤標(biāo)志信號為高電平，當(dāng)讀寫控制電路識別錯誤標(biāo)志信號為高電平時終止比較；
[0047]步驟7，elk信號也輸入到計數(shù)器8，計數(shù)器可采用16位計數(shù)器，每16個elk信號跳變產(chǎn)生I個輸出高電平信號，該信號作為RAM3的讀時鐘，RAM3在此信號驅(qū)動下讀出并行16bit數(shù)據(jù)到串并轉(zhuǎn)換器4。此外，該信號同時還可作為另一個輔助計數(shù)器的輸入，當(dāng)計數(shù)滿N時(N由系統(tǒng)冗余時間決定，本專利采用16，即查詢16個數(shù))時將結(jié)束標(biāo)志信號變成高電平輸出給讀寫控制電路，表示回讀結(jié)束。
[0048]結(jié)合上述使用方法和功能，本實用新型實現(xiàn)了井下數(shù)據(jù)回讀和數(shù)據(jù)校驗的功能，下面再從單個元件和具體實施的角度做進(jìn)一步的說明:
[0049]本實用新型包括SPI收發(fā)器5、觸發(fā)器，反相器901、異或器902、與門903、計數(shù)器、RAM3和串并轉(zhuǎn)換器4。其中SPI是指串行外設(shè)接口，RAM是指隨機(jī)存儲存儲器，觸發(fā)器即第一觸發(fā)器6和第二觸發(fā)器7均可采用D觸發(fā)器，上述這些器件都是常用的電子器件。本實用新型的對外接口可以有兩個總線，其中第一總線和對應(yīng)的FLASH2連接，第一總線包含數(shù)據(jù)線datain、時鐘線elk、和數(shù)據(jù)線dataout。第二總線和對應(yīng)的讀寫控制電路相連,第二總線包含并行數(shù)據(jù)線輸入1、并行數(shù)據(jù)線輸入2、啟動讀數(shù)線、錯誤標(biāo)志線和結(jié)束標(biāo)志線。總體作用就是從FALSH中讀出寫入的數(shù)據(jù)和暫存的寫入數(shù)據(jù)比較，判別寫入FLASH數(shù)據(jù)是否有錯，進(jìn)而判別FLASH該存儲單元是否損壞。
[0050]SPI收發(fā)器5的作用是從指定地址使用SPI協(xié)議從FLASH2讀出數(shù)據(jù)，通過輸入2從讀寫控制電路I中接收讀FLASH2命令和讀首地址，然后以SPI協(xié)議方式通過datain、clk、和dataout和對應(yīng)FLASH2操作。從datain輸入寫命令和首地址，隨著一個一個elk時鐘從FLASH中讀出數(shù)據(jù),讀出數(shù)據(jù)從dataout線一位一位輸出。
[0051]RAM3在讀寫控制電路寫FLASH操作的同時從輸入I并行輸入寫入的數(shù)據(jù)，從起始地址依次存儲，在不掉電的情況下在讀使能線的(可設(shè)置為上升沿有效)作用下將數(shù)據(jù)從起始地址讀出到串并轉(zhuǎn)換器4中。
[0052]并串轉(zhuǎn)換器4輸出的串行信號經(jīng)過D觸發(fā)器I (即第一觸發(fā)器6)輸出，dataout信號經(jīng)過D觸發(fā)器2 (即第二觸發(fā)器7)輸出。D觸發(fā)器的作用是將輸入數(shù)據(jù)在控制時鐘的邊沿輸出，其他時間保持輸出數(shù)據(jù)不變。使用了 D觸發(fā)器I和2，保證兩個待比較數(shù)據(jù)在同一時鐘的控制下同步比較，防止出現(xiàn)干擾信號或由于不同步在后面的異或器902出現(xiàn)毛刺最后導(dǎo)致產(chǎn)生錯誤邏輯。D觸發(fā)器I的還一個作用是在串并轉(zhuǎn)換器4的最后級輸出加了一級緩存，避免從RAM中讀出數(shù)據(jù)的瞬間出現(xiàn)輸出錯誤。
[0053]反相器901、異或器902和與門903共同組成一個數(shù)字信號比較電路。將D觸發(fā)器I和2輸出的原始信號和經(jīng)過反相器901的信號輸入到異或器902交叉比較。即D觸發(fā)器I的輸出信號和D觸發(fā)器2經(jīng)過反相器901的信號輸入異或器902比較，如果D觸發(fā)器I和D觸發(fā)器2輸出的信號不相等，則在異或器902輸出高電平。為了提高系統(tǒng)容錯，將D觸發(fā)器I的輸出信號經(jīng)過方向器和D觸發(fā)器2的輸出信號輸入異或器902比較，兩個比較信號在輸入與門輸出，只有兩者均為高時，證明D觸發(fā)器I和2輸出信號不相等更可信，此時從與門903輸出的錯誤標(biāo)志信號為高電平，提示讀寫控制電路I回讀信號不相等。
[0054]16位計數(shù)器將elk時鐘信號進(jìn)行計數(shù)，當(dāng)計滿16位時，產(chǎn)生一個高電平輸出，表示elk完成了 16次讀數(shù)，也說明串并轉(zhuǎn)換器4已經(jīng)完成了 16位信號輸出，該電路完成了 I個字的數(shù)據(jù)比較。利用該信號作為RAM3的讀控制信號，當(dāng)該信號上升致高，RAM3輸出16位并行數(shù)據(jù)給串并轉(zhuǎn)換器4。
[0055]還可設(shè)置一個輔助計數(shù)器將16位計數(shù)器的輸出電平作為輸入，當(dāng)16位計數(shù)器的輸出電平致高一次，計數(shù)一次。系統(tǒng)可以根據(jù)自己的設(shè)計需求選擇此計數(shù)器為多少位產(chǎn)生輸出高電平，該電平作為結(jié)束標(biāo)志信號輸出給讀寫控制電路。本專利中設(shè)計只比較16個WORD，因此此計數(shù)器同樣為16位計數(shù)器，本電路完成16個WORD的數(shù)據(jù)比較后，結(jié)束標(biāo)志信號為高電平。
[0056]由于井下隨鉆的工作環(huán)境為強震動和高溫度，因此存儲設(shè)備壽命短易損壞，同時人們又要求井下隨鉆電路系統(tǒng)具有高可靠性。因此即使將一般數(shù)據(jù)存儲電路在下井前進(jìn)行自檢，然后把檢測的壞道信息放在另一個額外的井下存儲系統(tǒng)中，使得存儲數(shù)據(jù)避開壞道，但是即使這樣也不能保證在自檢后下井由于惡劣工作環(huán)境偶然又突發(fā)壞道。而且自檢過程花費大量時間，其工作原理為擦除，寫入，讀出，校驗，擦除，還需要額外存儲系統(tǒng)存儲壞道信息。也影響了系統(tǒng)的工作效率。通過本實用新型結(jié)構(gòu)可實現(xiàn)實時回讀，有效確保了井下環(huán)境的數(shù)據(jù)存儲和管理的可靠性，另外，可以不需要工作前進(jìn)行自檢，即時回讀還可以利用井下電路工作的空閑時間，不需要額外的時間開銷，省略了多次擦除時間和額外存儲系統(tǒng)，而且保證記錄數(shù)據(jù)準(zhǔn)確，避免突發(fā)壞道造成的數(shù)據(jù)丟失。
[0057]本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，讀寫控制電路I可以有多個，F(xiàn)LASH2也可以有多個，根據(jù)一種實施方式，如圖1所示，讀寫控制電路I與FLASH2之間一一對應(yīng)，且讀寫控制電路I之間的電連接為菊花鏈拓?fù)浣Y(jié)構(gòu)。這種結(jié)構(gòu)的優(yōu)點是井下隨鉆經(jīng)常在鉆臺進(jìn)行存儲數(shù)據(jù)處理，即數(shù)據(jù)的讀出和井下存儲電路擦除，本結(jié)構(gòu)和目前存在大容量存儲電路串行處理不同，可以針對很多處理指令，比如存儲器擦除等可進(jìn)行并行處理，形成類似快速格式化功能。該功能可節(jié)約大量操作時間，對于井下隨鉆來說由于鉆臺的日費高昂，減小井臺操作時間可以節(jié)約大量費用。
[0058]以上所述僅為本實用新型的較佳實施例，并不用以限制本實用新型，凡在本實用新型的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，包括用于存儲數(shù)據(jù)的FLASH和用于向所述FLASH中存儲讀取數(shù)據(jù)的讀寫控制電路，其特征在于:所述FLASH與所述讀寫控制電路之間包括RAM、串并轉(zhuǎn)換器、SPI收發(fā)器、第一觸發(fā)器、第二觸發(fā)器、計數(shù)器和比較器， 所述RAM的數(shù)據(jù)輸入端與所述讀寫控制電路的第一數(shù)據(jù)輸出端電連接，所述RAM的數(shù)據(jù)輸出端與所述串并轉(zhuǎn)換器的數(shù)據(jù)輸入端電連接，所述串并轉(zhuǎn)換器的數(shù)據(jù)輸出端與所述第一觸發(fā)器的數(shù)據(jù)輸入端電連接，所述第一觸發(fā)器的數(shù)據(jù)輸出端與所述比較器的第一數(shù)據(jù)輸入端電連接； 所述SPI收發(fā)器的數(shù)據(jù)輸入端與所述讀寫控制電路的第二數(shù)據(jù)輸出端電連接，所述SPI收發(fā)器的時鐘輸出端分別與所述FLASH的時鐘輸入端、所述第一觸發(fā)器的觸發(fā)端、所述第二觸發(fā)器的觸發(fā)端和所述計數(shù)器的輸入端電連接，所述SPI收發(fā)器的數(shù)據(jù)輸出端與所述FLASH的數(shù)據(jù)輸入端電連接，所述FLASH的數(shù)據(jù)輸出端與所述第二觸發(fā)器的數(shù)據(jù)輸入端電連接；所述第二觸發(fā)器的數(shù)據(jù)輸出端與所述比較器的第二數(shù)據(jù)輸入端電連接； 所述計數(shù)器的輸出端與所述RAM的控制輸入端電連接； 所述比較器用于將來自其所述第一數(shù)據(jù)輸入端的數(shù)據(jù)與來自其所述第二數(shù)據(jù)輸入端的數(shù)據(jù)進(jìn)行比較，并輸出比較結(jié)果。
2.根據(jù)權(quán)利要求1所述的隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，其特征在于:所述比較器包括反相器、異或器和與門， 所述反相器的第一數(shù)據(jù)輸入端與所述第一觸發(fā)器的數(shù)據(jù)輸出端電連接，所述反相器的第二數(shù)據(jù)輸入端與所述第二觸發(fā)器的數(shù)據(jù)輸出端電連接； 所述異或器的第一數(shù)據(jù)輸入端與所述反相器的輸出端電連接，所述異或器的第二數(shù)據(jù)輸入端與所述第二觸發(fā)器的數(shù)據(jù)輸出端電連接，所述異或器的第三數(shù)據(jù)輸入端與所述第一觸發(fā)器的數(shù)據(jù)輸出端電連接，所述異或器的第四數(shù)據(jù)輸入端與所述反相器的數(shù)據(jù)輸出端電連接； 所述異或器的第一數(shù)據(jù)輸出端與所述與門的第一數(shù)據(jù)輸入端電連接，所述異或器的第二數(shù)據(jù)輸出端與所述與門的第二數(shù)據(jù)輸入端電連接； 所述與門的數(shù)據(jù)輸出端用于與向外部輸出比較結(jié)果。
3.根據(jù)權(quán)利要求1所述的隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，其特征在于:所述計數(shù)器為16位計數(shù)器。
4.根據(jù)權(quán)利要求1至3任一所述的隨鉆聲波井下實時數(shù)據(jù)存儲管理電路，其特征在于:所述讀寫控制電路為多個，所述FLASH為多個，所述讀寫控制電路與所述FLASH之間一一對應(yīng)，且所述讀寫控制電路之間的電連接為菊花鏈拓?fù)浣Y(jié)構(gòu)。
【文檔編號】G06F13/16GK203825616SQ201420243657
【公開日】2014年9月10日 申請日期:2014年5月13日 優(yōu)先權(quán)日:2014年5月13日
【發(fā)明者】仇傲, 劉西恩, 陳洪海 申請人:中國海洋石油總公司, 中海油田服務(wù)股份有限公司