可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路的制作方法
【專利摘要】本實用新型公開了一種可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，它包括數(shù)據(jù)輸入單元、數(shù)據(jù)信號保護單元、時鐘信號保護單元和命令信號保護單元，數(shù)據(jù)輸入單元與內(nèi)存芯片的數(shù)據(jù)接口相連，數(shù)據(jù)輸入單元還通過數(shù)據(jù)信號保護單元與第一電壓調(diào)整端VREG1相連，命令信號與內(nèi)存芯片的命令端相連，命令信號還通過命令信號保護單元與第二電壓調(diào)整端VREG2相連，時鐘信號通過時鐘信號保護單元與內(nèi)存的時鐘端相連。本實用新型能夠保證數(shù)據(jù)信號的時序同步，波形完整，增強高速信號線的驅(qū)動能力，并且使數(shù)據(jù)信號的波形更加標準。
【專利說明】可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路。

【背景技術(shù)】
[0002]當今的服務(wù)器系統(tǒng)對CPU、內(nèi)存數(shù)據(jù)讀寫的可靠性要求越來越高，CPU、內(nèi)存不斷吞吐著來自網(wǎng)絡(luò)和硬盤的計算數(shù)據(jù)，很多計算數(shù)據(jù)為核心關(guān)鍵數(shù)據(jù)，一旦丟失不可恢復(fù)，具有實時性，因此對服務(wù)器系統(tǒng)的運行條件提出了很大的挑戰(zhàn)，為了保證內(nèi)存數(shù)據(jù)讀寫的可靠，在系統(tǒng)運行中供電上不可掉電，服務(wù)器主板內(nèi)部的電源轉(zhuǎn)換芯片不可有異常等，目前服務(wù)器系統(tǒng)的供電設(shè)計智能盡可能滿足冗余需求，但當進而帶來這樣一個問題，那就是隨之而來的體積與成本的上升，電源的散熱需求部分也會增大，同時冗余電源或AC電源掉電時，將會造成內(nèi)存數(shù)據(jù)的大量丟失，讀寫數(shù)據(jù)可靠性需要從根本上保證。
[0003]目前急需一種對內(nèi)存輸入數(shù)據(jù)信號、時鐘信號和控制信號的提供保護電路，以保證數(shù)據(jù)的正確讀入，時鐘的正常工作以及命令的正常執(zhí)行。


【發(fā)明內(nèi)容】

[0004]本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提供一種可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，能夠保證數(shù)據(jù)信號的時序同步，波形完整，增強高速信號線的驅(qū)動能力，并且使波形更加標準。
[0005]本實用新型的目的是通過以下技術(shù)方案來實現(xiàn)的:可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，它包括數(shù)據(jù)輸入單元、數(shù)據(jù)信號保護單元、時鐘信號保護單元和命令信號保護單元，數(shù)據(jù)輸入單元與內(nèi)存芯片的數(shù)據(jù)接口相連，數(shù)據(jù)輸入單元還通過數(shù)據(jù)信號保護單元與第一電壓調(diào)整端VREGl相連，命令信號與內(nèi)存芯片的命令端相連，命令信號還通過命令信號保護單元與第二電壓調(diào)整端VREG2相連，時鐘信號通過時鐘信號保護單元與內(nèi)存的時鐘端相連。
[0006]所述的數(shù)據(jù)輸入單元有八路數(shù)據(jù)輸出、內(nèi)存芯片有八路數(shù)據(jù)輸入，數(shù)據(jù)信號保護單元包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8，第一數(shù)據(jù)信號輸入端DATO通過電阻Rl與第一電壓調(diào)整端相連，第二數(shù)據(jù)信號輸入端DATl通過電阻R2與第一電壓調(diào)整端相連，第三數(shù)據(jù)信號輸入端DAT2通過電阻R3與第一電壓調(diào)整端相連，第四數(shù)據(jù)信號輸入端DAT3通過電阻R4與第一電壓調(diào)整端相連，第五數(shù)據(jù)信號輸入端DAT4通過電阻R5與第一電壓調(diào)整端相連，第六數(shù)據(jù)信號輸入端DAT5通過電阻R6與第一電壓調(diào)整端相連，第七數(shù)據(jù)信號輸入端DAT6通過電阻R7與第一電壓調(diào)整端相連。
[0007]所述的時鐘信號保護單元包括匹配電阻R9，時鐘信號通過匹配電阻R9與內(nèi)存的時鐘端相連。
[0008]所述的命令信號保護單元包括匹配電阻R10，命令信號通過匹配電阻RlO與電壓調(diào)整端相連。
[0009]本實用新型的有益效果是:
[0010](I)設(shè)置了數(shù)據(jù)信號保護單元，保證了數(shù)據(jù)信號時序的同步，波形的完整，并且使數(shù)據(jù)信號的波形更加標準。
[0011](2)設(shè)置了時鐘端和控制端的匹配電阻，保證了時鐘信號和命令信號的完整性、可靠性。

【專利附圖】

【附圖說明】
[0012]圖1為本實用新型電路圖。

【具體實施方式】
[0013]下面結(jié)合附圖進一步詳細描述本實用新型的技術(shù)方案，但本實用新型的保護范圍不局限于以下所述。
[0014]如圖1所示，可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，它包括數(shù)據(jù)輸入單元、數(shù)據(jù)信號保護單元、時鐘信號保護單元和命令信號保護單元，數(shù)據(jù)輸入單元與內(nèi)存芯片的數(shù)據(jù)接口相連，數(shù)據(jù)輸入單元還通過數(shù)據(jù)信號保護單元與第一電壓調(diào)整端VREGl相連，命令信號與內(nèi)存芯片的命令端相連，命令信號還通過命令信號保護單元與第二電壓調(diào)整端VREG2相連，時鐘信號通過時鐘信號保護單元與內(nèi)存的時鐘端相連。
[0015]所述的數(shù)據(jù)輸入單元有八路數(shù)據(jù)輸出、內(nèi)存芯片有八路數(shù)據(jù)輸入，數(shù)據(jù)信號保護單元包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8，第一數(shù)據(jù)信號輸入端DATO通過電阻Rl與第一電壓調(diào)整端相連，第二數(shù)據(jù)信號輸入端DATl通過電阻R2與第一電壓調(diào)整端相連，第三數(shù)據(jù)信號輸入端DAT2通過電阻R3與第一電壓調(diào)整端相連，第四數(shù)據(jù)信號輸入端DAT3通過電阻R4與第一電壓調(diào)整端相連，第五數(shù)據(jù)信號輸入端DAT4通過電阻R5與第一電壓調(diào)整端相連，第六數(shù)據(jù)信號輸入端DAT5通過電阻R6與第一電壓調(diào)整端相連，第七數(shù)據(jù)信號輸入端DAT6通過電阻R7與第一電壓調(diào)整端相連。
[0016]所述的時鐘信號保護單元包括匹配電阻R9，時鐘信號通過匹配電阻R9與內(nèi)存的時鐘端相連。
[0017]所述的命令信號保護單元包括匹配電阻R10，命令信號通過匹配電阻RlO與電壓調(diào)整端相連。
[0018]以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當理解本實用新型并非局限于本文所披露的形式，不應(yīng)看作是對其他實施例的排除，而可用于各種其他組合、修改和環(huán)境，并能夠在本文所述構(gòu)想范圍內(nèi)，通過上述教導(dǎo)或相關(guān)領(lǐng)域的技術(shù)或知識進行改動。而本領(lǐng)域人員所進行的改動和變化不脫離本實用新型的精神和范圍，則都應(yīng)在本實用新型所附權(quán)利要求的保護范圍內(nèi)。
【權(quán)利要求】
1.可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，其特征在于:它包括數(shù)據(jù)輸入單元、數(shù)據(jù)信號保護單元、時鐘信號保護單元和命令信號保護單元，數(shù)據(jù)輸入單元與內(nèi)存芯片的數(shù)據(jù)接口相連，數(shù)據(jù)輸入單元還通過數(shù)據(jù)信號保護單元與第一電壓調(diào)整端VREGl相連，命令信號與內(nèi)存芯片的命令端相連，命令信號還通過命令信號保護單元與第二電壓調(diào)整端VREG2相連，時鐘信號通過時鐘信號保護單元與內(nèi)存的時鐘端相連； 所述的數(shù)據(jù)輸入單元有八路數(shù)據(jù)輸出、內(nèi)存芯片有八路數(shù)據(jù)輸入，數(shù)據(jù)信號保護單元包括電阻R1、電阻R2、電阻R3、電阻R4、電阻R5、電阻R6、電阻R7、電阻R8，第一數(shù)據(jù)信號輸入端DATO通過電阻Rl與第一電壓調(diào)整端相連，第二數(shù)據(jù)信號輸入端DATl通過電阻R2與第一電壓調(diào)整端相連，第三數(shù)據(jù)信號輸入端DAT2通過電阻R3與第一電壓調(diào)整端相連，第四數(shù)據(jù)信號輸入端DAT3通過電阻R4與第一電壓調(diào)整端相連，第五數(shù)據(jù)信號輸入端DAT4通過電阻R5與第一電壓調(diào)整端相連，第六數(shù)據(jù)信號輸入端DAT5通過電阻R6與第一電壓調(diào)整端相連，第七數(shù)據(jù)信號輸入端DAT6通過電阻R7與第一電壓調(diào)整端相連。
2.根據(jù)權(quán)利要求1所述的可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，其特征在于:所述的時鐘信號保護單元包括匹配電阻R9，時鐘信號通過匹配電阻R9與內(nèi)存的時鐘端相連。
3.根據(jù)權(quán)利要求1所述的可有效增強高速信號線驅(qū)動能力的內(nèi)存接入電路，其特征在于:所述的命令信號保護單元包括匹配電阻R10，命令信號通過匹配電阻RlO與電壓調(diào)整端相連。
【文檔編號】G06F11/00GK203982360SQ201420218832
【公開日】2014年12月3日 申請日期:2014年4月30日 優(yōu)先權(quán)日:2014年4月30日
【發(fā)明者】趙晉 申請人:四川華立德科技有限公司