用于1553b總線分支中繼轉(zhuǎn)換的裝置制造方法
【專利摘要】本發(fā)明涉及一種用于1553B總線分支中繼轉(zhuǎn)換的裝置，屬于信息處理【技術領域】。本發(fā)明用于1553B總線分支處，完成1553B總線分支信號的中繼轉(zhuǎn)發(fā)，能夠?qū)⒅骺偩€的分支轉(zhuǎn)換為從總線的分支，通過延長1553B從總線長度，提高1553B總線信號強度，并可掛接多個遠距離終端。
【專利說明】用于1553B總線分支中繼轉(zhuǎn)換的裝置

【技術領域】
[0001] 本發(fā)明涉及信息處理【技術領域】，具體涉及一種用于1553B總線分支中繼轉(zhuǎn)換的裝 置。

【背景技術】
[0002] 1553B總線全稱為數(shù)字式時分制指令/響應型多路傳輸數(shù)據(jù)總線，是1978年由美 國軍方制定的一種航空系統(tǒng)通信總線標準，該總線標準在傳輸可靠性、使用靈活性以及數(shù) 據(jù)完整性等方面都具有顯著優(yōu)勢。1553B總線系統(tǒng)通常由一個負責總線系統(tǒng)任務調(diào)度、管理 的總線控制器（BC)，多個（小于或等于31個）遠程終端（RT)以及用于監(jiān)視總線系統(tǒng)運行 狀態(tài)的總線監(jiān)視器（MT)(可選）構(gòu)成。一種雙余度1553B總線（具有兩路1553B總線）系 統(tǒng)框圖如圖1所示。
[0003] 1553B總線是各終端之間提供一路單一數(shù)據(jù)通路所需要的包括雙絞屏蔽電纜、隔 離電阻、耦合變壓器等在內(nèi)的所有硬件，其中雙絞屏蔽電纜包括主總線與分支短截線兩部 分。1553B總線對于分支短截線（簡稱分支）的長度有限制--標準規(guī)定IMbps傳輸速率 下分支最長不能超過6米，4Mbps傳輸速率下分支最長不能超過1米。超長分支情況下，不 僅該分支上的信號衰減較大，對于整個1553B總線網(wǎng)絡的信號完整性和誤碼率都會產(chǎn)生一 定的影響。
[0004] 因此，為保證在不影響主總線信號完整性的情況下，增加分支長度、提高信號強 度，成為了亟待解決的技術問題。


【發(fā)明內(nèi)容】

[0005] (一）要解決的技術問題
[0006] 本發(fā)明要解決的技術問題是：如何保證在不影響主總線信號完整性的情況下，增 加分支長度、提高信號強度。
[0007] (二）技術方案
[0008] 為了解決上述技術問題，本發(fā)明提供了一種用于1553B總線分支中繼轉(zhuǎn)換的裝 置，包括：第一隔離變壓器、第二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路和現(xiàn)場可編程門 陣列FPGA ;
[0009] 第一隔離變壓器與第一收發(fā)電路雙向連接；第二隔離變壓器與第二收發(fā)電路雙向 連接；第一收發(fā)電路、第二收發(fā)電路分別與FPGA雙向連接；其中，
[0010] 所述第一隔離變壓器用于在總線時鐘頻率下接收來自于1553B主總線的信號；所 述第一收發(fā)電路用于接收來自于所述第一隔離變壓器的信號；所述FPGA用于對來自于第 一收發(fā)電路的信號進行收發(fā)控制后發(fā)送給第二收發(fā)電路；所述第二收發(fā)電路用于將來自于 FPGA的信號發(fā)送給第二隔離變壓器；所述第二隔離變壓器用于將來自于第二收發(fā)電路的 信號發(fā)送到1553B從總線；或者，
[0011] 所述第二隔離變壓器用于在總線時鐘頻率下接收來自于1553B從總線的信號；所 述第二收發(fā)電路用于接收來自于所述第二隔離變壓器的信號；所述FPGA用于對來自于第 二收發(fā)電路的信號進行收發(fā)控制后發(fā)送給第一收發(fā)電路；所述第一收發(fā)電路用于將來自于 FPGA的信號發(fā)送給第一隔離變壓器；所述第一隔離變壓器用于將來自于第一收發(fā)電路的 信號發(fā)送到1553B主總線。
[0012] 優(yōu)選地，所述FPGA內(nèi)包含第一收發(fā)電路控制模塊與第二收發(fā)電路控制模塊，第一 收發(fā)電路控制模塊和第二收發(fā)電路控制模塊分別包括：譯碼模塊、中繼轉(zhuǎn)換控制模塊和編 碼模塊，所述譯碼模塊用于對信號依次進行譯碼校驗與數(shù)據(jù)有效性檢測；所述中繼轉(zhuǎn)換控 制模塊用于根據(jù)數(shù)據(jù)有效性檢測結(jié)果，對正確的譯碼數(shù)據(jù)進行緩存后輸出至編碼模塊，對 帶有錯誤字的譯碼數(shù)據(jù)停止轉(zhuǎn)發(fā)，并拋棄，等待下一正確譯碼數(shù)據(jù)；所述編碼模塊用于對接 收到的信號進行曼徹斯特編碼后發(fā)出。
[0013] 優(yōu)選地，所述第一收發(fā)電路和第二收發(fā)電路中，接收器件采用線接收器件，發(fā)送器 件包括MOS型場效應管和三極管，通過對MOS型場效應管的通斷控制實現(xiàn)數(shù)據(jù)的發(fā)送。
[0014] 優(yōu)選地，所述第一隔離變壓器對外通過圓形連接器與1553B主總線雙向連接，所 述第二隔離變壓器對外通過圓形連接器與1553B從總線雙向連接；或者
[0015] 所述第一隔離變壓器對外通過圓形連接器與1553B從總線雙向連接，所述第二隔 離變壓器對外通過圓形連接器與1553B主總線雙向連接。
[0016] 優(yōu)選地，所述第一隔離變壓器、第二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路和 FPGA均集成在同一殼體內(nèi)。
[0017] 優(yōu)選地，所述第一隔離變壓器、第二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路分 別為兩個，組成所述裝置的兩個相互獨立的數(shù)據(jù)傳輸通道，從而實現(xiàn)1553B信號的雙向傳 輸。
[0018] (三）有益效果
[0019] 本發(fā)明用于1553B總線分支處，完成1553B總線分支信號的中繼轉(zhuǎn)發(fā)，能夠?qū)⒅骺?線的分支轉(zhuǎn)換為從總線的分支，通過延長1553B從總線長度，提高1553B總線信號強度，并 可掛接多個遠距離終端。

【專利附圖】

【附圖說明】
[0020] 圖1為現(xiàn)有1553B雙余度總線系統(tǒng)結(jié)構(gòu)框圖；
[0021] 圖2為本發(fā)明的1553B總線分支中繼轉(zhuǎn)換裝置結(jié)構(gòu)框圖；
[0022] 圖3為本發(fā)明的裝置1553B總線分支信號中繼轉(zhuǎn)發(fā)應用示意圖。

【具體實施方式】
[0023] 為使本發(fā)明的目的、內(nèi)容、和優(yōu)點更加清楚，下面結(jié)合附圖和實施例，對本發(fā)明的

【具體實施方式】作進一步詳細描述。
[0024] 本發(fā)明旨在提供一種用于1553B總線分支中繼轉(zhuǎn)換的裝置，用于增加1553B總線 分支長度，提高1553B總線信號強度。
[0025] 如圖2、圖3所示，本裝置主要包括隔離變壓器、收發(fā)電路A、收發(fā)電路B、現(xiàn)場可編 程門陣列（Field Programmable Gate Array,簡稱FPGA)。其中，隔離變壓器al對內(nèi)與收 發(fā)電路Al雙向連接，對外通過圓形連接器與1553B主總線雙向連接；隔離變壓器a2對內(nèi)與 收發(fā)電路BI雙向連接，對外通過圓形連接器與1553B主總線雙向連接；隔離變壓器a3對內(nèi) 與收發(fā)電路A2雙向連接，對外通過圓形連接器與1553B從總線雙向連接；隔離變壓器a4對 內(nèi)與收發(fā)電路B2雙向連接，對外通過圓形連接器與1553B從總線雙向連接；FPGA與收發(fā)電 路Al、收發(fā)電路A2、收發(fā)電路B1、收發(fā)電路B2相連，并對其校驗檢測與收發(fā)控制、進行曼徹 斯特編譯碼以實現(xiàn)信號的中繼轉(zhuǎn)發(fā)。本裝置有A、B兩個信號傳輸通道，二者相互獨立。其 中，隔離變壓器al、收發(fā)電路Al、FPGA、收發(fā)電路A2與隔離變壓器a3為A通道；隔離變壓器 a2、收發(fā)電路B1、FPGA、收發(fā)電路B2與隔離變壓器a4為B通道。四個隔離變壓器變壓比為 1 :2,該器件在總線時鐘頻率下傳輸曼徹斯特碼，具有輸入阻抗大，共模抑制比高，上升速度 快，漏感小等特點。四個收發(fā)電路收發(fā)分離，接收器件采用線接收器件，發(fā)送器件包括MOS 型場效應管和三極管，通過對MOS型場效應管的通斷控制實現(xiàn)數(shù)據(jù)的發(fā)送，當MOS管導通， 則進行數(shù)據(jù)發(fā)送，否則不發(fā)送，設置三極管能夠防止發(fā)送器件電流過大導致長時間易效果， 具有過流保護功能。
[0026] 本裝置支持主發(fā)從收與從發(fā)主收兩種工作模式，能夠滿足1553B信號雙向傳輸需 求。主發(fā)從收工作模式下，系統(tǒng)接收來自1553B主總線信號，經(jīng)隔離變壓器al或隔離變壓 器a2、收發(fā)電路Al或收發(fā)電路Bl到達FPGA的收發(fā)電路控制模塊A或收發(fā)電路控制模塊 B中的譯碼模塊，譯碼模塊對1553B信號進行譯碼校驗以及數(shù)據(jù)有效性檢測，并將其數(shù)據(jù)有 效性結(jié)果連同譯碼數(shù)據(jù)傳輸?shù)街欣^轉(zhuǎn)換控制模塊（邊譯邊發(fā)給中繼轉(zhuǎn)換模塊），中繼轉(zhuǎn)換 模塊依據(jù)數(shù)據(jù)有效性結(jié)果，對帶錯誤字的譯碼數(shù)據(jù)停止轉(zhuǎn)發(fā)，并拋棄該消息，等待下一正確 消息，對正確的譯碼數(shù)據(jù)進行緩存后輸出至編碼模塊進行曼徹斯特編碼后依次通過收發(fā)電 路A2或收發(fā)電路B2、隔離變壓器a3或隔離變壓器a4發(fā)送至1553B從總線上。從發(fā)主收模 式工作機制與之相反。兩種模式滿足1553B總線信號的雙向傳輸需求。
[0027] 具有上述結(jié)構(gòu)和功能的本發(fā)明的裝置的關鍵參數(shù)如表1所示：
[0028] 表1關鍵參數(shù)
[0029]

【權利要求】
1. 一種用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在于，包括：第一隔離變壓器、第 二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路和現(xiàn)場可編程口陣列FPGA ; 第一隔離變壓器與第一收發(fā)電路雙向連接；第二隔離變壓器與第二收發(fā)電路雙向連 接；第一收發(fā)電路、第二收發(fā)電路分別與FPGA雙向連接；其中， 若實現(xiàn)從1553B主總線向1553B從總線發(fā)送數(shù)據(jù)，則所述第一隔離變壓器用于在總線 時鐘頻率下接收來自于1553B主總線的信號；所述第一收發(fā)電路用于接收來自于所述第一 隔離變壓器的信號；所述FPGA用于對來自于第一收發(fā)電路的信號進行收發(fā)控制后發(fā)送給 第二收發(fā)電路；所述第二收發(fā)電路用于將來自于FPGA的信號發(fā)送給第二隔離變壓器；所述 第二隔離變壓器用于將來自于第二收發(fā)電路的信號發(fā)送到1553B從總線； 若實現(xiàn)主1553B主總線向1553B主總線發(fā)送數(shù)據(jù)，則所述第二隔離變壓器用于在總線 時鐘頻率下接收來自于1553B從總線的信號；所述第二收發(fā)電路用于接收來自于所述第二 隔離變壓器的信號；所述FPGA用于對來自于第二收發(fā)電路的信號進行收發(fā)控制后發(fā)送給 第一收發(fā)電路；所述第一收發(fā)電路用于將來自于FPGA的信號發(fā)送給第一隔離變壓器；所述 第一隔離變壓器用于將來自于第一收發(fā)電路的信號發(fā)送到1553B主總線。
2. 如權利要求1所述的用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在于，所述FPGA 內(nèi)包含第一收發(fā)電路控制模塊與第二收發(fā)電路控制模塊，第一收發(fā)電路控制模塊和第二收 發(fā)電路控制模塊分別包括：譯碼模塊、中繼轉(zhuǎn)換控制模塊和編碼模塊，所述譯碼模塊用于對 信號依次進行譯碼校驗與數(shù)據(jù)有效性檢測；所述中繼轉(zhuǎn)換控制模塊用于根據(jù)數(shù)據(jù)有效性檢 測結(jié)果，對正確的譯碼數(shù)據(jù)進行緩存后輸出至編碼模塊，對帶有錯誤字的譯碼數(shù)據(jù)停止轉(zhuǎn) 發(fā)，并拋棄，等待下一譯碼數(shù)據(jù)；所述編碼模塊用于對接收到的信號進行曼徹斯特編碼后發(fā) 出。
3. 如權利要求1所述的用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在于，所述第一收 發(fā)電路和第二收發(fā)電路中，接收器件采用線接收器件，發(fā)送器件包括MOS型場效應管和H 極管，通過對MOS型場效應管的通斷控制實現(xiàn)數(shù)據(jù)的發(fā)送。
4. 如權利要求1所述的用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在于，所述第一隔 離變壓器對外通過圓形連接器與1553B主總線雙向連接，所述第二隔離變壓器對外通過圓 形連接器與1553B從總線雙向連接；或者 所述第一隔離變壓器對外通過圓形連接器與1553B從總線雙向連接，所述第二隔離變 壓器對外通過圓形連接器與1553B主總線雙向連接。
5. 如權利要求1所述的用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在于，所述第一隔 離變壓器、第二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路和FPGA均集成在同一殼體內(nèi)。
6. 如權利要求1?5中任一項所述的用于1553B總線分支中繼轉(zhuǎn)換的裝置，其特征在 于，所述第一隔離變壓器、第二隔離變壓器、第一收發(fā)電路、第二收發(fā)電路分別為兩個，組成 所述裝置的兩個相互獨立的數(shù)據(jù)傳輸通道，從而實現(xiàn)1553B信號的雙向傳輸。
【文檔編號】G06F13/40GK104346315SQ201410649378
【公開日】2015年2月11日 申請日期:2014年11月15日 優(yōu)先權日:2014年11月15日
【發(fā)明者】劉桂華, 王剛, 葉旭鳴 申請人:中國航天科工集團第三研究院第八三五七研究所