一種報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)，涉及通信【技術(shù)領(lǐng)域】，為提高報(bào)文數(shù)據(jù)的傳輸效率而發(fā)明。所述方法由第一處理裝置執(zhí)行，包括：獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括需要處理的報(bào)文數(shù)據(jù)的頭部和需要處理的報(bào)文數(shù)據(jù)在第一處理裝置中的存儲(chǔ)地址；將所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息(包括處理后更新的頭部和所述存儲(chǔ)地址)，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)。本發(fā)明可用于數(shù)據(jù)處理技術(shù)中。
【專利說明】一種報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信【技術(shù)領(lǐng)域】，尤其涉及一種報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)。
【背景技術(shù)】
[0002]隨著互聯(lián)網(wǎng)技術(shù)的高速發(fā)展,用戶對CPU(Central Processing Unit,中央處理器)的網(wǎng)絡(luò)數(shù)據(jù)處理性能要求日益提高。
[0003]英特爾X86平臺(tái)的一系列CPU(后面簡稱X86CPU)是通用的中央處理器。由于X86CPU在進(jìn)行一些與網(wǎng)絡(luò)功能相關(guān)的數(shù)據(jù)運(yùn)算或處理時(shí)，缺少相應(yīng)的硬件加速引擎，因此整個(gè)系統(tǒng)的處理性能不高。為了解決這個(gè)問題，一般是在X86CPU外圍增加一些協(xié)處理器芯片，把一些網(wǎng)絡(luò)數(shù)據(jù)處理相關(guān)的工作移植到協(xié)處理器芯片中來完成。這些協(xié)處理器芯片與X86CPU 間報(bào)文數(shù)據(jù)的傳輸多是通過 PCIe (Peripheral Component Interface Express,總線和接口標(biāo)準(zhǔn))鏈路來完成的。
[0004]例如，協(xié)處理器芯片從網(wǎng)絡(luò)側(cè)接收到報(bào)文數(shù)據(jù)后，通過PCIe鏈路將報(bào)文數(shù)據(jù)發(fā)送至X86CPU中處理，X86CPU完成對報(bào)文數(shù)據(jù)的處理之后再將處理后的報(bào)文數(shù)據(jù)通過PCIe鏈路發(fā)送回協(xié)處理器芯片，最后協(xié)處理器芯片將處理后的報(bào)文數(shù)據(jù)發(fā)送到網(wǎng)絡(luò)側(cè)輸出。在實(shí)際應(yīng)用中，協(xié)處理器芯片與X86CPU之間也可能通過PCIe鏈路進(jìn)行多次數(shù)據(jù)傳輸。
[0005]在上述數(shù)據(jù)處理中，在X86CPU與協(xié)處理器芯片之間通過PCIe鏈路進(jìn)行報(bào)文數(shù)據(jù)的傳輸對PCIe鏈路的帶寬要求非常高，但是由于PCIe總線本身是一種控制類的總線協(xié)議，因此使得報(bào)文數(shù)據(jù)的傳輸效率不高。

【發(fā)明內(nèi)容】

[0006]有鑒于此，本發(fā)明實(shí)施例提供一種報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)，以提高報(bào)文數(shù)據(jù)的傳輸效率。
[0007]為達(dá)到上述目的，本發(fā)明實(shí)施例采用如下技術(shù)方案:
[0008]第一方面，本發(fā)明提供了一種報(bào)文數(shù)據(jù)處理方法，由第一處理裝置執(zhí)行，包括:
[0009]獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0010]將所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；
[0011]接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
[0012]在第一方面的第一種可能實(shí)現(xiàn)方式中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。[0013]結(jié)合第一方面或第一方面的第一種可能實(shí)現(xiàn)方式，在第一方面的第二種可能實(shí)現(xiàn)方式中，所述利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)包括:
[0014]利用所述存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)；
[0015]將所述更新的頭部以及所述第二報(bào)文數(shù)據(jù)進(jìn)行關(guān)聯(lián)，形成最終報(bào)文數(shù)據(jù)。
[0016]結(jié)合第一方面或第一方面的第一種至第二種任一種可能實(shí)現(xiàn)方式，在第一方面的第三種可能實(shí)現(xiàn)方式中，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0017]第二方面，本發(fā)明提供了一種報(bào)文數(shù)據(jù)處理方法，由第二處理裝置執(zhí)行，包括:
[0018]接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0019]對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；
[0020]將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0021]在第二方面的第一種可能實(shí)現(xiàn)方式中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
[0022]結(jié)合第二方面或第二方面的第一種可能實(shí)現(xiàn)方式，在第二方面的第二種可能實(shí)現(xiàn)方式中，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0023]第三方面，本發(fā)明提供了一種報(bào)文數(shù)據(jù)處理裝置，位于第一處理裝置中，包括:
[0024]獲取單元，用于獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0025]發(fā)送單元，用于將所述獲取單元獲取的所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；
[0026]第一處理單元，用于接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括更新的頭部和所述存儲(chǔ)地址。
[0027]在第三方面的第一種可能實(shí)現(xiàn)方式中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
[0028]結(jié)合第三方面或第三方面的第一種可能實(shí)現(xiàn)方式，在第三方面的第二種可能實(shí)現(xiàn)方式中，所述第一處理單元包括:
[0029]獲取模塊，用于利用所述存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)；
[0030]處理模塊，用于將所述更新的頭部以及所述獲取模塊獲取的所述第二報(bào)文數(shù)據(jù)進(jìn)行關(guān)聯(lián)，形成最終報(bào)文數(shù)據(jù)。
[0031]結(jié)合第三方面或第三方面的第一至第二種任一種可能實(shí)現(xiàn)方式，在第三方面的第三種可能實(shí)現(xiàn)方式中，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0032]第四方面，本發(fā)明提供了一種報(bào)文數(shù)據(jù)處理裝置，位于第二處理裝置中，包括:
[0033]接收單元，用于接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0034]第二處理單元，用于對所述接收單元接收的所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；
[0035]發(fā)送單元，用于將所述第二處理單元處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0036]在第四方面的第一種可能實(shí)現(xiàn)方式中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
[0037]結(jié)合第四方面或第四方面的第一種可能實(shí)現(xiàn)方式，在第四方面的第二種可能實(shí)現(xiàn)方式中，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0038]第五方面，本發(fā)明提供了一種報(bào)文數(shù)據(jù)處理系統(tǒng)，包括第一處理裝置以及第二處
理裝置，
[0039]所述第一處理裝置，用于:
[0040]獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0041 ] 將所述第一報(bào)文數(shù)據(jù)信息發(fā)送至所述第二處理裝置；
[0042]所述第二處理裝置，用于:
[0043]接收所述第一處理裝置發(fā)送的所述第一報(bào)文數(shù)據(jù)信息；
[0044]對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；
[0045]將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0046]本發(fā)明實(shí)施例提供的報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)，在對報(bào)文數(shù)據(jù)進(jìn)行處理時(shí)，只將第一處理裝置中的第一報(bào)文數(shù)據(jù)信息發(fā)送至第二處理裝置中進(jìn)行處理，即只將一部分必要的數(shù)據(jù)發(fā)送給第二處理裝置處理，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提供的報(bào)文數(shù)據(jù)處理方法、裝置及系統(tǒng)能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
【專利附圖】

【附圖說明】
[0047]為了更清楚地說明本發(fā)明實(shí)施例的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0048]圖1為本發(fā)明實(shí)施例一的報(bào)文數(shù)據(jù)處理方法的流程圖；
[0049]圖2為本發(fā)明實(shí)施例二的報(bào)文數(shù)據(jù)處理方法的流程圖；
[0050]圖3為本發(fā)明實(shí)施例三的報(bào)文數(shù)據(jù)處理方法的流程圖；
[0051]圖4為本發(fā)明實(shí)施例三的報(bào)文數(shù)據(jù)處理方法的一個(gè)應(yīng)用場景的示意圖；
[0052]圖5為本發(fā)明實(shí)施例三的報(bào)文數(shù)據(jù)處理方法的另一個(gè)應(yīng)用場景的示意圖；
[0053]圖6為圖5的應(yīng)用場景下的報(bào)文數(shù)據(jù)處理方法的流程圖；
[0054]圖7為本發(fā)明實(shí)施例四的報(bào)文數(shù)據(jù)處理裝置的結(jié)構(gòu)圖；
[0055]圖8為本發(fā)明實(shí)施例四的報(bào)文數(shù)據(jù)處理裝置的示意圖；
[0056]圖9為本發(fā)明實(shí)施例五的報(bào)文數(shù)據(jù)處理裝置的結(jié)構(gòu)圖；
[0057]圖10為本發(fā)明實(shí)施例七的報(bào)文數(shù)據(jù)處理設(shè)備的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0058]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0059]為了提高報(bào)文數(shù)據(jù)的傳輸效率，如圖1所示，本發(fā)明實(shí)施例一提供了一種報(bào)文數(shù)據(jù)處理方法，由第一處理裝置執(zhí)行，包括:
[0060]步驟11、獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)。其中，所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址。
[0061]其中，第一處理裝置可以為CPU或者協(xié)處理器芯片等能夠處理報(bào)文數(shù)據(jù)的裝置。例如，所述CPU可以為X86系統(tǒng)的CPU，在具體應(yīng)用中也可以為X86CPU中的業(yè)務(wù)軟件(APP)或虛擬機(jī)(VM)軟件等；所述協(xié)處理器芯片可以為智能網(wǎng)卡芯片等。
[0062]所述第一報(bào)文數(shù)據(jù)信息中的報(bào)文數(shù)據(jù)的頭部(Header)為所述需要處理的報(bào)文數(shù)據(jù)中真正需要處理的報(bào)文數(shù)據(jù)，報(bào)文數(shù)據(jù)的頭部可包括報(bào)文類型、報(bào)文版本、報(bào)文長度、報(bào)文的目的地址、源地址等信息。
[0063]其中，所述第二報(bào)文數(shù)據(jù)為不需要發(fā)送到第二處理裝置中處理的報(bào)文數(shù)據(jù)，即所述需要處理的報(bào)文數(shù)據(jù)中除了第一報(bào)文數(shù)據(jù)信息之外的報(bào)文數(shù)據(jù)。在實(shí)際應(yīng)用中，這部分報(bào)文數(shù)據(jù)可駐留在第一處理裝置中。
[0064]步驟12、將所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理。
[0065]其中，所述第二處理裝置可以為與所述第一處理裝置通信的處理裝置。若所述第一處理裝置為X86CPU，則所述第二處理裝置為協(xié)處理器芯片；若所述第一處理裝置為協(xié)處理器芯片，則所述第二處理裝置為X86CPU。
[0066]其中，所述第一處理裝置可通過PCIe鏈路將網(wǎng)絡(luò)報(bào)文數(shù)據(jù)發(fā)送至第二處理裝置。[0067]步驟13、接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
[0068]其中，步驟12中第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理之后，可將處理后的報(bào)文數(shù)據(jù)(更新的頭部)再發(fā)送回所述第一處理裝置，并利用所述存儲(chǔ)地址獲取第一處理裝置中駐留的第二數(shù)據(jù)，將更新的頭部與所述第二數(shù)據(jù)組合成最終報(bào)文數(shù)據(jù)，該最終報(bào)文數(shù)據(jù)可通過以太網(wǎng)等網(wǎng)絡(luò)接口輸出。
[0069]由上可以看出，利用本發(fā)明實(shí)施例一提供的報(bào)文數(shù)據(jù)處理方法，在對報(bào)文數(shù)據(jù)進(jìn)行處理時(shí)，只將第一處理裝置中的第一報(bào)文數(shù)據(jù)信息發(fā)送至第二處理裝置中進(jìn)行處理，即只將一部分必要的數(shù)據(jù)發(fā)送給第二處理裝置處理，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例一提供的報(bào)文數(shù)據(jù)處理方法能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
[0070]如圖2所示，本發(fā)明實(shí)施例二提供了一種報(bào)文數(shù)據(jù)處理方法，由第二處理裝置執(zhí)行，包括:
[0071]步驟21、接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息，所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址。
[0072]其中，所述第一處理裝置、第二處理裝置、第一報(bào)文數(shù)據(jù)信息均可參照本發(fā)明實(shí)施例一中的描述，在此不再贅述。所以，按照本發(fā)明實(shí)施例一中的描述，所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部以及所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址。
[0073]步驟22、對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理。在實(shí)際應(yīng)用中，此步驟具體為:對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理，生成更新的頭部，利用所述更新的頭部形成處理后的第一報(bào)文數(shù)據(jù)信息。
[0074]具體地，可對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行如以太網(wǎng)協(xié)議格式分析、IP協(xié)議格式分析等各種分析處理，處理之后形成更新的頭部。再將該更新的頭部和步驟21中所述的存儲(chǔ)地址一起作為所述處理后的第一報(bào)文數(shù)據(jù)信息。
[0075]步驟23、將所述處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)。
[0076]其中，所述第一處理裝置可利用所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址獲取自身中原來的未發(fā)送給所述第二處理裝置的報(bào)文數(shù)據(jù)，再將這部分?jǐn)?shù)據(jù)與將步驟22中形成的更新的頭部進(jìn)行組合形成最終報(bào)文數(shù)據(jù)。
[0077]由上可以看出，本發(fā)明實(shí)施例二提供的報(bào)文數(shù)據(jù)處理方法，在處理報(bào)文數(shù)據(jù)時(shí)，第二處理裝置只接收第一處理裝置通過PCIe鏈路發(fā)送的一部分必要的報(bào)文數(shù)據(jù)，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例二提供的報(bào)文數(shù)據(jù)處理方法能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
[0078]下面通過本發(fā)明實(shí)施例三對本發(fā)明的報(bào)文數(shù)據(jù)處理方法進(jìn)行詳細(xì)描述。假設(shè)第一處理裝置為協(xié)處理器，第二處理裝置為中央處理器。
[0079]如圖3所示，本發(fā)明實(shí)施例三提供的報(bào)文數(shù)據(jù)處理方法包括:
[0080]步驟31、協(xié)處理器獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)。
[0081]其中，所述第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)可參照本發(fā)明實(shí)施例一或?qū)嵤├械拿枋觥Ｋ龅谝粓?bào)文數(shù)據(jù)信息除了包括需要處理的報(bào)文數(shù)據(jù)的頭部之外，還包括所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址。
[0082]為了方便描述，下面的描述中假設(shè)需要處理的報(bào)文數(shù)據(jù)的頭部為Header(簡寫為H)，所述第二報(bào)文數(shù)據(jù)為需要處理的報(bào)文數(shù)據(jù)中剩下的部分(即第二報(bào)文數(shù)據(jù))為PayloacK簡寫為P)。所述需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址為Address (簡寫為A) ο
[0083]步驟32、協(xié)處理器將所述第一報(bào)文數(shù)據(jù)信息通過PCIe鏈路(PCIe links)發(fā)送給中央處理器。按照上面的假設(shè)，此步驟具體為:協(xié)處理器將需要處理的報(bào)文數(shù)據(jù)的頭部H以及需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址A都發(fā)送至中央處理器。而第二報(bào)文數(shù)據(jù)P駐留在協(xié)處理器中。
[0084]步驟33、中央處理器接收所述協(xié)處理器發(fā)送的第一報(bào)文數(shù)據(jù)信息。即中央處理器接收步驟32中的協(xié)處理器發(fā)送的報(bào)文數(shù)據(jù)的頭部H以及需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址A。
[0085]步驟34、中央處理器對第一報(bào)文數(shù)據(jù)信息中的報(bào)文數(shù)據(jù)的頭部H進(jìn)行處理得到更新的頭部，假設(shè)形成更新的報(bào)文數(shù)據(jù)的頭部H’。其中，需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址A不需要進(jìn)行其他處理，可在下面的步驟中將其再發(fā)送回協(xié)處理器，使得協(xié)處理器根據(jù)該地址找到駐留的第二報(bào)文數(shù)據(jù)P。
[0086]步驟35、中央處理器將處理后的第一報(bào)文數(shù)據(jù)信息通過PCIe鏈路發(fā)送給協(xié)處理器。
[0087]其中，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的報(bào)文數(shù)據(jù)的頭部H’以及所述需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址A。因此，此步驟為中央處理器將新的報(bào)文數(shù)據(jù)的頭部H’以及所述需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址A發(fā)送給協(xié)處理器。
[0088]步驟36、協(xié)處理器接收由中央處理器發(fā)送的處理后的第一報(bào)文數(shù)據(jù)信息，并利用中央處理器處理后的第一報(bào)文數(shù)據(jù)信息和所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)。
[0089]在實(shí)際應(yīng)用中，此步驟包括:協(xié)處理器利用所述需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)P;將所述中央處理器處理后的更新的報(bào)文數(shù)據(jù)的頭部H’以及所述第二報(bào)文數(shù)據(jù)P進(jìn)行關(guān)聯(lián)(組合)，形成最終報(bào)文數(shù)據(jù)。之后協(xié)處理器可將該最終報(bào)文數(shù)據(jù)發(fā)送到以太網(wǎng)口等網(wǎng)絡(luò)接口輸出。
[0090]其中，由于需要處理的報(bào)文數(shù)據(jù)包括第二報(bào)文數(shù)據(jù)，因此，需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址也即第二報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址。所以利用所述需要處理的報(bào)文數(shù)據(jù)在協(xié)處理器中的存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)是可以實(shí)現(xiàn)的。
[0091]圖4為本發(fā)明實(shí)施例三的報(bào)文數(shù)據(jù)處理方法的一個(gè)示意圖。[0092]圖4中的01-06分別對應(yīng)于步驟31-36。其中，圖4中的步驟04是中央處理器CPU中的APP或VM對報(bào)文數(shù)據(jù)進(jìn)行的處理。
[0093]在具體應(yīng)用中，X86CPU中兩個(gè)業(yè)務(wù)軟件APP或兩個(gè)虛擬機(jī)VM軟件間也可通過PCIe接口來完成的報(bào)文通信，這些軟件處理的報(bào)文數(shù)據(jù)還可發(fā)送到協(xié)處理器中用加速引擎(accelerator engine)進(jìn)行加速處理。下面結(jié)合圖5對該應(yīng)用場景下的報(bào)文數(shù)據(jù)處理過程進(jìn)行描述。此時(shí)，如圖6所示，該應(yīng)用場景下報(bào)文數(shù)據(jù)的處理過程包括:
[0094]步驟001、中央處理器(X86CPU)中的APP或VM#1識(shí)別需要處理的報(bào)文數(shù)據(jù)中需要發(fā)送到協(xié)處理器芯片處理的一部分報(bào)文數(shù)據(jù)H。另外一部分?jǐn)?shù)據(jù)，也即第二數(shù)據(jù)P駐留在原處。
[0095]步驟002、APP或VM#1將H以及需要處理的報(bào)文數(shù)據(jù)在CPU中的存儲(chǔ)地址通過PCIe鏈路發(fā)送至協(xié)處理器芯片中。
[0096]步驟003、協(xié)處理器芯片接收H,加速引擎accelerator engine對H進(jìn)行處理,形成新的報(bào)文數(shù)據(jù)頭部H’。
[0097]步驟004、協(xié)處理器芯片將新的報(bào)文數(shù)據(jù)頭部H’以及需要處理的報(bào)文數(shù)據(jù)在CPU中的存儲(chǔ)地址通過PCIe鏈路發(fā)送到中央處理器中。
[0098]步驟005、中央處理器中的APP或VM#2利用H’以及需要處理的報(bào)文數(shù)據(jù)在CPU中的存儲(chǔ)地址形成最終的報(bào)文數(shù)據(jù)。
[0099]其中，中央處理器中的APP或VM#2在接收到協(xié)處理器芯片發(fā)送的需要處理的報(bào)文數(shù)據(jù)在CPU中的存儲(chǔ)地址后，可利用該地址獲取駐留在APP或VM#1中的第二報(bào)文數(shù)據(jù)P，之后將協(xié)處理器芯片發(fā)送的新的報(bào)文數(shù)據(jù)頭部H’與第二報(bào)文數(shù)據(jù)P組合成完整的報(bào)文數(shù)據(jù)，之后還可對該完整的報(bào)文數(shù)據(jù)繼續(xù)進(jìn)行其他處理。
[0100]需要注意，在實(shí)際應(yīng)用中第一處理裝置和第二處理裝置之間可能存在多次數(shù)據(jù)傳輸。例如在圖5的應(yīng)用場景中，報(bào)文數(shù)據(jù)在APP或VM#2中進(jìn)行處理之后還可再發(fā)送到協(xié)處理器中進(jìn)行處理。此時(shí)，需要注意每次從第一處理裝置(或第二處理裝置)通過PCIe鏈路發(fā)送報(bào)文數(shù)據(jù)的頭部H時(shí)，需要將這些報(bào)文數(shù)據(jù)的存儲(chǔ)地址(也即第二報(bào)文數(shù)據(jù)P的地址)同時(shí)發(fā)送過去，以便利用該地址找到未發(fā)送的駐留在第一處理裝置(或第二處理裝置)中的報(bào)文數(shù)據(jù)P，從而將第二處理裝置(或第一處理裝置)處理后的新的報(bào)文數(shù)據(jù)頭部H’與P組合成最終的完整的報(bào)文數(shù)據(jù)。另外，一個(gè)報(bào)文數(shù)據(jù)的頭部H可能被發(fā)送到第二處理裝置中多次并被多次處理，每一次發(fā)送的待處理的報(bào)文數(shù)據(jù)的頭部H在第一處理裝置中的存儲(chǔ)地址可能不同，因此與報(bào)文數(shù)據(jù)的頭部H —并發(fā)送所述H的存儲(chǔ)地址是必要的。例如，首次發(fā)送時(shí)報(bào)文數(shù)據(jù)的頭部H的存儲(chǔ)地址為A，接收到的新的報(bào)文數(shù)據(jù)頭部H’與P組合成最終的完整的報(bào)文數(shù)據(jù)，并將新報(bào)文數(shù)據(jù)存儲(chǔ)在第一處理裝置中的存儲(chǔ)地址B。如果需要再次將該新報(bào)文數(shù)據(jù)發(fā)送給第二處理裝置，那么需要發(fā)送報(bào)文數(shù)據(jù)頭部H’和存儲(chǔ)地址B，以此類推，對于多次發(fā)送的情況，每次將第二處理裝置更新的報(bào)文數(shù)據(jù)頭部H’與P組合成的報(bào)文數(shù)據(jù)可能的存儲(chǔ)位置是不同的。
[0101]由上可以看出，本發(fā)明實(shí)施例三提供的報(bào)文數(shù)據(jù)處理方法，在對報(bào)文數(shù)據(jù)進(jìn)行處理時(shí)，只將第一處理裝置中的第一報(bào)文數(shù)據(jù)信息發(fā)送至第二處理裝置中進(jìn)行處理，即只將一部分必要的數(shù)據(jù)發(fā)送給第二處理裝置處理，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例一提供的報(bào)文數(shù)據(jù)處理方法能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
[0102]如圖7所示，本發(fā)明實(shí)施例四提供了一種報(bào)文數(shù)據(jù)處理裝置，位于第一處理裝置中，包括:
[0103]獲取單元41，用于獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；發(fā)送單元42，用于將所述獲取單元41獲取的所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；第一處理單元43，用于接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
[0104]其中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
[0105]其中，如圖8所示，所述第一處理單元43包括:獲取模塊431，用于利用所述存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)；處理模塊432，用于將所述更新的頭部以及所述獲取模塊431獲取的所述第二報(bào)文數(shù)據(jù)進(jìn)行關(guān)聯(lián)，形成最終報(bào)文數(shù)據(jù)。
[0106]在實(shí)際應(yīng)用中，所述第一處理裝置可以為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0107]其中，所述裝置的工作原理可參照前述方法實(shí)施例一中的描述，在此不再贅述。
[0108]由上可以看出，本發(fā)明實(shí)施例四中的報(bào)文數(shù)據(jù)處理裝置，在對報(bào)文數(shù)據(jù)進(jìn)行處理時(shí)，第一處理裝置只將一部分必要的數(shù)據(jù)發(fā)送給第二處理裝置處理，即只將一部分必要的數(shù)據(jù)發(fā)送給第二處理裝置處理，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例四提供的報(bào)文數(shù)據(jù)處理裝置能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
[0109]如圖9所示，本發(fā)明實(shí)施例五提供了一種報(bào)文數(shù)據(jù)處理裝置，位于第二處理裝置中，包括:
[0110]接收單元51，用于接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；第二處理單元52，用于對所述接收單元51接收的所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；發(fā)送單元53，用于將所述第二處理單元52處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0111]其中，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
[0112]其中，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
[0113]其中，所述裝置的工作原理可參照前述方法實(shí)施例二中的描述，在此不再贅述。
[0114]由上可以看出，本發(fā)明實(shí)施例五中的報(bào)文數(shù)據(jù)處理裝置，在處理報(bào)文數(shù)據(jù)時(shí)，第二處理裝置只接收第一處理裝置通過PCIe鏈路發(fā)送的一部分必要的報(bào)文數(shù)據(jù)，不需要處理的數(shù)據(jù)可以存儲(chǔ)在第一處理裝置中，不需要通過PCIe鏈路傳輸存儲(chǔ)在第一處理裝置中的這些數(shù)據(jù)，減輕了 PCIe鏈路負(fù)擔(dān)。因此，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例二提供的報(bào)文數(shù)據(jù)處理方法能夠提高報(bào)文數(shù)據(jù)的傳輸效率。
[0115]本發(fā)明實(shí)施例六提供了一種報(bào)文數(shù)據(jù)處理系統(tǒng)，包括第一處理裝置以及第二處理裝置。
[0116]所述第一處理裝置，用于:獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)，所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；將所述第一報(bào)文數(shù)據(jù)信息發(fā)送至所述第二處理裝置。
[0117]所述第二處理裝置，用于:接收所述第一處理裝置發(fā)送的所述第一報(bào)文數(shù)據(jù)信息；對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0118]由上可以看出，本發(fā)明實(shí)施例六提供的報(bào)文數(shù)據(jù)處理系統(tǒng)只將一部分必要的數(shù)據(jù)通過PCIe鏈路進(jìn)行發(fā)送或接收，能夠克服現(xiàn)有技術(shù)中將全部數(shù)據(jù)通過PCIe鏈路進(jìn)行發(fā)送或接收使得報(bào)文數(shù)據(jù)傳輸效率低的缺陷，提高了報(bào)文數(shù)據(jù)的傳輸效率。
[0119]圖10為本發(fā)明實(shí)施例七提供的報(bào)文數(shù)據(jù)處理設(shè)備的結(jié)構(gòu)示意圖。如圖10所示，本實(shí)施例的遙控設(shè)備包括:至少一個(gè)處理器1001、存儲(chǔ)器1002、通信接口 1003和總線。處理器1001、存儲(chǔ)器1002和通信接口 1003通過總線連接并完成相互間的通信。所述總線可以是工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)(Industry Standard Architecture,簡稱為ISA)總線、外部設(shè)備互連(Peripheral Component,簡稱為PCI)總線或擴(kuò)展工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)(Extended IndustryStandard Architecture,簡稱為EISA)總線等。所述總線可以分為地址總線、數(shù)據(jù)總線、控制總線等。為便于表示，圖10中僅用一條粗線表示，但并不表示僅有一根總線或一種類型的總線。其中:
[0120]存儲(chǔ)器1002用于存儲(chǔ)可執(zhí)行程序代碼，該程序代碼包括計(jì)算機(jī)操作指令。存儲(chǔ)器1002可能包含高速RAM存儲(chǔ)器,也可能還包括非易失性存儲(chǔ)器(non-volatile memory),例如至少一個(gè)磁盤存儲(chǔ)器。
[0121]在一個(gè)實(shí)施例中，處理器1001通過讀取存儲(chǔ)器1002中存儲(chǔ)的可執(zhí)行程序代碼來運(yùn)行與所述可執(zhí)行程序代碼對應(yīng)的程序，以用于:
[0122]獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0123]將所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；
[0124]接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
[0125]在另一個(gè)實(shí)施例中，處理器1001通過讀取存儲(chǔ)器1002中存儲(chǔ)的可執(zhí)行程序代碼來運(yùn)行與所述可執(zhí)行程序代碼對應(yīng)的程序，以用于:
[0126]接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址；
[0127]對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部；
[0128]將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
[0129]處理器1001可能是一個(gè)中央處理器(Central Processing Unit,簡稱為CPU),或者是特定集成電路(Application Specific Integrated Circuit,簡稱為ASIC),或者是被配置成實(shí)施本發(fā)明實(shí)施例的一個(gè)或多個(gè)集成電路。
[0130]需說明的是，上述處理器1001除了具有上述功能之外，還可用于執(zhí)行上述方法實(shí)施例中的其他流程，在此不再贅述。
[0131]通信接口 1003主要用于實(shí)現(xiàn)本實(shí)施例的流量來源確定設(shè)備與其他設(shè)備或裝置之間的通信。
[0132]本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述實(shí)施例方法中的全部或部分流程，是可以通過計(jì)算機(jī)程序來指令相關(guān)的硬件來完成，所述的程序可存儲(chǔ)于一計(jì)算機(jī)可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，可包括如上述各方法的實(shí)施例的流程。其中，所述的存儲(chǔ)介質(zhì)可為磁碟、光盤、只讀存儲(chǔ)記憶體(Read-Only Memory, ROM)或隨機(jī)存儲(chǔ)記憶體(Random AccessMemory, RAM)等。
[0133]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【權(quán)利要求】
1.一種報(bào)文數(shù)據(jù)處理方法，其特征在于，由第一處理裝置執(zhí)行，包括: 獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址； 將所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理； 接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
2.根據(jù)權(quán)利要求1所述的報(bào)文數(shù)據(jù)處理方法，其特征在于，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
3.根據(jù)權(quán)利要求1或2所述的報(bào)文數(shù)據(jù)處理方法，其特征在于，所述利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)包括: 利用所述存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)； 將所述更新的頭部以及所述第二報(bào)文數(shù)據(jù)進(jìn)行關(guān)聯(lián)，形成最終報(bào)文數(shù)據(jù)。
4.根據(jù)權(quán)利要求1-3任一所述的報(bào)文數(shù)據(jù)處理方法，其特征在于，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者 所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
5.一種報(bào)文數(shù)據(jù)處理方法，其特征在于，由第二處理裝置執(zhí)行，包括: 接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址； 對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部； 將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
6.根據(jù)權(quán)利要求5所述的報(bào)文數(shù)據(jù)處理方法，其特征在于，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
7.根據(jù)權(quán)利要求5或6所述的報(bào)文數(shù)據(jù)處理方法，其特征在于，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者 所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
8.一種報(bào)文數(shù)據(jù)處理裝置，其特征在于，位于第一處理裝置中，包括: 獲取單元，用于獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址； 發(fā)送單元，用于將所述獲取單元獲取的所述第一報(bào)文數(shù)據(jù)信息發(fā)送給第二處理裝置，使得所述第二處理裝置對所述第一報(bào)文數(shù)據(jù)信息進(jìn)行處理；第一處理單元，用于接收由所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息，并利用所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息和由所述存儲(chǔ)地址指示的所述第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述第二處理裝置處理后的第一報(bào)文數(shù)據(jù)信息包括由所述第二處理裝置處理后更新的頭部和所述存儲(chǔ)地址。
9.根據(jù)權(quán)利要求8所述的報(bào)文數(shù)據(jù)處理裝置，其特征在于，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
10.根據(jù)權(quán)利要求8或9所述的報(bào)文數(shù)據(jù)處理裝置，其特征在于，所述第一處理單元包括: 獲取模塊，用于利用所述存儲(chǔ)地址，獲取所述第二報(bào)文數(shù)據(jù)； 處理模塊，用于將所述更新的頭部以及所述獲取模塊獲取的所述第二報(bào)文數(shù)據(jù)進(jìn)行關(guān)聯(lián)，形成最終報(bào)文數(shù)據(jù)。
11.根據(jù)權(quán)利要求8-10任一所述的報(bào)文數(shù)據(jù)處理裝置，其特征在于， 所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者 所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
12.一種報(bào)文數(shù)據(jù)處理裝置，其特征在于，位于第二處理裝置中，包括: 接收單元，用于接收由第一處理裝置發(fā)送的需要處理的報(bào)文數(shù)據(jù)中的第一報(bào)文數(shù)據(jù)信息；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址； 第二處理單元，用于對所述接收單元接收的所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部； 發(fā)送單元，用于將所述第二處理單元處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
13.根據(jù)權(quán)利要求12所述的報(bào)文數(shù)據(jù)處理裝置，其特征在于，所述第一處理裝置與所述第二處理裝置通過總線和接口標(biāo)準(zhǔn)通信。
14.根據(jù)權(quán)利要求12或13所述的報(bào)文數(shù)據(jù)處理裝置，其特征在于，所述第一處理裝置為中央處理器，所述第二處理裝置為協(xié)處理器；或者 所述第一處理裝置為協(xié)處理器，所述第二處理裝置為中央處理器。
15.一種報(bào)文數(shù)據(jù)處理系統(tǒng)，其特征在于，包括第一處理裝置以及第二處理裝置， 所述第一處理裝置，用于: 獲取需要處理的報(bào)文數(shù)據(jù)，所述需要處理的報(bào)文數(shù)據(jù)包括第一報(bào)文數(shù)據(jù)信息和第二報(bào)文數(shù)據(jù)；所述第一報(bào)文數(shù)據(jù)信息包括所述需要處理的報(bào)文數(shù)據(jù)的頭部和所述需要處理的報(bào)文數(shù)據(jù)在所述第一處理裝置中的存儲(chǔ)地址； 將所述第一報(bào)文數(shù)據(jù)信息發(fā)送至所述第二處理裝置； 所述第二處理裝置，用于: 接收所述第一處理裝置發(fā)送的所述第一報(bào)文數(shù)據(jù)信息； 對所述需要處理的報(bào)文數(shù)據(jù)的頭部進(jìn)行處理得到更新的頭部； 將處理后的第一報(bào)文數(shù)據(jù)信息發(fā)送給所述第一處理裝置，使得所述第一處理裝置根據(jù)所述處理后的第一報(bào)文數(shù)據(jù)信息和所述需要處理的報(bào)文數(shù)據(jù)中的第二報(bào)文數(shù)據(jù)形成最終報(bào)文數(shù)據(jù)，所 述處理后的第一報(bào)文數(shù)據(jù)信息包括所述更新的頭部和所述存儲(chǔ)地址。
【文檔編號(hào)】G06F9/50GK103973581SQ201410193733
【公開日】2014年8月6日 申請日期:2014年5月8日 優(yōu)先權(quán)日:2014年5月8日
【發(fā)明者】李君瑛, 譚銳 申請人:華為技術(shù)有限公司