時鐘頻率調(diào)制的方法和時鐘頻率調(diào)制裝置制造方法
【專利摘要】本發(fā)明實施例提供了時鐘頻率調(diào)制的方法和時鐘頻率調(diào)制裝置。該方法包括：根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，N個數(shù)字時鐘包括第二數(shù)字時鐘和除第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且第一數(shù)字時鐘分別與N-1個數(shù)字時鐘的頻率比值之和，等于第一數(shù)字時鐘與第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)；在一個調(diào)制周期內(nèi)，用N個數(shù)字時鐘將第一數(shù)字時鐘擬合成周期性的第二數(shù)字時鐘。本發(fā)明實施例使用時鐘頻率調(diào)制技術(shù)，使得集中在某一頻率的能量擴散到一個較寬的頻率范圍，從而在頻域降低數(shù)字干擾的能量，實現(xiàn)數(shù)模干擾抑制。
【專利說明】時鐘頻率調(diào)制的方法和時鐘頻率調(diào)制裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信領(lǐng)域，并且更具體地，涉及時鐘頻率調(diào)制的方法以及時鐘頻率調(diào)制裝置。
【背景技術(shù)】
[0002]為了滿足無線基站小型化、低成本和低功耗的發(fā)展趨勢，已經(jīng)開發(fā)出片上無線射頻收發(fā)系統(tǒng)(ROC，Radio on Chip)芯片。ROC芯片將數(shù)字電路和射頻(RF，Radio Frequency)電路集成到單芯片中，由此可以大大降低單板面積和基站成本，同時還可以將功耗降到最低且符合以太網(wǎng)供電(POE, Power over Ethernet)的趨勢。
[0003]但是，ROC芯片中引入了新的問題，即數(shù)字電路對RF電路的干擾?，F(xiàn)有的ROC芯片中，當數(shù)字電路采用單相時鐘時，由于ROC芯片內(nèi)部數(shù)字電路基本都在該時鐘上升沿附近翻轉(zhuǎn)，所以會存在一個較大的充放電的電流，從而在上升沿附近產(chǎn)生一個很高的干擾脈沖信號。由于無線射頻的頻帶有幾十個，無論選擇任何時鐘頻率，干擾脈沖信號或者其衍生的諧波有可能落入部分射頻頻帶的帶內(nèi)，從而引起接收靈敏度變差、接收ADC飽和或信號EVM惡化，導致無法滿足協(xié)議指標要求。由此可見，如何避免數(shù)字電路對RF電路的干擾，對于保證ROC芯片的性能是很重要的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提出了數(shù)模干擾抑制時采用的時鐘頻率調(diào)制的方法和時鐘頻率調(diào)制裝置，旨在解決如何進行時鐘頻率調(diào)整以實現(xiàn)有效的數(shù)模干擾抑制的問題。
[0005]第一方面，提出了一種時鐘頻率調(diào)制的方法，包括:根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)；在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。。
[0006]結(jié)合第一方面，在第一方面的第一實施方式中，所述N個數(shù)字時鐘分別為所述第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
[0007]結(jié)合第一方面或第一方面的第一實施方式，在第一方面的第二實施方式中，所述在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘，包括:在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機噪聲PN序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2M，M為正整數(shù)；利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
[0008]結(jié)合第一方面的第二實施方式，在第一方面的第三實施方式中，所述將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，包括:當N等于2m時，將所述N-1個數(shù)字時鐘一一映射到所述PN序列的2m-1個循環(huán)狀態(tài)上，以及將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上,其中，所述死狀態(tài)為M個比特位均為O的PN碼,其余PN碼為循環(huán)狀態(tài)。
[0009]結(jié)合第一方面的第二實施方式，在第一方面的第四實施方式中，所述將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，包括:當N等于且L為小于M的正整數(shù)時，從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個數(shù)字時鐘映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。
[0010]結(jié)合第一方面以及第一至第四實施方式，在第一方面的第五實施方式中，在根據(jù)所述系統(tǒng)的所述第一數(shù)字時鐘，確定所述N個數(shù)字時鐘之前，還包括:對所述第一數(shù)字時鐘進行第一先入先出FIFO緩存；在用所述N個數(shù)字時鐘將所述第一時鐘擬合成周期性的所述第二數(shù)字時鐘之后，對所述N個數(shù)字時鐘進行第二 FIFO緩存；所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
[0011]第二方面，提出了一種時鐘頻率調(diào)制的裝置，包括:確定單元，用于根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)；調(diào)制單元，用于在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。
[0012]結(jié)合第二方面，在第二方面的第一實施方式中，所述N個數(shù)字時鐘分別為所述第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
[0013]結(jié)合第二方面或第二方面的第一實施方式，在第二方面的第二實施方式中，所述調(diào)制單元包括:映射子單元，用于在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2m，M為正整數(shù)；擬合子單元，用于利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將周期性的所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
[0014]結(jié)合第二方面的第二實施方式，在第二方面的第三實施方式中，所述映射子單元具體用于:當N等于2m時，將所述N-1個數(shù)字時鐘一一映射到所述PN序列的2m-1個循環(huán)狀態(tài)上，以及將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上，其中，所述死狀態(tài)為M個比特位均為O的PN碼，其余PN碼為循環(huán)狀態(tài)。
[0015]結(jié)合第二方面的第二實施方式，在第二方面的第四實施方式中，所述映射子單元具體用于:當N等于且L為小于M的正整數(shù)時，從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個數(shù)字時鐘映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。[0016]結(jié)合第二方面及其第一至第四實施方式，還包括:第一先入先出FIFO緩存器，連接到所述確定單元，用于在所述第一數(shù)字時鐘輸入所述確定單元之前，對所述第一數(shù)字時鐘進行第一 FIFO緩存；第二 FIFO緩存器，連接到所述調(diào)制單元，用于對所述調(diào)制單元輸出的所述N個數(shù)字時鐘進行第二 FIFO緩存；所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
[0017]本發(fā)明實施例使用時鐘頻率調(diào)制技術(shù)(例如時鐘擴頻)，使得集中在某一頻率的能量擴散到一個較寬的頻率范圍，從而在頻域降低數(shù)字干擾的能量，實現(xiàn)數(shù)模干擾抑制。
【專利附圖】

【附圖說明】
[0018]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對本發(fā)明實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面所描述的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1是根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的方法的流程圖。
[0020]圖2示出了本發(fā)明具體實施例中的周期頻率擬合的示意圖。
[0021]圖3是根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的裝置的結(jié)構(gòu)示意圖。
[0022]圖4是根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的裝置中調(diào)制單元的結(jié)構(gòu)示意圖。
[0023]圖5是根據(jù)本發(fā)明另一實施例的時鐘頻率調(diào)制的裝置的結(jié)構(gòu)示意圖。
[0024]圖6示出了時鐘頻率調(diào)制的裝置的具體實現(xiàn)電路。
[0025]圖7示出了偽隨機序列生成電路的具體實現(xiàn)電路。
[0026]圖8示出了由偽隨機序列生成電路產(chǎn)生的PN序列的狀態(tài)轉(zhuǎn)移圖。
[0027]圖9不出了偽隨機序列與時鐘頻率的對應關(guān)系圖。
[0028]圖10示出了根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的裝置的示意圖。
[0029]圖11示出了根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的方法的實現(xiàn)效果圖。
【具體實施方式】
[0030]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都應屬于本發(fā)明保護的范圍。
[0031]對于無線基站的RF電路而言，如果干擾信號或其衍生的諧波落入射頻信號帶內(nèi)(特別是接收信號的能量通常很小)，會導致RF電路的接收靈敏度變差、接收的模數(shù)轉(zhuǎn)換器(ADC, Analog Digital Converter)飽和,或信號評估模塊的誤差矢量幅度(EVM, ErrorVector Magnitude)惡化,從而無法滿足協(xié)議指標要求。
[0032]容易理解，無線射頻頻帶通常有幾十個，無論選擇哪一種數(shù)字時鐘頻率，數(shù)字時鐘的干擾諧波都有可能落入某一射頻頻帶的帶內(nèi)。
[0033]通常，ROC芯片的數(shù)字電路的時鐘頻率是固定的，而引入的干擾是高能量的單音信號，如果能夠使得數(shù)字電路的時鐘頻率在一定范圍內(nèi)隨機抖動，那么時鐘頻率就從一個單音信號變?yōu)橐粋€寬帶信號。[0034]當數(shù)字電路的功耗為固定值的情況下，寬帶信號的干擾能量相比單音信號的干擾能量大大下降。此外，如果時鐘頻率是單音信號，干擾通常也是單音信號；如果時鐘頻率是寬帶信號，干擾會是寬帶信號，而且干擾的諧波次數(shù)越高，干擾信號的帶寬越寬，干擾的能量也就越低。使用時鐘頻率調(diào)制后，干擾的N階諧波擴展得很寬，使得大部分干擾能量落到有效通信信號的帶外。并且，高頻段的干擾抑制效果好于低頻段的干擾抑制效果。
[0035]圖1示出了根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的方法。
[0036]S11，根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，其中，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)。
[0037]S12，在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。
[0038]本發(fā)明實施例使用時鐘頻率調(diào)制技術(shù)(也即時鐘擴頻)，使得集中在某一頻率的能量擴散到一個較寬的頻率范圍，從而在頻域降低數(shù)字干擾的能量，實現(xiàn)數(shù)模干擾抑制。
[0039]這里，第二數(shù)字時鐘可以稱為系統(tǒng)的中心點數(shù)字時鐘，表示時鐘頻率調(diào)制處理所希望擬合成的數(shù)字時鐘，在本發(fā)明實施例中也可以稱為“調(diào)制前數(shù)字時鐘”或“非調(diào)制域數(shù)字時鐘”。
[0040]可選地，作為一個實施例，所述第一數(shù)字時鐘可以是系統(tǒng)的當前的鎖相環(huán)(PLL，Phase Locked Loop)輸出時鐘。但本發(fā)明實施例對數(shù)字時鐘的具體形式不作限制，也可以是系統(tǒng)的其他數(shù)字時鐘。
[0041]可選地，作為另一實施例，所述N個數(shù)字時鐘可以分別為第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
[0042]可選地，作為另一實施例，在S12中，可以在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機噪聲(PN，Pseudo-random Noise)序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2M，M為正整數(shù)。然后，可利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
[0043]可選地，作為另一實施例，當N等于2m時，可將所述N-1個時鐘頻點一一映射到所述PN序列的2M-1個循環(huán)狀態(tài)上，以及將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上，其中，所述死狀態(tài)為M個比特位均為O的PN碼,其余PN碼為循環(huán)狀態(tài)。
[0044]可選地，作為另一實施例，當N等于且L為小于M的正整數(shù)時，可從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個時鐘頻點映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。
[0045]這樣，假設(shè)干擾諧波是N個數(shù)字時鐘的η次干擾諧波，則η次干擾諧波的帶寬是調(diào)制后的N個數(shù)字時鐘的帶寬的η倍，其干擾能量大大降低。
[0046]應理解，所述調(diào)制周期可以等于PN序列的一個循環(huán)周期，也可以稱為隨機種子周期。[0047]下面結(jié)合圖2的具體例子，更加詳細地描述在本發(fā)明實施例中，如何選擇離散的用于時鐘頻率調(diào)制的頻率以及如何實現(xiàn)周期頻率擬合。應注意，圖2的具體例子中的具體數(shù)值僅僅是示例性的，而不構(gòu)成對本發(fā)明范圍的限制。
[0048]假設(shè)第一數(shù)字時鐘為PLL輸出時鐘，其頻率C為983.04MHz ;希望得到的第二數(shù)字時鐘(可以稱為“調(diào)制前數(shù)字時鐘”或“非調(diào)制域數(shù)字時鐘”)頻率B為122.88MHz。
[0049]可以選擇163.84Mhz (983.04MHz 的 6 分頻，記為 A0)、140.43MHz (983.04MHz 的 7 分頻，記為 Al)、122.88MHz (983.04MHz 的 8 分頻，記為 A2)和 89.37MHz (983.04MHz 的 11 分頻，記為A3)這四種頻率，其中A2 = B。從圖2中可以看出，只要保證163.84MHz、140.43MHz、89.37MHz這三種帶寬調(diào)制后的數(shù)字時鐘的出現(xiàn)概率均等，就可以實現(xiàn)與中心點數(shù)字時鐘頻率122.88MHz (記為B)的周期頻率擬合。
[0050]這里，圖2所示的A0-A3四種數(shù)字時鐘的順序僅僅是示意性的，本發(fā)明實施例對數(shù)字時鐘的排序方式不作限制，只需除了第二數(shù)字時鐘B之外其他數(shù)字時鐘的出現(xiàn)概率均等即可。這些數(shù)字時鐘可以是隨機排列，也可以是按照特定的順序進行排列，這些變化均落入本發(fā)明的范圍內(nèi)。
[0051]其中，為了實現(xiàn)周期頻率擬合，時鐘頻率調(diào)制的頻率選擇可以參照如下原則:
[0052]I)最高時鐘頻率(本例是163.84MHz)滿足時序收斂的約束，使設(shè)計的各項時序指標能滿足設(shè)計前所制定要求；
[0053]2)選取的時鐘頻率數(shù)最好是2的指數(shù)倍，且其中一個頻率是調(diào)制前數(shù)字時鐘頻率(本例是122.88MHz)，這樣方便選擇PN序列，這一點將在以下內(nèi)容中進行詳述；
[0054]3)假設(shè)選取的數(shù)字時鐘的頻率序列為{A0、A1、……、AN}，中心點數(shù)字時鐘頻率為B (其中B為{A0、A1、……、AN}之一)，第一數(shù)字時鐘頻率為C，周期頻率擬合是指滿足C/A0+C/A1+......+C/AN = N*(C/B)。
[0055]本發(fā)明實施例將高頻時鐘分頻產(chǎn)生多種頻率的低頻時鐘，輸出時鐘在這幾種低頻時鐘中隨機選擇。并且，通過選取合適的隨機種子和時鐘頻率，可以實現(xiàn)時鐘頻率在一個周期內(nèi)(通常為隨機種子周期)的周期頻率擬合，也即數(shù)字電路在一定周期內(nèi)并未感受到時鐘頻率的抖動和變化。對于圖2的具體實施例而言，163.84Mhz (983.04MHz的 6 分頻)、140.43MHz (983.04MHz 的 7 分頻)、122.88MHz (983.04MHz 的 8 分頻)和89.37MHz (983.04MHz的11分頻)這四種頻率的出現(xiàn)越隨機化，那么在一定周期內(nèi)時鐘周期的抖動和變化就越不明顯。
[0056]另外，在某些情況下，時鐘頻率抖動可能會導致信號延時抖動與非調(diào)制時鐘域的對接出錯。為進一步解決這種問題，可以在根據(jù)當前的第一數(shù)字時鐘，確定N個數(shù)字時鐘之前，以及在所述將所述第一數(shù)字時鐘分別調(diào)制到所述N個數(shù)字時鐘上并輸出之后，分別進行先入先出(FIFO, First Input First Output)處理。[0057]具體地，作為另一實施例，在Sll之前，可以對所述第一數(shù)字時鐘進行第一 FIFO緩存；在S12之后，可以對所述N個數(shù)字時鐘進行第二 FIFO緩存。這里，所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
[0058]下面結(jié)合圖3詳細描述根據(jù)本發(fā)明一個實施例的時鐘頻率調(diào)制裝置。時鐘頻率調(diào)制的裝置30包括確定單元31和調(diào)制單元32。
[0059]確定單元31用于根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)。
[0060]調(diào)制單元32用于在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。
[0061]本發(fā)明實施例使用時鐘頻率調(diào)制技術(shù)(也即時鐘擴頻)，使得集中在某一頻率的能量擴散到一個較寬的頻率范圍，從而在頻域降低數(shù)字干擾的能量，實現(xiàn)數(shù)模干擾抑制。
[0062]這里，第二數(shù)字時鐘可以稱為系統(tǒng)的中心點數(shù)字時鐘，表示時鐘頻率調(diào)制處理所希望擬合成的數(shù)字時鐘，在本發(fā)明實施例中也可以稱為“調(diào)制前數(shù)字時鐘”或“非調(diào)制域數(shù)字時鐘”。
[0063]可選地，作為一個實施例，所述第一數(shù)字時鐘可以是系統(tǒng)的當前的鎖相環(huán)(PLL，Phase Locked Loop)輸出時鐘。但本發(fā)明實施例對數(shù)字時鐘的具體形式不作限制，也可以是系統(tǒng)的其他數(shù)字時鐘。
[0064]可選地，作為另一實施例，所述N個數(shù)字時鐘可以分別為第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
[0065]可選地，作為一個實施例，調(diào)制單元32可以包括映射子單元321和擬合子單元322，如圖4所示。
[0066]映射子單元321用于在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2m，M為正整數(shù)。
[0067]擬合子單元322用于利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將周期性的所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
[0068]可選地，作為另一實施例，映射子單元321可用于當N等于2m時，將所述N_1個時鐘頻點一一映射到所述PN序列的2m-1個循環(huán)狀態(tài)上，并將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上,其中，所述死狀態(tài)為M個比特位均為O的PN碼,其余PN碼為循環(huán)狀態(tài)。
[0069]可選地，作為另一實施例，映射子單元321可用于當N等于且L為小于M的正整數(shù)時，從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個時鐘頻點映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。
[0070]可選地，作為另一實施例，時鐘頻率調(diào)制的裝置30還可以包括第一FIFO緩存器33和第二 FIFO緩存器34，如圖5所示。
[0071]第一 FIFO緩存器33連接到確定單元31，用于在所述第一數(shù)字時鐘輸入所述確定單元31之前，對所述第一數(shù)字時鐘進行第一 FIFO緩存。
[0072]第二 FIFO緩存器34連接到所述調(diào)制單元32，用于對所述調(diào)制單元32輸出的所述N個數(shù)字時鐘進行第二 FIFO緩存。
[0073]所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
[0074]這樣，能夠解決時鐘頻率抖動導致的信號延時抖動與非調(diào)制時鐘域的對接出錯的問題。
[0075]可以理解，時鐘頻率調(diào)制裝置30可以以芯片形式或其他電路形式實現(xiàn)，但本發(fā)明實施例對時鐘頻率調(diào)制裝置30的具體實現(xiàn)形式不作限制。
[0076]為了便于理解，下面結(jié)合附圖6給出時鐘頻率調(diào)制裝置30的一種具體實現(xiàn)電路的例子，例如，時鐘頻率調(diào)制的動態(tài)門控(Gating)電路。
[0077]在圖6中，仍以前述圖2的具體數(shù)值實施例的PM算法的實現(xiàn)為例進行描述，即選擇 163.84Mhz (983.04MHz 的 6 分頻)、140.43MHz (983.04MHz 的 7 分頻)、122.88MHz (983.04MHz的8分頻)和89.37MHz (983.04MHz的11分頻)這四種數(shù)字時鐘擬合出周期性的中心點數(shù)字時鐘。
[0078]該時鐘門控電路包括數(shù)字鎖相環(huán)DPLL(Digital Phase Locked Loop)電路、計數(shù)器(Count)、門控單元(Gating Cell)、D觸發(fā)器、或門0R、PN序列生成電路PN GEN、選擇器、比較器(=?)等。
[0079]圖6的門控單元可以實現(xiàn)圖3的確定單元31的主要功能，圖6的PN序列生成電路、選擇器、D觸發(fā)器、計數(shù)器、比較器、或門和門控單元等可以實現(xiàn)圖3的調(diào)制單元32的主要功能。其中，圖6的PN序列生成電 路和選擇器等可實現(xiàn)圖4的映射子單元321的主要功能，門控單元等可實現(xiàn)圖4的擬合子單元322的主要功能。
[0080]具體地，在圖6中，參考時鐘(REF_CLK)信號輸入DPLL電路之后變?yōu)镈PLL_CLK信號，該DPLL_CLK信號是高頻時鐘信號，可以作為上述第一時鐘信號的例子。計數(shù)器使用該DPLL_CLK信號作為觸發(fā)輸入進行計數(shù)，輸出計數(shù)結(jié)果。
[0081]PN序列生成電路產(chǎn)生的PN序列輸入選擇器，選擇器的輸入為用來擬合的低頻數(shù)字時鐘的分頻系數(shù)(即所述第一時鐘信號分別與所述N個時鐘信號的頻率比值)。在圖6的例子中，4個頻率比值為8、6、7和11，分別對應于圖2的數(shù)字時鐘A2(A2 = B)、AO、Al和A3。選擇器的輸出經(jīng)D觸發(fā)器處理后得到的結(jié)果與計數(shù)器輸出的計數(shù)結(jié)果進行比較，如果兩者相同，貝1J輸入給或門，或門的另一輸入為~clk_mod_en信號。~clk_mod_en信號是時鐘頻率調(diào)制的使能信號?；蜷T的輸出作為D觸發(fā)器的輸入，D觸發(fā)器的觸發(fā)輸入為DPLL_CLK信號，D觸發(fā)器得到的結(jié)果輸出給門控單元(en)。D觸發(fā)器得到的結(jié)果是時鐘輸出使能信號，例如當en為O時表示當前時鐘沿不輸出，當en為I時表示當前時鐘沿輸出。此外DPLL_CLK信號也作為門控單元的另一輸入(in)，由此門控單元輸出(out)的系統(tǒng)時鐘CLK_SYS信號作為PN GEN電路的時鐘輸入信號CLK。PN GEN電路在INI_SET、PN_INI和CLK等信號的共同作用下，產(chǎn)生PN序列，該PN序列提供給選擇器，這樣選擇器能夠使得163.84Mhz (983.04MHz 的 6 分頻)、140.43MHz (983.04MHz 的 7 分頻)、122.88MHz (983.04MHz的8分頻)和89.37MHz (983.04MHz的11分頻)這四種頻率的隨機性更好。這里，INI_SET信號是設(shè)置PN初值的命令，PN_INI信號是PN初值(種子)。
[0082]在圖6的電路中，時鐘頻率調(diào)制需要使用PN序列使得帶寬調(diào)制后的時鐘頻率的抖動盡量隨機化，以獲得更好的干擾抑制效果。本具體實施例中采用的PM的算法所對應的PN序列生成電路PN GEN如圖7所示。
[0083]圖7是圖6所示的PN生成(PN GEN)電路的一個例子。圖7的PN生成電路給出了將4個頻率進行周期頻率擬合的結(jié)構(gòu)圖，即應用于PM的算法。該PN GEN電路包括四對選擇器和D觸發(fā)器，這每對選擇器和D觸發(fā)器彼此串聯(lián)，并通過一個加法器形成回路(Loop)。此外，每對選擇器和D觸發(fā)器內(nèi)，選擇器的輸出作為D觸發(fā)器的輸入。容易理解，PN GEN電路的結(jié)構(gòu)不是唯一的，可以根據(jù)需要對應的頻率的個數(shù)可以改變選擇器和D觸發(fā)器對的個數(shù)。例如，如果要生成對應于8個周期頻率擬合的調(diào)制后的干擾諧波時鐘頻率，可以具有8個選擇器和D觸發(fā)器對。
[0084]對于圖7所示的電路，在開始工作前，由INI_SET信號對四個選擇器(即第一選擇器S1、第二選擇器S2、第三選擇器S3和第四選擇器S4)進行初始設(shè)置，PNJNI [O]輸入第一選擇器SI后的輸出進入第一觸發(fā)器Dl中，在時鐘信號CLK的觸發(fā)下,輸出ΡΝ[0]。之后，PN[O]與PN_INI[1]輸入第二選擇器S2后的輸出進入第二觸發(fā)器D2中，在時鐘信號CLK的觸發(fā)下，輸出PN[1]。之后，PN[1]與PN_INI[2]輸入第三選擇器S3后的輸出進入第三觸發(fā)器D3中，在時鐘信號CLK的觸發(fā)下，輸出PN[2]。之后，PN[2]與PN_INI [3]輸入第四選擇器S4后的輸出進入第四觸發(fā)器D4中，在時鐘信號CLK的觸發(fā)下，輸出PN[3]。PN[3]與PN[O]經(jīng)過加法器相加的結(jié)果與ΡΝ_ΙΝΙ[0] —同輸入第一選擇器SI，如此往復循環(huán)。這里，INI_SET信號是設(shè)置PN初值的命令，PN_INI信號是PN初值(種子)，PN信號是PN序列的輸出。
[0085]圖8示出了可以由PN GEN電路產(chǎn)生的PN序列的狀態(tài)轉(zhuǎn)移圖，其中包括15個狀態(tài)循環(huán)以及一個死狀態(tài)“0000”。.[0086]一般而言，PN序列越長，其隨機性越好；但是PN序列越長，會導致頻率擬合的周期越長，一段時間累積的頻差就越大，可能會導致前后級的FIFO資源增加。因此，可以結(jié)合所需達到的隨機性，選擇合適的PN序列長度。
[0087]另外，如果PN序列長度為m，則最多只能選取2°1.1個頻率用于時鐘頻率調(diào)制。其次，當PN序列與時鐘頻率不是一一映射時(如果有15個頻率就可以做一一映射，否則只能取序列的一部分做映射，一個可選的實施例是從4比特的PN碼中選高2位作為PN序列，如圖9所示)，由于循環(huán)狀態(tài)不是2m，最好將非調(diào)制頻率(例如，本具體實施例中的122.88MHz)與死狀態(tài)(即“0000”)做映射，否則會導致調(diào)制頻率出現(xiàn)概率不一致，無法實現(xiàn)周期頻率擬
入
口 O
[0088]這樣，本具體實施例使用動態(tài)時鐘門控(Clock Gating)電路實現(xiàn)了頻率調(diào)制和周期頻率擬合。
[0089]但是,時鐘頻率抖動會帶來以下問題:
[0090]I)信號延時抖動。無線通信對于實驗確定性比較敏感，需要保證對于外部來看，信號時延是無抖動的。
[0091]2)與非調(diào)制時鐘域的對接。其他芯片或者本ROC芯片的其他部分電路可能沒有使用調(diào)制后時鐘頻率，如果不做處理，可能導致接口出錯，影響正常功能。
[0092]由于時鐘頻率調(diào)制雖然在較短的周期內(nèi)看時鐘頻率的抖動是隨機的，但從長時間看還是均勻的。所以本具體實施例還可以進一步采用同步FIFO作為緩沖，來吸收這種周期性的頻率抖動，避免以上提到的兩個問題。具體電路結(jié)構(gòu)如圖10所示。
[0093]通過分析狀態(tài)轉(zhuǎn)移圖，欠速率最多或累積9個PLL時鐘(89.37MHz可能會連續(xù)出現(xiàn)3次)，過速率最多會累積9個PLL時鐘。8個PLL時鐘為I個122.88MHz周期，9個PLL時鐘對應兩個122.88MHz周期，所以理論上FIFO深度是4，水線定在中間即可實現(xiàn)抖動吸收功能，但考慮到可能出現(xiàn)異?；蜍泴崿F(xiàn)，將FIFO深度和水線擴大一倍，F(xiàn)IFO深度定義為8。[0094]圖11示出了采用根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的方法的效果圖。以6階的干擾諧波落入信號頻帶(Bandl2)為例。本具體實施例雖然只有4個離散的時鐘頻率，但實現(xiàn)了有效的數(shù)模干擾抑制。對于本領(lǐng)域技術(shù)人員而言，容易理解，如果希望獲得更好的數(shù)模干擾抑制效果，可以增加頻率數(shù)，并且擴大PN序列長度。
[0095]本領(lǐng)域技術(shù)人員應理解，根據(jù)本發(fā)明實施例的時鐘頻率調(diào)制的裝置30不一定僅由具體實施例中的時鐘門控電路實現(xiàn)，PN序列生成電路也不僅僅如圖7所示，凡是能實現(xiàn)周期頻率擬合中所需的隨機性以及擴頻的電路均可用于實現(xiàn)本發(fā)明實施例的時鐘頻率調(diào)制裝置30。
[0096]應理解，本發(fā)明的每個權(quán)利要求所敘述的方案也應看做是一個實施例，并且是權(quán)利要求中的特征是可以結(jié)合的，如本發(fā)明中的判斷步驟后的執(zhí)行的不同分支的步驟可以作為不同的實施例。
[0097]本領(lǐng)域普通技術(shù)人員可以意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、或者計算機軟件和電子硬件的結(jié)合來實現(xiàn)。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應認為超出本發(fā)明的范圍。
[0098]所屬領(lǐng)域的技術(shù)人員可以清楚地了解到，為描述的方便和簡潔，上述描述的系統(tǒng)、裝置和單元的具體工作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。
[0099]在本申請所提供的幾個實施例中，應該理解到，所揭露的系統(tǒng)、裝置和方法，可以通過其它的方式實現(xiàn)。例如，以上所描述的裝置實施例僅僅是示意性的，例如，所述單元的劃分，僅僅為一種邏輯功能劃分，實際實現(xiàn)時可以有另外的劃分方式，例如多個單元或組件可以結(jié)合或者可以集成到另一個系統(tǒng)，或一些特征可以忽略，或不執(zhí)行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通信連接可以是通過一些接口，裝置或單元的間接耦合或通信連接，可以是電性，機械或其它的形式。
[0100]所述作為分離部件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的部件可以是或者也可以不是物理單元，即可以位于一個地方，或者也可以分布到多個網(wǎng)絡單元上?？梢愿鶕?jù)實際的需要選擇其中的部分或者全部單元來實現(xiàn)本實施例方案的目的。
[0101]另外，在本發(fā)明各個實施例中的各功能單元可以集成在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元集成在一個單元中。
[0102]所述功能如果以軟件功能單元的形式實現(xiàn)并作為獨立的產(chǎn)品銷售或使用時，可以存儲在一個計算機可讀取存儲介質(zhì)中?；谶@樣的理解，本發(fā)明的技術(shù)方案本質(zhì)上或者說對現(xiàn)有技術(shù)做出貢獻的部分或者該技術(shù)方案的部分可以以軟件產(chǎn)品的形式體現(xiàn)出來，該計算機軟件產(chǎn)品存儲在一個存儲介質(zhì)中，包括若干指令用以使得一臺計算機設(shè)備(可以是個人計算機，服務器，或者網(wǎng)絡設(shè)備等)執(zhí)行本發(fā)明各個實施例所述方法的全部或部分步驟。而前述的存儲介質(zhì)包括:U盤、移動硬盤、只讀存儲器(ROM，Read-Only Memory)、隨機存取存儲器(RAM, Random Access Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)。
[0103]以上所述，僅為本發(fā)明的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術(shù)領(lǐng)域】的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應涵蓋在本發(fā)明的保護范圍之內(nèi)。因此,本發(fā)明的保護范圍應所述以權(quán)利要求的保護范圍為準。
【權(quán)利要求】
1.一種時鐘頻率調(diào)制的方法，其特征在于，包括: 根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)； 在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述N個數(shù)字時鐘分別為所述第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
3.根據(jù)權(quán)利要求1或2所述的方法，其特征在于，所述在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘，包括: 在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機噪聲PN序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2m，M為正整數(shù)； 利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，包括: 當N等于2m時，將所述N-1個數(shù)字時鐘一一映射到所述PN序列的2m-1個循環(huán)狀態(tài)上，以及將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上，其中，所述死狀態(tài)為M個比特位均為O的PN碼，其余PN碼為循環(huán)狀態(tài)。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，包括: 當N等于且L為小于M的正整數(shù)時，從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個數(shù)字時鐘映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。
6.根據(jù)權(quán)利要求1至5中任一項所述的方法，其特征在于， 在根據(jù)所述系統(tǒng)的所述第一數(shù)字時鐘，確定所述N個數(shù)字時鐘之前，還包括:對所述第一數(shù)字時鐘進行第一先入先出FIFO緩存； 在用所述N個數(shù)字時鐘將所述第一時鐘擬合成周期性的所述第二數(shù)字時鐘之后，對所述N個數(shù)字時鐘進行第二 FIFO緩存； 所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
7.—種時鐘頻率調(diào)制裝置，其特征在于，包括: 確定單元，用于根據(jù)系統(tǒng)的第一數(shù)字時鐘，確定N個數(shù)字時鐘，所述N個數(shù)字時鐘包括第二數(shù)字時鐘和除所述第二數(shù)字時鐘之外的N-1個數(shù)字時鐘，且所述第一數(shù)字時鐘分別與所述N-1個數(shù)字時鐘的頻率比值之和，等于所述第一數(shù)字時鐘與所述第二數(shù)字時鐘的頻率比值的N-1倍，其中，N為大于2的整數(shù)； 調(diào)制單元，用于在一個調(diào)制周期內(nèi)，用所述N個數(shù)字時鐘將所述第一數(shù)字時鐘擬合成周期性的所述第二數(shù)字時鐘。
8.根據(jù)權(quán)利要求7所述的裝置，其特征在于，所述N個數(shù)字時鐘分別為所述第一數(shù)字時鐘的整數(shù)分頻時鐘，且所述N個數(shù)字時鐘的分頻系數(shù)互不相同。
9.根據(jù)權(quán)利要求7或8所述的裝置，其特征在于，所述調(diào)制單元包括: 映射子單元，用于在一個所述調(diào)制周期內(nèi)，將所述N個數(shù)字時鐘分別映射到一個長度為M的偽隨機PN序列上，以使所述N個數(shù)字時鐘的頻率抖動隨機化，其中，所述N個數(shù)字時鐘在所述調(diào)制周期內(nèi)分別出現(xiàn)的概率相等，所述PN序列的循環(huán)周期等于所述調(diào)制周期，N小于或等于2s1，M為正整數(shù)； 擬合子單元，用于利用映射到所述PN序列上的所述N個數(shù)字時鐘，在一個所述調(diào)制周期內(nèi)，將周期性的 所述第一數(shù)字時鐘擬合為周期性的所述第二數(shù)字時鐘。
10.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述映射子單元具體用于: 當N等于2m時，將所述N-1個數(shù)字時鐘一一映射到所述PN序列的2m-1個循環(huán)狀態(tài)上，以及將所述第二數(shù)字時鐘映射到所述PN序列的死狀態(tài)上，其中，所述死狀態(tài)為M個比特位均為O的PN碼，其余PN碼為循環(huán)狀態(tài)。
11.根據(jù)權(quán)利要求9所述的裝置，其特征在于，所述映射子單元具體用于: 當N等于且L為小于M的正整數(shù)時，從所述PN序列的M個比特位中選擇L個比特位，將所述第二數(shù)字時鐘映射到所述PN序列中所述L個比特位數(shù)值均為O的PN碼上，將所述N-1個數(shù)字時鐘映射到所述PN序列的其余PN碼上，且其中任一數(shù)字時鐘分別映射到所述L個比特位數(shù)值相同的多個PN碼上。
12.根據(jù)權(quán)利要求7至11中任一項所述的裝置，其特征在于，還包括: 第一先入先出FIFO緩存器，連接到所述確定單元，用于在所述第一數(shù)字時鐘輸入所述確定單元之前，對所述第一數(shù)字時鐘進行第一 FIFO緩存； 第二 FIFO緩存器，連接到所述調(diào)制單元，用于對所述調(diào)制單元輸出的所述N個數(shù)字時鐘進行第二 FIFO緩存； 所述第二 FIFO緩存與所述第一 FIFO緩存同步，以使調(diào)制后的所述N個數(shù)字時鐘的時延無抖動。
【文檔編號】G06F1/08GK103955256SQ201410168292
【公開日】2014年7月30日 申請日期:2014年4月24日 優(yōu)先權(quán)日:2014年4月24日
【發(fā)明者】胡敏杰 申請人:華為技術(shù)有限公司