一種可重構(gòu)的快速并行乘法器的制造方法
【專利摘要】本發(fā)明提出了一種可重構(gòu)的快速并行乘法器，包括控制單元、暫存器、可重構(gòu)分解操作數(shù)生成電路、次級(jí)字多項(xiàng)式乘法器、次數(shù)調(diào)整電路和最終多項(xiàng)式重構(gòu)FPR電路；其中，控制單元輸出控制向量S0、S1、S2；控制向量S0、S1用于控制兩個(gè)可重構(gòu)分解操作數(shù)生成電路以相同的方法分別產(chǎn)生和；所述次級(jí)字多項(xiàng)式乘法器用于產(chǎn)生；控制向量S2用于所述控制次數(shù)調(diào)整電路產(chǎn)生D存儲(chǔ)于暫存器中，i=0,1,…,5；所述FPR電路用于產(chǎn)生最終結(jié)果C。本發(fā)明提出的可擴(kuò)展乘法器與現(xiàn)存結(jié)構(gòu)相比顯著地減少了計(jì)算時(shí)間，面積，面積時(shí)間延遲積（ADP）和功耗。分析結(jié)果為在資源受限的嵌入式系統(tǒng)和智能手機(jī)上實(shí)行配對(duì)算法和橢圓曲線數(shù)字簽名算法提供了一個(gè)有價(jià)值的參考。
【專利說(shuō)明】一種可重構(gòu)的快速并行乘法器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于加密處理領(lǐng)域，涉及一種可重構(gòu)的快速并行乘法器。
【背景技術(shù)】
[0002]有限域乘法被廣泛應(yīng)用于加密算法與差錯(cuò)控制編碼。對(duì)于加密應(yīng)用來(lái)說(shuō)，例如Diffie-Hellman鍵交換、數(shù)字簽名，ECC和配對(duì)加密都要使用有限域乘法。SPB (ShiftedPolynomial Basis，移位多項(xiàng)式基底)在有限域乘法實(shí)現(xiàn)上具有一些優(yōu)點(diǎn)。對(duì)于配對(duì)加密應(yīng)用，基于ECC算法的Weil和Tate配對(duì)需要大量有限域上的擴(kuò)展運(yùn)算。例如，通過(guò)計(jì)算定義在復(fù)合域GF(24X12222)上的一個(gè)質(zhì)數(shù)橢圓曲線的Tate配對(duì)可以達(dá)到128位對(duì)稱密鑰的安全性。因此，它對(duì)于在大型有限域上的有效硬件乘法設(shè)計(jì)是很重要的，特別對(duì)在資源受限的環(huán)境下實(shí)現(xiàn)是一個(gè)很大的挑戰(zhàn)。
[0003]現(xiàn)有的幾種GF(2m)域上的乘法結(jié)構(gòu)中，位并行脈動(dòng)結(jié)構(gòu)計(jì)算速度快并且適用于高能量的執(zhí)行。然而，這種結(jié)構(gòu)需要O(m2)的空間復(fù)雜度和通常0(m)的時(shí)間延遲。位并行陣列乘法器需要0(m)的空間復(fù)雜度，但是需要更長(zhǎng)的計(jì)算時(shí)間，這使其不適合應(yīng)用在高速的應(yīng)用上。

【發(fā)明內(nèi)容】

[0004]為了解決現(xiàn)有 技術(shù)中的問題，本發(fā)明提出了一種基于SPB的可重構(gòu)的快速并行乘法器，該乘法器可以通過(guò)重構(gòu)以達(dá)到所需的時(shí)間復(fù)雜度和空間復(fù)雜度之間的平衡，具有模塊化、合格規(guī)則的特點(diǎn)，并適用于特大規(guī)模集成電路(very large scale integration,VLSI)的實(shí)施。
[0005]本發(fā)明通過(guò)如下技術(shù)方案實(shí)現(xiàn):
[0006]一種可重構(gòu)的快速并行乘法器，其用于實(shí)現(xiàn)GF(2m)域上的乘法，GF(2m)域上的A
和B具有A = Α0+Αιχη+Α2χ2η的形式，其中，"=i f I，則GF(2m)域上乘積C可表示為C =
x-vABmodF(x) (F(x)為m次不可約多項(xiàng)式);所述乘法器包括控制單元、暫存器、可重構(gòu)分解操作數(shù)生成電路、次級(jí)字多項(xiàng)式乘法器、次數(shù)調(diào)整電路和最終多項(xiàng)式重構(gòu)FPR電路；其中，控制單元輸出控制向量 S0、S1、S2，Sij0 = (Si,。。，sij01, sij02)，Sia = (siao, siai, sia2)，Si,2 =(sij20, sij21, sij22sij23, sij24);控制向量S0、S1用于控制兩個(gè)可重構(gòu)分解操作數(shù)生成電路以相
同的方法分別產(chǎn)生和 Si , A: = Is^0OaO + s1.s:A: * s5,o；A；) + (sl；qA0 + SlillA1 -r sL1.A;j.所
述次級(jí)字多項(xiàng)式乘法器用于產(chǎn)生Ci = AiBi ;控制向量S2用于所述控制次數(shù)調(diào)整電路和產(chǎn)生D = 0+(&?2?Χη+&,22Χ2η+\23Χ3η+&,24Χ4η)(；存儲(chǔ)于暫存器中，i=0, I,…，5 ;所述 FPR 電路用于產(chǎn)生最終結(jié)果C = Dx^modF (χ)。
[0007]所述控制向量SO、SI為:
[0008]
【權(quán)利要求】
1.一種可重構(gòu)的快速并行乘法器，其用于實(shí)現(xiàn)GF(2m)域上的乘法，GF (2m)域上的A和B具有A = Α0+Αιχη+Α2χ2η的形式，其中，I.= ?+--，則GF(2m)域上乘積C可表示為C = X-vABmodF(X)F(X)為m次不可約多項(xiàng)式，其特征在于:所述乘法器包括控制單元、暫存器、可重構(gòu)分解操作數(shù)生成電路、次級(jí)字多項(xiàng)式乘法器、次數(shù)調(diào)整電路和最終多項(xiàng)式重構(gòu)FPR電路；其中，控制單元輸出控制向量SO、S1、S2，Sij0 = (Si,00，Si,01，Si,02)，Sijl — (Si,10，Sial, Sijl2)，Si,2 — (sij20j Sij21, Sij22, Sij23J Sij24);控制向量SO、SI用于控制兩個(gè)可重構(gòu)分解操作數(shù)生成電路以相同的方法分別產(chǎn)生^和萬(wàn)，
2.根據(jù)權(quán)利要求1所述的快速并行乘法器，其特征在于:所述控制向量SO、SI為:
3.根據(jù)權(quán)利要求1所述的快速并行乘法器，其特征在于:所述控制向量S2為:
4.根據(jù)權(quán)利要求1所述的快速并行乘法器，其特征在于:所述快速并行乘法器應(yīng)用于加密處理單元中。
【文檔編號(hào)】G06F7/52GK103942027SQ201410152508
【公開日】2014年7月23日 申請(qǐng)日期:2014年4月16日 優(yōu)先權(quán)日:2014年4月16日
【發(fā)明者】潘正祥, 楊春生, 李瑤, 李秋瑩, 閆立軍, 蔡正富 申請(qǐng)人:哈爾濱工業(yè)大學(xué)深圳研究生院, 艾美特電器（深圳）有限公司