用于高速成像應(yīng)用的集成式多通道模擬前端和數(shù)字化器的制造方法
【專利摘要】一種用于高速圖像處理的模塊包含用于產(chǎn)生表示圖像的多個模擬輸出的圖像傳感器和用于同時處理所述多個模擬輸出的多個高密度數(shù)字化器HDD。每一HDD為經(jīng)配置以并行處理所述模擬輸出的預(yù)定集合的集成電路。所述HDD的每一通道可包含用于調(diào)節(jié)表示一個傳感器模擬輸出的信號的模擬前端AFE、用于將經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號的模/數(shù)轉(zhuǎn)換器ADC，和用于校準(zhǔn)并格式化所述數(shù)字信號以供傳送到芯片外裝置的數(shù)據(jù)格式化塊。所述HDD和驅(qū)動電子設(shè)備與圖像傳感器組合到一個封裝中以使信號完整性和高動態(tài)范圍優(yōu)化，且通過使用同步HDD通道實現(xiàn)高數(shù)據(jù)速率。組合多個模塊導(dǎo)致針對檢查和度量衡應(yīng)用而優(yōu)化的高度可縮放成像子系統(tǒng)。
【專利說明】用于高速成像應(yīng)用的集成式多通道模擬前端和數(shù)字化器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及使用時間延遲集成(TDI)傳感器的高速成像，且明確地說涉及可結(jié)合TDI傳感器使用以形成高密度數(shù)字化器(HDD)的模擬前端(AFE)和模/數(shù)轉(zhuǎn)換器(ADC)。

【背景技術(shù)】
[0002]時間延遲積分(TDI)為產(chǎn)生移動二維物體的連續(xù)圖像的圖像掃描過程。在TDI系統(tǒng)中，將圖像光子轉(zhuǎn)換成一個二維像素陣列中的光電荷。當(dāng)移動物體時，使光電荷與移動的軸線平行向傳感器下方從像素到像素移位。通過使光電荷移位速率與物體的速度同步，TDI可對所述移動物體上的固定位置處的信號強度進行積分以產(chǎn)生圖像?？赏ㄟ^改變圖像運動的速度和在移動方向上提供更多/更少的像素來調(diào)節(jié)總積分時間。TDI檢查系統(tǒng)可用于檢查芯片和/或倍縮光罩(reticle)。
[0003]常規(guī)檢查系統(tǒng)配置TDI傳感器以通過長跡線驅(qū)動前置放大器和模/數(shù)轉(zhuǎn)換器(ADC)裝置。這些長跡線可引入噪聲和負(fù)荷，此兩者可不合意地降低系統(tǒng)性能。還通過減去兩個連序樣本在數(shù)字域中獲得信號電平。此相減導(dǎo)致ADC以兩倍的取樣率操作且還導(dǎo)致更多熱噪聲和量化噪聲，此導(dǎo)致較低的信噪比(SNR)。此外，與高速TDI傳感器相關(guān)聯(lián)的高通道計數(shù)(源自并行讀出像素集合)和高密度要求一般來說增大板復(fù)雜性和花費。
[0004]因此，需要用于高速成像應(yīng)用的緊湊型多通道模擬前端和數(shù)字化器。


【發(fā)明內(nèi)容】

[0005]用于高速圖像處理的模塊可包含圖像傳感器和多個高密度數(shù)字化器(HDD)。所述圖像傳感器可產(chǎn)生表不圖像的多個模擬輸出。在一個實施例中，圖像傳感器可包含時間延遲積分(TDI)傳感器，其可感測從深紫外線到可見輻射的波長范圍。HDD可同時處理多個模擬輸出。每一 HDD可實施為集成電路。應(yīng)注意，每一 HDD可并行處理表示圖像的一部分的預(yù)定模擬輸出集合。這些HDD可實現(xiàn)高平均數(shù)據(jù)速率同時維持高信噪比。
[0006]HDD的每一通道可包含模擬前端(AFE)和模/數(shù)轉(zhuǎn)換器(ADC)。AFE可調(diào)節(jié)表示一個傳感器模擬輸出的信號(在一個實施例中，差分信號)。ADC可將所得的經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號。AFE可包含具有關(guān)斷電容器的可編程增益放大器(PGA)。在一個實施例中，PGA可包含用于確定何時將關(guān)斷電容器的每一個與PGA的輸入斷接的多個比較器。
[0007]HDD的其它實施例可包含其它性能增強特征。舉例來說，可將數(shù)據(jù)速率乘法器鎖相回路(PLL)包含在模塊中且經(jīng)配置以提供將所有通道輸出鎖相到的方波。AFE可經(jīng)配置以將單端信號轉(zhuǎn)換成差分信號，其對于襯底噪聲具有高免疫力且還增大信號擺動和增強系統(tǒng)的信噪比(SNR)。AFE還可包含具有以使動態(tài)范圍優(yōu)化的偏移控制的相關(guān)雙取樣(CDS)電路。⑶S電路的時控(clocking)可為可再次配置的，借此允許一個復(fù)位和多個讀取提供系統(tǒng)SNR的平均化和增大。HDD的數(shù)據(jù)格式化塊可經(jīng)配置以提供黑色電平校正。HDD可進一步包含用于接收數(shù)據(jù)格式化塊的輸出且提供輸出數(shù)據(jù)到芯片外裝置的傳送的低電壓差分發(fā)信(LVDS)塊。在一個實施例中，每一通道可包含耦合成繞過ADC且將經(jīng)調(diào)節(jié)信號提供到芯片外裝置的模擬驅(qū)動器。
[0008]HDD可進一步包含用于啟用/禁用校準(zhǔn)模式和測試模式的控制塊。在一個實施例中，所述控制塊可包含用于將斜坡信號提供到每ADC的斜坡產(chǎn)生器。在另一實施例中，所述控制塊可包含自測試邏輯，其經(jīng)配置以將預(yù)定斜坡函數(shù)引入到每一通道且針對與預(yù)定斜坡函數(shù)的偏差監(jiān)測HDD的輸出引腳、將DC值引入到每一通道且針對每一通道上的噪聲監(jiān)測HDD的輸出引腳，和/或?qū)⒁阎盘柲Ｊ揭氲矫恳煌ǖ狼冶O(jiān)測HDD的輸出引腳以確定已知信號模式何時起始和結(jié)束。
[0009]HDD還可包含用于選擇性地存取和監(jiān)測數(shù)字輸入電壓、內(nèi)部芯片電壓、外圍芯片電壓和溫度傳感器電壓的傳感器塊。此傳感器塊可包含可精確地測量芯片上溫度的溫度傳感器。因為可在一個封裝中提供多個HDD裸片，所以傳感器塊可用于產(chǎn)生HDD封裝的熱圖，其接著可用于除錯用途。
[0010]HDD可進一步包含用于將通用和通道配置位提供到HDD的寄存器控制塊。有利的是，所述寄存器控制塊可提供多個HDD的互連?？纱谢虿⑿芯幊?存取寄存器控制塊的寄存器的配置位。
[0011]還描述用于高速圖像處理的系統(tǒng)。此系統(tǒng)可包含如上文描述而配置的多個模塊?？蛇B接多個HDD以選擇性地將通用和通道配置位提供到HDD。所述系統(tǒng)可包含用于鎖固圖像傳感器和多個HDD的封裝?？赏ㄟ^標(biāo)準(zhǔn)“凸塊”(即，倒裝芯片技術(shù))將這些HDD裸片附接到封裝。在一個實施例中，可使用引線接合耦合圖像傳感器和多個HDD，其中所述封裝包含封裝內(nèi)電容器。這些封裝內(nèi)電容器形成封裝的總體接地方案的一部分且可有利地維持高信號完整性且最小化HDD中的通道串?dāng)_。
[0012]本文中描述的模塊和系統(tǒng)可實現(xiàn)高信號完整性、總體可靠性且降低材料成本和裝配成本。
[0013]將在以下圖式和實施方式中說明本發(fā)明的額外特征和相關(guān)聯(lián)優(yōu)勢。

【專利附圖】

【附圖說明】
[0014]圖1說明包含局部化驅(qū)動和信號處理電路的示范性TDI傳感器模塊的俯視圖。
[0015]圖2說明TDI傳感器模塊的示范性模塊化陣列。
[0016]圖3說明使用TDI傳感器模塊的示范性檢查技術(shù)。
[0017]圖4說明形成TDI傳感器模塊的處理電路的一部分的兩個高密度數(shù)字化器的示范性輸入和輸出。
[0018]圖5說明HDD的功能框圖。
[0019]圖6A和6B說明示范性HDD的通道和引腳。
[0020]圖7說明可將通用和通道配置位兩者提供到HDD的示范性寄存器控制塊。
[0021]圖8A和SB說明其中可分別串聯(lián)或并聯(lián)連接多個HDD以轉(zhuǎn)移通用和通道配置位的示范性配置。
[0022]圖9A說明可以復(fù)位模式或取樣模式配置的示范性⑶S電路。
[0023]圖9B說明可形成用于HDD的AFE的一部分的示范性可編程增益放大器920。
[0024]圖10說明示范性傳感器塊。
[0025]圖11說明示范性ADC從動測試配置。
[0026]圖12A說明圖像傳感器的示范性信號和接地路徑以及不具有封裝內(nèi)電容器的封裝的信號和DC電流路徑。
[0027]圖12B說明圖像傳感器的示范性信號和接地路徑以及具有封裝內(nèi)電容器的封裝的信號和DC電流路徑。
[0028]圖13比較常規(guī)單信號⑶S模式與多信號⑶S模式。
[0029]圖14說明可將CXD傳感器定時以產(chǎn)生相同圖像信號的不同波形。

【具體實施方式】
[0030]圖1說明包含局部化驅(qū)動和信號處理電路(在本文中還稱為局部化電路)的示范性TDI傳感器模塊100的俯視圖。具體來說，TDI傳感器模塊100包含TDI傳感器102、處理電路103 (用于處理來自TDI傳感器102的信號)、時序和串行驅(qū)動電路104和像素柵極驅(qū)動器電路105。
[0031]在一個實施例中，處理電路103可提供相關(guān)雙取樣(⑶S)和其它模擬前端(AFE)功能(例如，模擬增益控制或DC偏移)、模/數(shù)轉(zhuǎn)換(ADC)，和數(shù)字后處理(例如，黑色電平校正、每像素增益和偏移校正、線性度校正、查找表(LUT)和數(shù)據(jù)壓縮)。處理可為固定或依賴來自檢查系統(tǒng)的額外(可能實時)輸入來執(zhí)行例如子像素內(nèi)插、用于防止數(shù)字飽和的模擬增益控制、圖像位置移位和圖像空間失真校正等功能。
[0032]時序和串行驅(qū)動電路104可控制用于TDI的時鐘時序和驅(qū)動?？砂鐝?fù)位脈沖產(chǎn)生、多相串行寄存器時鐘產(chǎn)生和ADC同步等特征。此允許以高時控速度實現(xiàn)高SNR所需的非常準(zhǔn)確的時序。
[0033]像素柵極驅(qū)動器電路105提供較慢但較高電流TDI柵極驅(qū)動信號以使數(shù)據(jù)擷取與檢查圖像運動同步和與其它TDI傳感器同步。像素柵極驅(qū)動器電路105通?？商峁┓讲ǖ娜嗷蛩南囹?qū)動波形和/或正弦波形。更一般來說，像素柵極驅(qū)動器電路105可使用數(shù)/模轉(zhuǎn)換來提供任意功能產(chǎn)生，以便使傳感器的電荷轉(zhuǎn)移、散熱和SNR優(yōu)化。
[0034]局部化驅(qū)動電路意味著每一 TDI傳感器模塊具有其自身的個別驅(qū)動器集合(即，驅(qū)動器104和驅(qū)動器105)。這些個別驅(qū)動器要求顯著較少的電流，且因此可顯著小于常規(guī)大面積TDI傳感器驅(qū)動器。應(yīng)注意，即使當(dāng)總電流要求相同時，來自多個小驅(qū)動器(與TDI傳感器模塊相關(guān)聯(lián))的局部地分布高保真度、高電流波形比來自一個大驅(qū)動器的分布波形更可縮放得多。
[0035]在一個實施例中，可在定位在PCB(印刷電路板)101上的TDI傳感器102周圍的集成電路(IC)上實施處理電路103、時序和串行驅(qū)動電路104和像素柵極驅(qū)動電路105中的每一者。注意，用于實施驅(qū)動/處理電路的IC數(shù)目可基于實施例而變化。在一個實施例中，可使用多層、陶瓷襯底實施PCB 101。
[0036]在一個實施例中，可使用可編程、低電壓差分發(fā)信(LVDS)或類似電發(fā)信和數(shù)字多任務(wù)離板(off-board)發(fā)射來自TDI傳感器模塊100的數(shù)字?jǐn)?shù)據(jù)。特定協(xié)議可選自行業(yè)標(biāo)準(zhǔn)或由電子或光學(xué)高速數(shù)字通信技術(shù)中的技術(shù)人員規(guī)定。在一個實施例中，可添加驅(qū)動可編程性以減少到用于特定封裝跡線的LVDS的數(shù)字噪聲。
[0037]圖2說明TDI傳感器模塊201的示范性模塊化陣列200 (在下文中稱為模塊化傳感器陣列)。注意，定位在TDI傳感器周圍的驅(qū)動/處理電路占據(jù)預(yù)定空間。因此，可對準(zhǔn)相鄰行中的TDI傳感器使得當(dāng)用于連續(xù)掃描配置中時實現(xiàn)至少100%的圖像覆蓋。舉例來說，在圖2中展示的實施例中，可相對于相鄰行偏移每一行，使得TDI傳感器定位在與相鄰行的驅(qū)動/處理電路相同的垂直空間中。為確保在圖像覆蓋中沒有間隙，每一 TDI傳感器的寬度等于或大于TDI傳感器之間的空間。在此配置中，當(dāng)正在TDI圖像掃描方向202上移動被檢查的芯片/光罩/倍縮光罩時，模塊化傳感器陣列200可確保至少100%的圖像擷取。
[0038]注意，模塊化陣列200的有效數(shù)據(jù)速率可顯著高于單個大TDI傳感器。因為模塊化陣列可具有大于實際上可在單個TDI傳感器中制造的有效總尺寸和輸出通道數(shù)目，所以實現(xiàn)此速率。進一步注意，在模塊化陣列中可包含任何數(shù)目的行的TDI傳感器模塊，即，TDI傳感器模塊促進縮放。標(biāo)題為“具有局部化驅(qū)動和信號處理電路用于高速檢查的TDI傳感器模塊(TDI Sensor Modules With Localized Driving And Signal Processing CircuitryFor High Speed Inspect1n) ”且由KLA-Tencor公司在2009年10月7日申請的美國專利申請案12/575，376更詳細(xì)地描述TDI傳感器模塊和模塊化傳感器陣列，且以引用方式并入本文中。
[0039]圖3說明使用TDI傳感器模塊的示范性檢查技術(shù)。步驟301可定位物體(例如，倍縮光罩、光罩或集成電路)以用于檢查。步驟302可例如使用顯微鏡開始物體的檢查。步驟303可產(chǎn)生TDI傳感器輸出，即多個模擬輸出。
[0040]步驟304可調(diào)節(jié)這些模擬輸出，且如有必要，步驟305可調(diào)整這些輸出的可編程增益以使所述調(diào)節(jié)優(yōu)化。步驟306可執(zhí)行相關(guān)雙取樣(CDS)，其為測量電值(S卩，電壓或電流)以便移除非所要偏移的已知過程。在CDS中，測量傳感器的輸出兩次，第一測量在已知狀態(tài)期間且第二測量在未知狀態(tài)期間。接著，可從第二測量減去第一測量，借此提供可用于校正偏移的值。
[0041]步驟307可使用校正偏移的測量執(zhí)行模/數(shù)轉(zhuǎn)換(ADC)。步驟308可將經(jīng)數(shù)字化的數(shù)據(jù)處理成數(shù)據(jù)流。在一個實施例中，可編程邏輯設(shè)備(例如現(xiàn)場可編程門陣列(FPGA))可經(jīng)配置以產(chǎn)生這些數(shù)據(jù)流。步驟309可格式化校準(zhǔn)數(shù)據(jù)流且將所得信號傳送到處理裝置。步驟310可將數(shù)據(jù)處理且數(shù)字化成圖像且執(zhí)行圖像的分析。示范性分析包含瑕疵檢查和/或特征識別。步驟311可存儲圖像，而步驟312可顯示一或多個圖像以供用戶檢視。注意，TDI傳感器模塊100可實施步驟303到309，而檢查系統(tǒng)中的其它組件可實施步驟301到302和步驟310到312。
[0042]高速成像在檢查系統(tǒng)中是高度合意的。然而，當(dāng)從TDI傳感器產(chǎn)生圖像時確保此高速成像可為特別具有挑戰(zhàn)性的。如下文進一步詳細(xì)描述，使用TDI傳感器(或產(chǎn)生多個并行模擬輸出的其它圖像傳感器，在本文中為簡明起見稱為TDI傳感器)的改善檢查系統(tǒng)的一個方面包含并行模擬信號到數(shù)字?jǐn)?shù)據(jù)的高效轉(zhuǎn)換和此數(shù)字?jǐn)?shù)據(jù)到信號處理路徑中的高效傳送。
[0043]圖4說明可形成處理電路103的一部分的TDI傳感器模塊的一部分(具體來說，兩個高密度數(shù)字化器(冊0)4024和4028)，和101傳感器401。在一個實施例中，HDD 402A和402B(用于實施步驟304到307)可接收由TDI傳感器401 (用于實施步驟303)產(chǎn)生的模擬輸出以及控制和時序輸入404。HDD 402A和402B可分別產(chǎn)生屬于總圖像的特定區(qū)的數(shù)字輸出403A和403B。在一個實施例中，基于系統(tǒng)配置，HDD 402A和402B還可產(chǎn)生控制和時序輸出405。
[0044]有利的是，并行輸出的數(shù)字輸出403A和403B可提供大光學(xué)圖像視場以用于檢查。并行產(chǎn)生多個數(shù)字輸出還促進實現(xiàn)高數(shù)據(jù)速率。具體來說，用于讀取圖像傳感器的輸出的一個常規(guī)配置將一行數(shù)字(像素)數(shù)據(jù)移位到移位寄存器，所述移位寄存器繼而每次一個位(一個像素)地將數(shù)據(jù)串行地移位出。相比來說，根據(jù)圖4中展示的配置，每一 HDD可并行輸出多個數(shù)字位(像素值)集合。有利的是，這些并行輸出允許每一通道的相對慢操作，借此最大化信噪比(SNR)，同時允許所有通道的非常高的總系統(tǒng)數(shù)據(jù)速率(即，基于并行有效輸出多個位(像素數(shù)據(jù)))。
[0045]圖5說明高密度數(shù)字化器(HDD) 500的功能框圖。HDD裝置500可包含接收先前描述的時序和控制輸入404 (圖4)的時序和控制邏輯502。在一個實施例中，時序和控制邏輯502可將時序和控制輸入404提供到一或多個通道(下文描述)以補償傳播延遲或其它局部要求。還可將時序和控制輸入404提供到全局地控制HDD (例如，提供測試/操作模式)的組件。舉例來說，HDD裝置500還可包含接收一些時序和控制輸入404且產(chǎn)生一些時序和控制輸出405的自測試邏輯503。在一個實施例中，可使用時序和控制輸出405來以高效方式監(jiān)測和/或控制其它TDI傳感器模塊。
[0046]HDD 500可包含執(zhí)行步驟304到309的塊。舉例來說，信號調(diào)節(jié)塊510可執(zhí)行步驟304，⑶S塊511可執(zhí)行步驟306，ADC塊512可執(zhí)行步驟307、校準(zhǔn)/數(shù)據(jù)格式化塊513可執(zhí)行步驟309，且信號傳送塊514可執(zhí)行步驟309。注意，為簡明起見僅展示執(zhí)行步驟304、306、307和309的組件。在實際實施方案中，HDD 500可包含用于執(zhí)行其它步驟和提供額外功能性的額外組件。
[0047]此外，在其它實施例中，塊510到514可執(zhí)行額外功能性。舉例來說，在一個實施例中，信號調(diào)節(jié)塊510可提供電流汲取、用于電壓域的電平移位、偏移電平調(diào)整、緩沖、單端到差分轉(zhuǎn)換和穩(wěn)健的靜電放電損壞(ESD)控制。相關(guān)雙取樣(CDS)塊511可移除在傳感器處理中發(fā)現(xiàn)的若干噪聲源，例如低頻噪聲和/或復(fù)位噪聲。ADC塊512可有利地并行數(shù)字化來自多個通道(例如，出于說明目的而展示的8個示范性通道)的信號，借此提供橫跨HDD 500的均勻性能。此均勻性能在檢查或度量衡系統(tǒng)中是特別合意的。校準(zhǔn)數(shù)據(jù)格式化塊513可執(zhí)行實時處理，例如黑色電平校正、漂移補償和/或高性能成像技術(shù)中已知的其它校準(zhǔn)過程。校準(zhǔn)數(shù)據(jù)格式化塊513還可執(zhí)行存取先前測量且預(yù)測未來數(shù)據(jù)的數(shù)字信號處理計算。在一個實施例中，可將此實時處理的結(jié)果反饋到模擬前端(AFE)(例如，信號調(diào)節(jié)塊510和⑶S塊511)中以視需要控制調(diào)節(jié)、增益控制和取樣。在一個實施方案中，此實時處理可由一或多個FPGA、CPU或?qū)Ｓ锰幚硌b置(即，外部裝置)執(zhí)行。
[0048]信號傳送塊514可接收來自數(shù)據(jù)格式化塊513的經(jīng)格式化數(shù)據(jù)且產(chǎn)生數(shù)字輸出504。應(yīng)注意，因為相較于模擬信號，數(shù)字輸出504對噪聲更具免疫力，所以在一個實施例中，可在最小數(shù)據(jù)準(zhǔn)確度損失的情況下建立數(shù)字輸出504的集合(例如，通過合并通道數(shù)據(jù))。然而，注意，經(jīng)合并數(shù)字輸出可能會由于通過硅襯底以及I/O環(huán)和ESD裝置耦合而影響模擬輸入的質(zhì)量。
[0049]圖5展示可經(jīng)合并以形成數(shù)字輸出504的集合506A和506B?？梢愿邤?shù)據(jù)速率(例如，使用高速互連)發(fā)送此經(jīng)合并數(shù)字?jǐn)?shù)據(jù)。經(jīng)合并數(shù)字?jǐn)?shù)據(jù)還有利地使用較少的HDD500的引腳(例如，在集合506A或506B的情形下，原始引腳計數(shù)的四分之一)。因此，在HDD裝置500中使用局部化ADC和輸出多任務(wù)可顯著改善系統(tǒng)性能和資源管理。
[0050]圖6A說明示范性HDD 600的通道和引腳。雖然HDD 600包含16個通道(S卩，通道601到616)，但其它HDD可包含更少的通道(例如8個通道)或更多的通道(例如，32個或64個通道)。在通道601中展示通道的示范性組件。舉例來說，每一通道可包含接收傳感器輸入信號的模擬前端621。在圖6中，通道601接收傳感器輸入信號INl和RGl且通道616接收傳感器輸入信號IN16和RG16。傳感器輸入信號IN指代模擬輸入信號，而傳感器輸入信號RG指代與所述通道相關(guān)聯(lián)的參考接地信號。在一個實施例中，AFE621可包含用于平滑化波形和/或移除DC電平的一或多個模擬濾波器、CDS電路、單端到差分轉(zhuǎn)換器、增益調(diào)整電路和其它信號調(diào)節(jié)組件。
[0051]ADC 622可將來自AFE 621的經(jīng)處理模擬信號轉(zhuǎn)換成數(shù)字信號。來自ADC 622的數(shù)字輸出可存儲在移位寄存器623中。在一個實施例中，低電壓差分發(fā)信(LVDS)塊624可接收移位寄存器623的輸出且接著產(chǎn)生可在芯片外比較的兩個不同電壓OUTP和0UTN。在圖6中，舉例來說，通道601可輸出OUTlP和0UT1N，而通道616可輸出0UT16P和0UT16N。LVDS 624可有效地使用此差異來編碼信息。注意，LVDS為用于高速網(wǎng)絡(luò)/總線的標(biāo)準(zhǔn)輸出格式且因此在本文中未進一步描述。應(yīng)注意，差分發(fā)信配置幫助減少有關(guān)輸入信號完整性的輸出信號的效果。
[0052]圖6B說明另一示范性HDD 600;的通道和引腳。在HDD 600;中，每一通道進一步包含模擬驅(qū)動器625，其使其輸入連接到AFE 621的輸出且其輸出連接到輸出引腳(即，提供OUTP和OUTN的引腳)。在此配置中，當(dāng)啟動模擬驅(qū)動器625時，可繞過ADC 622、移位寄存器623和LVDS 624，借此允許通過通道輸出模擬信號。因此，可將模擬或數(shù)字?jǐn)?shù)據(jù)發(fā)送到下一個處理級(在HDD 600之外部)。注意，可在芯片外發(fā)送模擬信號以用于額外模擬處理，而在選用數(shù)字校正、數(shù)字信號處理和格式化之后可在芯片外發(fā)送數(shù)字信號。
[0053]HDD 600(或HDD 60(V )可進一步包含可接收數(shù)字輸入信號DLDI (數(shù)字負(fù)載數(shù)據(jù)輸入)、DI (數(shù)字讀取數(shù)據(jù)輸入)、DIN(數(shù)據(jù)輸入)和DCKI (數(shù)字時鐘輸入)的寄存器控制塊632。這些數(shù)字輸入信號可橫穿HDD 600 (以多種方式，如下文在圖7、圖8A和圖8B中描述)且最終作為數(shù)字輸出信號DLDO(數(shù)字負(fù)載數(shù)據(jù)輸出)、DRDO(數(shù)字讀取數(shù)據(jù)輸出)、DOUT (數(shù)據(jù)輸出)和DCKO (數(shù)字時鐘輸出)而輸出。
[0054]集成在HDD裝置600上的額外電路可包含時鐘電路631和相關(guān)聯(lián)數(shù)據(jù)速率乘法器鎖相回路(PLL)632、偏壓電路641、校準(zhǔn)和測試模式塊642、傳感器塊643和數(shù)字控制塊644。當(dāng)必要時，時鐘電路631可為時鐘信號提供延遲，以例如將延遲調(diào)整到實際⑶S發(fā)生時(如可通過經(jīng)接收觸發(fā)信號指示)。使用預(yù)定頻率的方波(例如，由時鐘路631產(chǎn)生的參考波形)，數(shù)據(jù)速率乘法器PLL 632可確保將所有通道輸出鎖相到所述方波(或所述方波的乘數(shù))。偏壓電路641可產(chǎn)生電壓偏壓Vb(見圖9A)而且允許差分放大器處置單極信號范圍(即，O到最大值)而不是雙極信號范圍(即，-最大值/2到+最大值/2)。在一個實施例中，每一通道可具有單獨偏壓控制能力。
[0055]數(shù)字控制642可啟用/停用模擬驅(qū)動器625 (圖6B)、與LVDS 624相關(guān)聯(lián)的數(shù)字驅(qū)動器、輸出引腳(例如，用于節(jié)省電力)、通道的校準(zhǔn)和/或測試模式。示范性校準(zhǔn)可包含在HDD裝置600的輸入引腳上引入預(yù)定斜坡函數(shù)且監(jiān)測輸出引腳以確保輸出相同斜坡函數(shù)。另一示范性校準(zhǔn)可包含在HDD裝置600的輸入引腳上引入DC值且針對每一通道上的噪聲監(jiān)測輸出引腳。示范性測試模式包含將已知信號模式提供到通道且分析數(shù)字輸出，借此促進識別所述模式何時起始和結(jié)束。一旦可確定已知模式的起始/結(jié)束，就可相應(yīng)地編程通道以在實際操作期間準(zhǔn)確地識別信號的起始/結(jié)束。在一個實施例中，數(shù)字控制塊642可包含位時鐘LVDS (與芯片上位線相關(guān)聯(lián))和字時鐘LVDS (與芯片上字線相關(guān)聯(lián))，其可用于使芯片上數(shù)據(jù)同步(例如，在特定通道的測試模式期間和/或校準(zhǔn)期間)的熟知技術(shù)中。
[0056]圖7說明用于寄存器控制塊633的示范性配置，其可用于將通用配置位和通道配置位兩者提供到HDD。在圖7的實施例中，提供兩個寄存器集合:用于通用配置位的第一集合701和用于通道配置位的第二集合702。
[0057]多路復(fù)用器730可用于將位DIN寫入到通用配置寄存器711 (其可控制芯片的總體時序、輸出驅(qū)動器的啟用/停用等等)或通道配置寄存器721 (其可控制用于每一通道的增益或其它特定通道控制信號)。HDD中的電路可經(jīng)由標(biāo)準(zhǔn)技術(shù)存取配置寄存器711和721的位。可使用時鐘線713上的時鐘信號DCKI將用于通用配置寄存器711的位DIN加載到移位寄存器712中。一旦將所有通用配置位時控到移位寄存器712中，線714上的負(fù)載信號DLDK BP, DLDI)就可觸發(fā)通用配置寄存器711并行接收移位寄存器712中的值。類似地，可使用時鐘線723上的時鐘信號DCKI將用于通道配置寄存器721的位DIN加載到移位寄存器722中。一旦將所有通道配置位時控到移位寄存器722中，線724上的負(fù)載信號DLDI就可觸發(fā)通用配置寄存器711并行接收移位寄存器712中的值。注意，雖然在一些實施例中第一寄存器集合701與第二寄存器集合702可具有相同數(shù)目的寄存器，但在其它實施例中，取決于HDD上實施的電路，第一寄存器集合701與第二寄存器集合702可具有不同數(shù)目的寄存器。
[0058]多路復(fù)用器731可從第一寄存器集合701 (即，通用配置位)或從第二寄存器集合702 ( S卩，通道配置位)讀取位DOUT。具體來說，讀取信號DRDI可觸發(fā)移位寄存器712從通用配置寄存器711加載若干值，其中接著可使用時鐘信號DCKI和通過多路復(fù)用器731的適當(dāng)輸出選擇將這些位從移位寄存器712時控輸出。類似地，讀取信號DRDI可觸發(fā)移位寄存器722從通道配置寄存器721加載若干值，其中接著可使用時鐘信號DCKI和通過多路復(fù)用器731的適當(dāng)輸出選擇將這些位從移位寄存器722時控輸出。應(yīng)注意，可串行或并行地通過多個HDD傳播這些輸出位，如分別參考圖8A和8B描述。
[0059]圖8A說明示范性配置，其中可串聯(lián)連接多個HDD 801到809來接收用于通用控制電路或通道控制電路的輸入810 (例如，使用圖7的多路復(fù)用器730和731)。注意，來自HDD801到808的輸出形成到HDD 802到809的輸入。雖然在圖8A中指示9個芯片，但其它實施例可在菊鏈配置中具有更多或更少的HDD。應(yīng)注意，使用移位寄存器(上文描述)允許將HDD 一起鏈接到任何任意長度。可將來自鏈中的最后HDD的輸出820 (在此實施例中為HDD809)回讀到FPGA或另一控制器裝置。
[0060]還可在CIDO到CID4上給予每一 HDD可用于唯一地識別和尋址每一裝置的唯一固定輸入模式。所述模式可通過將一些或所有CIDO到CID4連接到接地來產(chǎn)生。接著可使用SP1.M0DE輸入來選擇用于寫入和讀取寄存器的并行尋址模式。
[0061]在圖8B中展示的一個實施例中，可并聯(lián)連接HDD 801到809來接收輸入810。在此配置中，代替菊鏈，TDI傳感器封裝中的每一 HDD可為可個別尋址的，例如，可在具有為每一 HDD提供一線集合的總線之上發(fā)送用于通用控制電路和通道控制電路的位。此配置可促進個別HDD (芯片)的再編程。
[0062]圖9A說明可以復(fù)位模式或取樣模式配置的示范性⑶S電路900。電路900包含可編程增益放大器(PGA) 902，其經(jīng)由正輸入端子和負(fù)輸入端子接收輸入且產(chǎn)生用于ADC的輸出\_和Vpgap。形成TDI傳感器401 (圖4)的一部分的晶體管901連接在高電壓源(例如，VDD)與節(jié)點903之間。晶體管901的柵極接收與傳感器上檢測到的信號成比例的電壓，因此，其輸出(提供到節(jié)點903)也與傳感器上的信號成比例。電容器904和電阻器905各自連接在節(jié)點903與接地之間。電容器906連接在節(jié)點903與PGA 902的負(fù)輸入端子之間。電容器907連接在開關(guān)908與PGA 902的正輸入端子之間。反饋電容器909和開關(guān)SWl并聯(lián)連接到PGA 902的負(fù)輸入和輸出端子。反饋電容器910和開關(guān)SW2并聯(lián)連接到PGA 902的正輸入和輸出端子。
[0063]在復(fù)位模式期間(其中開關(guān)SWl和SW2閉合且開關(guān)908連接到接地)，DC電平(遮沒電平)映射到PGA 902的輸出處的零差分電壓。在取樣模式期間(其中開關(guān)SWl和SW2斷開且開關(guān)908連接到可編程偏壓電壓Vb，例如1.2V)，節(jié)點903處的電壓的偏差產(chǎn)生與所述電壓成比例的電荷且轉(zhuǎn)移到反饋電容器909和910且繼而轉(zhuǎn)換成PGA 902的輸出處的差分電壓。在上文描述的⑶S電路900的配置中，反饋電容器909和910是有效地可編程的(例如，經(jīng)由開關(guān)SWl和SW2)，且其值可改變PGA 902的電壓增益(以反比例方式)。注意，當(dāng)傳感器未檢測到光時，可將偏壓電壓Vb編程成接近于一個極值(負(fù)全值)。當(dāng)檢測到最大信號的一半時，可將偏壓電壓Vb編程成接近于零。當(dāng)檢測到全信號時，可將偏壓電壓Vb編程成接近于另一個極值(正全值)，借此有效地使信號擺動加倍。
[0064]圖9B說明可形成用于HDD的AFE的一部分的簡化示范性受控非線性響應(yīng)可編程增益放大器920。注意，Vin (到PGA 920的輸入)具有相關(guān)聯(lián)AC信號，所述AC信號具有可測量的“擺動”。為從上游傳感器得到良好性能，Vin還必須將一些電流負(fù)載供應(yīng)到傳感器。在此實施例中，所述電流可由開關(guān)式電容網(wǎng)絡(luò)提供。在此實施例中，多個輸入電容器921到924可在輸入電壓Vin與放大器900的負(fù)輸入端子之間并聯(lián)連接(細(xì)節(jié)見圖9A)。放大器900的正輸入端子連接到接地。可分別使用開關(guān)925到927選擇性地將電容器922到924與放大器900斷接。開關(guān)925到927分別由比較器928到930控制。比較器928到930分別在其第一輸入端子上接收閾值電壓VTO到VT3和在其第二輸入端子上接收來自節(jié)點933的電壓。電容器932連接在節(jié)點933與接地之間，而電容器931連接在節(jié)點933與輸入電壓Vin之間。
[0065]在PGA 920的復(fù)位之后且最初在取樣模式期間，閉合開關(guān)925到927。此配置產(chǎn)生用于放大器900的最大增益，其計算為電容器921到924的總并行電容(即，其總計電容)與其可編程電容器(即，圖9A的電容器909)的電容的比率。換句話說，放大器900具有由其輸入電容與其反饋電容的比率界定的增益。最初，輸入信號Vin是低的，但隨時間推移而轉(zhuǎn)變(transit1n)成更高直到下一個復(fù)位(其中觸發(fā)復(fù)位以用于每一像素的取樣)。在所述時間期間，放大器900有效地對所述信號進行積分且產(chǎn)生用于ADC的電壓Vo。
[0066]當(dāng)輸入信號Vin轉(zhuǎn)變成更高時，比較器928到930比較所述上升信號與其閾值電壓VTO到VT2，其中VTO < VTl < VT2。一旦節(jié)點933處的信號達到閾值電壓中的每一者，比較器928到930將在適當(dāng)時間觸發(fā)開關(guān)925到927連序斷開。因此，在所有開關(guān)925到927閉合的情況下提供放大器900的最大增益，且基于斷開的開關(guān)數(shù)目而隨時間推移減少此增益。減少增益繼而減少輸出電壓Vo。因此，PGA 920可使由反饋電容器909和可切換電容器922到927提供的負(fù)反饋來減少輸入電壓Vin的電壓擺動。用于PGA 920的增益可由CIN/CFB界定，其中Cin = 921+922+923+924(即，所有并聯(lián)連接的輸入電容器的電容的總和)，且Cfb為電容器909的反饋電容。因此，當(dāng)移除輸入電容器時(即，斷開其對應(yīng)開關(guān))，對于其后的任何額外信號改變，PGA 920的增益減小。
[0067]注意，其它已知PGA通常包含影響放大器的增益和偏移兩者的電阻器。有利的是，通過在PGA 920中使用電容器且確保僅將所述電容器關(guān)斷(B卩，未將電容器922到924添加到路徑中)，可在不改變偏移的情況下改變放大器900的增益。此特征是可能的，因為在電容器921到924連接到放大器900的負(fù)輸入端子的情況下的Vin的電壓改變引起電流在一個方向上流經(jīng)所述電容器且同時引起電流在相反方向上在反饋電容器909中流動。因此，關(guān)斷電容器到放大器900的負(fù)輸入端子的路徑減少電流而不是電荷。以此方式，消除輸出電壓Vo中的尖峰。因為輸出電壓Vo以所要的最大SNR數(shù)字化，所以Vo中的短時脈沖波形干擾將使所述信號不可用。因此，PGA 920對于數(shù)字化器(即，ADC)是特別有益的。
[0068]注意，⑶S 900和PGA 920可經(jīng)配置以輸出差分信號。提供差分信號而不是單個信號可在傳感器系統(tǒng)中提供優(yōu)勢。舉例來說，通常理解單個信號為相對于接地。然而，橫跨芯片，接地實際上可略微變化。因此，從芯片的不同區(qū)域接收信號的傳感器可要求用以提供所述信號的正確解釋的額外信息。相比來說，差分信號具有兩個信號，其中的每一者為相對于另一個信號。因此，當(dāng)在一個芯片上使用多個通道時，HDD可對噪聲更具免疫力(即，與使用單個信號相比)。
[0069]圖10說明可提供高準(zhǔn)確度、低速(近似每秒10到100個信號)和低功率結(jié)果的示范性傳感器塊643 (圖6A)。在此實施例中，(例如)常規(guī)設(shè)計的PGA 1003可接收來自多路復(fù)用器1002的輸入，且將輸出提供到Σ AADC 1004。在一個實施例中，Σ AADC 1004可產(chǎn)生可由芯片外裝置存取的輸出。應(yīng)注意，多路復(fù)用器1002可接收多個輸入，其中的至少一者可為溫度傳感器1001 (取決于芯片尺寸)。溫度傳感器1001可包含晶體管、電流源或用于感測產(chǎn)生電壓輸出的溫度的一些其它組件集合。在一個實施例中，傳感器塊643還可監(jiān)測關(guān)鍵供應(yīng)電壓，例如供應(yīng)到芯片的數(shù)字供應(yīng)電壓、供應(yīng)到芯片的模擬輸入電壓(其可從測試引腳以模擬格式讀出，或由芯片上Σ AADC 1004轉(zhuǎn)換且接著數(shù)字地讀出)、在芯片的內(nèi)部區(qū)域中產(chǎn)生的電壓和/或在芯片的外圍區(qū)域中產(chǎn)生的電壓。因此,傳感器塊643可有利地為包含HDD的芯片提供診斷功能。因此，包含多個HDD (例如，16個、24個、36個、48個等等)的TDI傳感器模塊可提供相同數(shù)目的溫度和電壓傳感器指示器，借此允許以封裝等級確定溫度和電壓傳感器輸出。在一個實施例中，為提供額外結(jié)果準(zhǔn)確度，傳感器塊643可使用多路復(fù)用器1002和PGA 1003的差分輸出。
[0070]圖11說明示范性ADC自動測試配置，其中當(dāng)使用內(nèi)部產(chǎn)生信號ENABLE啟用斜坡產(chǎn)生器1106時，所述斜坡產(chǎn)生器1106將數(shù)字斜坡(即，鋸齒)信號提供到加法器1107到1110。加法器1107到1110還分別接收獨立輸入INl到IN4。在一個實施例中，輸入INl到IN4可為上文描述的通道輸入。加法器1107到1110的總和分別提供到ADC 1101到1104，其繼而將位輸出提供到多路復(fù)用器1105。在一個實施例中，斜坡產(chǎn)生器1106的斜坡信號為一個10位信號，且每一獨立輸入INl到IN4為一個2位信號，借此導(dǎo)致加法器1107到1110和ADC 1101到1104均輸出12位結(jié)果。由內(nèi)部控制邏輯提供的控制信號可選擇哪個ADC結(jié)果作為OUT信號(在邏輯上來說，一個12位信號)輸出。應(yīng)注意，即使在缺少實際通道輸入的情況下，圖11的配置還允許測試ADC 1101到1104。
[0071]圖12A說明圖像傳感器1201(包含用于產(chǎn)生通道CHl到CHn的組件，其中η為整數(shù)且其中用于產(chǎn)生通道的傳感器組件集合可包含如圖12Α中所展示而連接的晶體管Ml到M3)的示范性信號和接地路徑以及不具有封裝內(nèi)電容器的封裝1202的信號和DC電流路徑。在圖12Α中，使用箭頭指示這些路徑。在所展示的實施例中，可使用空氣介質(zhì)中的引線接合連接圖像傳感器1201與封裝1202。在其它實施例中，可使用環(huán)氧樹脂中的引線接合。在任一實施例中，所述接合還可包含熟知的倒裝芯片接合(即，將焊接凸塊連接到焊墊)。注意，在實際實施例中，圖像傳感器1201可由封裝1202支撐(例如，僅圖像傳感器1201的邊緣可由“框架(frame)”封裝支撐)，但為簡明起見在圖12A中單獨展示。相比來說，圖12B說明圖像傳感器1201的示范性信號和接地路徑以及具有封裝內(nèi)電容器的封裝1203的信號和DC電流路徑。
[0072]在封裝1202(不具有封裝內(nèi)電容器)中，信號路徑(S卩，電流)在封裝1202外側(cè)延伸到VDD電力供應(yīng)器且接著回到傳感器1201以將電力提供到傳感器1201。此信號路徑對于DC和高頻電流兩者來說是相同的。應(yīng)注意，使高頻信號行進那么遠(yuǎn)(例如，近似10厘米到30厘米)是非常有問題的且可能導(dǎo)致顯著的性能降級。此降級可包含波動的接地電壓(舉例來說，AVSS平面和VSS平面)。相比來說，在封裝1203(具有封裝內(nèi)電容器Cl和C2)中，在封裝1203中使電流路徑局部化(例如，近似I厘米到2厘米)。與封裝1202的路徑相比，此縮短路徑可有利地確保良好性能，例如確保一致、穩(wěn)定的參考電壓。
[0073]在一個實施例中，可使用內(nèi)部產(chǎn)生參考或可使用來自外部連接的參考來校準(zhǔn)裝置的ADC。在后一種情形中，多個裝置可用此連接一起連接且校準(zhǔn)到相同以參考高精度測量。芯片上邏輯為優(yōu)選實施例中的任一類型的經(jīng)設(shè)計支持校準(zhǔn)。
[0074]本文中描述的實施例不希望為詳盡的或?qū)⒈景l(fā)明限于所揭示的精確形式。因此，許多修改和變型將為明顯的。舉例來說，在一個實施例中，可在數(shù)字轉(zhuǎn)換之前編碼或混合多個模擬信號，且接著可解碼復(fù)合數(shù)字?jǐn)?shù)據(jù)以用于改善信噪比。在另一實施例中，每像素可取得多個數(shù)字樣本(多取樣)，借此最小化時序顫動的效果以用于改善信號恢復(fù)。在又另一實施例中，可局部地存儲且處理數(shù)字?jǐn)?shù)據(jù)以用于校準(zhǔn)、壓縮和預(yù)處理。在又另一實施例中，可使用來自相鄰?fù)ǖ赖慕Y(jié)果和通道值的“歷史”提供模擬和數(shù)字處理的實時控制。在又另一實施例中，可監(jiān)測信號電平，其中當(dāng)所述信號電平超過預(yù)定閾值時，若信號進一步增大則可減少增益以維持頂部空間(且當(dāng)信號電平下降到低于另一預(yù)定閾值時，可增大增益同時維持校準(zhǔn))。HDD可進一步包含用以調(diào)整ADC的復(fù)位和取樣時鐘的精度時序延遲控制。由數(shù)字塊控制此延遲。時序控制電路可包含通過穩(wěn)壓器在內(nèi)部產(chǎn)生來實現(xiàn)HDD的非常低的時序顫動要求的可靠電壓供應(yīng)。HDD可進一步包含用以讀取圖像傳感器輸出的確切DC電壓以用于電阻器和偏壓電流的最佳設(shè)定的模擬多路復(fù)用器。
[0075]在又另一實施例中，可執(zhí)行用于執(zhí)行瑕疵檢測的一些局部處理。舉例來說，在具有高度重復(fù)性特征的設(shè)計中，可比較相鄰特征，其中相鄰無瑕疵特征應(yīng)為一樣的。在一個實施例中，瑕疵檢測可包含從相鄰特征的圖像減去一個特征的圖像，和僅在圖像的差異超過預(yù)定閾值時指示檢測到瑕疵。當(dāng)差異數(shù)據(jù)低于預(yù)定閾值時，可完全停用或高度壓縮輸出數(shù)據(jù)產(chǎn)生。
[0076]圖13比較常規(guī)單信號CDS模式與多信號CDS模式。在常規(guī)單信號CDS模式中，REF1301和SIG 1302波形界定參考和信號時鐘，每數(shù)字讀出具有一個參考和一個樣本。在多信號CDS模式中，REF 1303與REF 1301相同，所述SIG 1304時控(clocking)產(chǎn)生多個樣本測量和數(shù)字讀出，每一讀出相對于t ref處收集的參考值。注意，所有時序信號可實施為如REF 1301中展示的差分對。
[0077]相比來說，圖14說明可將C⑶傳感器定時以產(chǎn)生相同圖像信號的不同波形。在此情形下，可使用CCD波形1401收集三個信號測量，所有三個信號測量都是相對于參考樣本(REF 1303)?？墒褂肅XD波形1402收集兩個參考電平和兩個信號樣本，其中t_sigl處的測量是相對于第一參考測量，且對于不具有噪聲源的理想系統(tǒng)來說將為O個計數(shù)。因為CDS電路的時控可再次配置，所以一個復(fù)位和多個讀取可有利地提供平均化且增大系統(tǒng)SNR。
[0078]因此，希望通過所附權(quán)利要求書和其等效物界定本發(fā)明的范圍。
【權(quán)利要求】
1.一種用于高速圖像處理的模塊，所述模塊包括: 圖像傳感器，其用于產(chǎn)生表示圖像的多個模擬輸出；以及 多個高密度數(shù)字化器HDD，其用于同時處理所述多個模擬輸出，每一 HDD為集成電路，每一 HDD用于并行處理表示所述圖像的一部分的所述多個模擬輸出的預(yù)定集合，且所述HDD的每一通道包含: 模擬前端AFE，其用于調(diào)節(jié)表示一個模擬輸出的差分信號且產(chǎn)生經(jīng)調(diào)節(jié)信號，所述AFE包含具有關(guān)斷電容器的可編程增益放大器PGA ;以及 模/數(shù)轉(zhuǎn)換器ADC，其用于將所述經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號，所述數(shù)字信號是為所述高速圖像處理而提供的。
2.根據(jù)權(quán)利要求1所述的模塊，其中所述圖像傳感器包含時間延遲集成TDI傳感器。
3.根據(jù)權(quán)利要求1所述的模塊，其中所述圖像傳感器經(jīng)配置以感測從深紫外線到可見輻射的波長范圍。
4.根據(jù)權(quán)利要求1所述的模塊，其中所述PGA包含用于確定何時將所述關(guān)斷電容器中的每一者與所述PGA的輸入斷接的多個比較器。
5.根據(jù)權(quán)利要求1所述的模塊，其中所述AFE進一步包含具有用以使動態(tài)范圍優(yōu)化的偏移控制的相關(guān)雙取樣CDS電路。
6.根據(jù)權(quán)利要求1所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且經(jīng)配置以提供黑色電平校正的數(shù)據(jù)格式化塊。
7.根據(jù)權(quán)利要求1所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且提供經(jīng)低電壓差分發(fā)信LVDS處理的信號到芯片外裝置的傳送的LVDS塊。
8.根據(jù)權(quán)利要求1所述的模塊，其中每一HDD進一步包含用于啟用/停用校準(zhǔn)模式和測試模式的控制塊。
9.根據(jù)權(quán)利要求8所述的模塊，其中所述控制塊包含用于將斜坡信號提供到每一ADC的斜坡產(chǎn)生器。
10.根據(jù)權(quán)利要求8所述的模塊，其中所述控制塊包含經(jīng)配置以將預(yù)定斜坡函數(shù)引入到每一通道且針對與所述預(yù)定斜坡函數(shù)的偏差監(jiān)測所述HDD的輸出引腳的自測試邏輯。
11.根據(jù)權(quán)利要求8所述的模塊，其中所述控制塊包含經(jīng)配置以將DC值引入到每一通道且針對每一通道上的噪聲監(jiān)測所述HDD的輸出引腳的自測試邏輯。
12.根據(jù)權(quán)利要求8所述的模塊，其中所述控制塊包含經(jīng)配置以將已知信號模式引入到每一通道且監(jiān)測所述HDD的輸出引腳以確定所述已知信號模式何時起始和結(jié)束的自測試邏輯。
13.根據(jù)權(quán)利要求1所述的模塊，其中每一HDD進一步包含經(jīng)配置以提供所有通道輸出所鎖相到的方波的數(shù)據(jù)速率乘法器鎖相回路PLL。
14.根據(jù)權(quán)利要求1所述的模塊，其中每一HDD進一步包含用于選擇性地存取數(shù)字輸入電壓、內(nèi)芯片電壓、外圍芯片電壓和溫度傳感器電壓的傳感器塊。
15.一種用于高速圖像處理的模塊，所述模塊包括: 圖像傳感器，其用于產(chǎn)生表示圖像的多個模擬輸出；以及 多個高密度數(shù)字化器HDD，其用于同時處理所述多個模擬輸出，每一 HDD為集成電路，每一 HDD用于并行處理表示所述圖像的一部分的所述多個模擬輸出的預(yù)定集合，且所述HDD的每一通道包含: 模擬前端AFE，其用于調(diào)節(jié)一個模擬輸出且產(chǎn)生經(jīng)調(diào)節(jié)信號； 模/數(shù)轉(zhuǎn)換器ADC，其用于將所述經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號；以及 模擬驅(qū)動器，其經(jīng)耦合以繞過所述ADC且將所述經(jīng)調(diào)節(jié)信號提供到芯片外裝置。
16.根據(jù)權(quán)利要求15所述的模塊，其中所述AFE包含可編程增益放大器PGA和相關(guān)雙取樣⑶S電路，所述PGA和所述⑶S電路中的每一者包含可切換電容器。
17.根據(jù)權(quán)利要求16所述的模塊，其中所述PGA包含用于確定何時將所述可切換電容器中的每一者與所述PGA的輸入斷接的多個比較器。
18.根據(jù)權(quán)利要求16所述的模塊，其中所述CDS電路具有用以使動態(tài)范圍優(yōu)化的偏移控制。
19.根據(jù)權(quán)利要求15所述的模塊，其中每一HDD進一步包含用于啟用/停用所述模擬驅(qū)動器的數(shù)字控制塊。
20.根據(jù)權(quán)利要求15所述的模塊，其中所述圖像傳感器包含時間延遲集成TDI傳感器。
21.根據(jù)權(quán)利要求15所述的模塊，其中所述圖像傳感器經(jīng)配置以感測從深紫外線到可見輻射的波長范圍。
22.根據(jù)權(quán)利要求15所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且經(jīng)配置以提供黑色電平校正的數(shù)據(jù)格式化塊。
23.根據(jù)權(quán)利要求15所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且提供經(jīng)低電壓差分發(fā)信LVDS處理的信號到芯片外裝置的傳送的LVDS塊。
24.根據(jù)權(quán)利要求15所述的模塊，其中每一HDD進一步包含用于啟用/停用校準(zhǔn)模式和測試模式的控制塊。
25.根據(jù)權(quán)利要求24所述的模塊，其中所述控制塊包含用于將斜坡信號提供到每一ADC的斜坡產(chǎn)生器。
26.根據(jù)權(quán)利要求15所述的模塊,其中每一HDD進一步包含用于選擇性地存取數(shù)字輸入電壓、內(nèi)芯片電壓、外圍芯片電壓和溫度傳感器電壓的傳感器塊。
27.一種用于高速圖像處理的模塊，所述模塊包括: 圖像傳感器，其用于產(chǎn)生表示圖像的多個模擬輸出；以及 多個高密度數(shù)字化器HDD，其用于同時處理所述多個模擬輸出，每一 HDD為集成電路，每一 HDD用于并行處理表示所述圖像的一部分的所述多個模擬輸出的預(yù)定集合，且所述HDD的每一通道包含: 模擬前端AFE，其用于調(diào)節(jié)一個模擬輸出；以及 模/數(shù)轉(zhuǎn)換器ADC，其用于將經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號；且 每一 HDD進一步包含用于將通用和通道配置位提供到所述HDD的寄存器控制塊，所述寄存器控制塊提供所述多個HDD的互連。
28.根據(jù)權(quán)利要求27所述的模塊，其中所述AFE包含可編程增益放大器PGA和相關(guān)雙取樣⑶S電路，所述PGA和所述⑶S電路中的每一者包含可切換電容器。
29.根據(jù)權(quán)利要求28所述的模塊，其中所述PGA包含用于確定何時將所述可切換電容器中的每一者與所述PGA的輸入斷接的多個比較器。
30.根據(jù)權(quán)利要求28所述的模塊，其中所述CDS電路具有用以使動態(tài)范圍優(yōu)化的偏移控制。
31.根據(jù)權(quán)利要求27所述的模塊，其中所述圖像傳感器包含時間延遲集成TDI傳感器。
32.根據(jù)權(quán)利要求27所述的模塊，其中所述圖像傳感器經(jīng)配置以感測從深紫外線到可見輻射的波長范圍。
33.根據(jù)權(quán)利要求27所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且經(jīng)配置以提供黑色電平校正的數(shù)據(jù)格式化塊。
34.根據(jù)權(quán)利要求27所述的模塊，每一通道進一步包含用于接收所述數(shù)字信號且提供經(jīng)低電壓差分發(fā)信LVDS處理的信號到芯片外裝置的傳送的LVDS塊。
35.根據(jù)權(quán)利要求27所述的模塊，其中每一HDD進一步包含用于啟用/停用校準(zhǔn)模式和測試模式的控制塊。
36.根據(jù)權(quán)利要求35所述的模塊，其中所述控制塊包含用于將斜坡信號提供到每一ADC的斜坡產(chǎn)生器。
37.根據(jù)權(quán)利要求27所述的模塊，其中每一HDD進一步包含用于選擇性地存取數(shù)字輸入電壓、內(nèi)芯片電壓、外圍芯片電壓和溫度傳感器電壓的傳感器塊。
38.一種用于高速圖像處理的系統(tǒng)，所述系統(tǒng)包括多個模塊，每一模塊包括: 圖像傳感器，其用于產(chǎn)生表示圖像的多個模擬輸出；以及 多個高密度數(shù)字化器HDD，其用于同時處理所述多個模擬輸出，每一 HDD為集成電路，每一 HDD用于并行處理表示所述圖像的一部分的所述多個模擬輸出的預(yù)定集合，且所述HDD的每一通道包含: 模擬前端AFE，其用于調(diào)節(jié)一個模擬輸出；以及 模/數(shù)轉(zhuǎn)換器ADC，其用于將經(jīng)調(diào)節(jié)信號轉(zhuǎn)換成數(shù)字信號， 其中所述多個HDD經(jīng)連接以選擇性地將通用和通道配置位提供到所述多個HDD。
39.根據(jù)權(quán)利要求38所述的系統(tǒng)，其進一步包含用于鎖固所述圖像傳感器和所述多個HDD的封裝，其中使用引線接合耦合所述圖像傳感器與所述多個HDD，且其中所述封裝包含封裝內(nèi)電容器。
【文檔編號】G06T7/00GK104205160SQ201380014322
【公開日】2014年12月10日 申請日期:2013年2月1日 優(yōu)先權(quán)日:2012年2月1日
【發(fā)明者】戴維·L·布朗, 曼蘇爾·克爾馬特, 蘭斯·格拉瑟, 亨里克·尼爾森, 國武·鄭, 庫爾特·雷曼, 肯尼斯·哈奇, 亞歷克斯·莊, 芬卡特拉曼·伊艾 申請人:科磊股份有限公司