一種基于雷達信號的高速采集存儲系統(tǒng)的制作方法
【專利摘要】本實用新型涉及一種基于雷達信號的高速采集存儲系統(tǒng)，包括采集子系統(tǒng)和存儲子系統(tǒng)，所述采集子系統(tǒng)的輸入端接入多通道雷達回波信號，輸出端與存儲子系統(tǒng)相連，所述存儲子系統(tǒng)包括兩個存儲陣列，每個存儲陣列分為M組，每組由N片存儲芯片組成，所述N片存儲芯片共用該組的數(shù)據(jù)線和控制線，其中，M≥2、N≥2。本實用新型能夠保證數(shù)據(jù)的可容量、速率和可靠性。
【專利說明】一種基于雷達信號的高速采集存儲系統(tǒng)
【技術(shù)領域】
[0001]本實用新型涉及雷達信號存儲【技術(shù)領域】，特別是涉及一種基于雷達信號的高速采集存儲系統(tǒng)。
【背景技術(shù)】
[0002]隨著航空航天技術(shù)的極大提升，需要給雷達加大了信息量，因此也給雷達數(shù)據(jù)記錄設備提出了更高要求。目前用于雷達的數(shù)據(jù)記錄儀，容量要求很大；其次要求高速度，現(xiàn)在通常要求達到幾十MB/s，甚至上百MB/s ;再是要求數(shù)據(jù)的可靠性，因此在設計數(shù)據(jù)記錄儀時也必須加入必要措施保證數(shù)據(jù)的可容量，速率，可靠性。
實用新型內(nèi)容
[0003]本實用新型所要解決的技術(shù)問題是提供一種基于雷達信號的高速采集存儲系統(tǒng)，能夠保證數(shù)據(jù)的可容量、速率和可靠性。
[0004]本實用新型解決其技術(shù)問題所采用的技術(shù)方案是:提供一種基于雷達信號的高速采集存儲系統(tǒng)，包括采集子系統(tǒng)和存儲子系統(tǒng)，所述采集子系統(tǒng)的輸入端接入多通道雷達回波信號，輸出端與存儲子系統(tǒng)相連，所述存儲子系統(tǒng)包括兩個存儲陣列，每個存儲陣列分為M組，每組由N片存儲芯片組成，所述N片存儲芯片共用該組的數(shù)據(jù)線和控制線，其中，M > 2、N > 2。
[0005]所述采集子系統(tǒng)包括相互連接的FPGA芯片和模數(shù)轉(zhuǎn)換芯片，所述多通道雷達回波信號通過射頻變壓器配置的差分電路接入所述模數(shù)轉(zhuǎn)換芯片。
[0006]所述存儲芯片為Flash芯片。
[0007]所述存儲子系統(tǒng)中的兩個存儲陣列分別通過兩路不同的通道與所述采集子系統(tǒng)相連。
[0008]每個存儲陣列分為4組，每組由4片存儲芯片組成。
[0009]有益效果
[0010]由于采用了上述的技術(shù)方案，本實用新型與現(xiàn)有技術(shù)相比，具有以下的優(yōu)點和積極效果:本實用新型采用插卡式結(jié)構(gòu)，方便后期對產(chǎn)品的維護及擴展；利用差分信號進行數(shù)據(jù)傳輸，保證了高可靠性；采用三星公司的大容量Flash芯片K9WBG08U1M進行數(shù)據(jù)的存儲，其單個芯片的容量為4GBytes，存儲板上共分布了 32片F(xiàn)lash芯片，存儲容量可達128GBytes,具有重量輕、體積小及相對容量大等優(yōu)點。
【專利附圖】

【附圖說明】
[0011]圖1是本實用新型的結(jié)構(gòu)方框圖；
[0012]圖2是本實用新型中存儲子系統(tǒng)結(jié)構(gòu)示意圖；
[0013]圖3是本實用新型中采集子系統(tǒng)的原理框圖；
[0014]圖4是本實用新型中存儲子系統(tǒng)的原理框圖；[0015]圖5是本實用新型中延長電纜芯片組DS15BA101的外圍電路的電路圖；
[0016]圖6是本實用新型中延長電纜芯片組DS15EA101的外圍電路的電路圖；
[0017]圖7是本實用新型中采集子系統(tǒng)的采用的射頻變壓器配置差分電路的電路圖。
【具體實施方式】
[0018]下面結(jié)合具體實施例，進一步闡述本實用新型。應理解，這些實施例僅用于說明本實用新型而不用于限制本實用新型的范圍。此外應理解，在閱讀了本實用新型講授的內(nèi)容之后，本領域技術(shù)人員可以對本實用新型作各種改動或修改，這些等價形式同樣落于本申請所附權(quán)利要求書所限定的范圍。
[0019]本實用新型的實施方式涉及一種基于雷達信號的高速采集存儲系統(tǒng)，如圖1所示，包括采集子系統(tǒng)和存儲子系統(tǒng)。雷達回波信號通過采集子系統(tǒng)進行數(shù)據(jù)接收，并完成模數(shù)轉(zhuǎn)換，緩存至FPGA芯片中，再經(jīng)過自定義總線，將數(shù)據(jù)存儲到存儲子系統(tǒng)中，然后通過PCIE接口將存儲子系統(tǒng)中的數(shù)據(jù)上傳之計算機里做后續(xù)的分析處理。
[0020]采集子系統(tǒng)包括相互連接的FPGA芯片和模數(shù)轉(zhuǎn)換芯片，所述多通道雷達回波信號通過射頻變壓器配置的差分電路接入所述模數(shù)轉(zhuǎn)換芯片。
[0021]模擬信號輸入根據(jù)采集系統(tǒng)的設計需求，模數(shù)轉(zhuǎn)換芯片采用ADI公司出品的AD9254芯片；模擬信號輸入可以使用射頻變壓器配置成差分輸入，如圖7所示，射頻變壓器選擇TT1-6，帶寬為6KHz~150MHz，滿足設計要求。 [0022]如圖3所示，F(xiàn)PGA芯片采集部分內(nèi)部可主要分為AD控制模塊(AD_ctl.vhd)、FIF0緩存模塊、I路數(shù)據(jù)發(fā)送模塊(isend.vhd)、Q路數(shù)據(jù)發(fā)送模塊(qsend.vhd)這幾個模塊。給該FPGA芯片匹配了一枚66MHz的晶振，通過內(nèi)部鎖相環(huán)，2倍頻為132MHz，提供給整個FPGA芯片作為全局時鐘。如圖4所示，F(xiàn)PGA芯片存儲部分內(nèi)部可主要分為接口控制模塊(Interface Control, vhd)、FIFO緩存模塊、Flash控制模塊(flash, vhd)、無效塊信息管理模塊、ECC校驗模塊5個模塊。給該FPGA芯片也匹配了一枚66MHz的晶振，通過內(nèi)部鎖相環(huán)，輸出2倍頻為132MHz提供給接口控制模塊，輸出66MHz提供給Flash控制模塊。
[0023]所述存儲子系統(tǒng)包括兩個存儲陣列，每個存儲陣列分為M組，每組由N片存儲芯片組成，所述N片存儲芯片共用該組的數(shù)據(jù)線和控制線，其中，M≥2、N≥2。
[0024]由于單片F(xiàn)LASH芯片的存儲容量不夠，寫入極限速度太低，因此采取并行擴展以及流水線操作的方式來來調(diào)和需高速存儲大容量數(shù)據(jù)的矛盾。本實用新型中決定采用32片4GB的FLASH芯片搭建兩個4X4Flash陣列的方法，其中，F(xiàn)LASH芯片可采用三星公司的大容量Flash芯片K9WBG08U1M。將32片F(xiàn)lash芯片組建成兩個64GB的存儲整體。從圖2上可以看出，每個陣列分為4組，每組的4個芯片排成一行。在布線時，4片F(xiàn)LASH共用該行的控制線與數(shù)據(jù)線，這樣就將這4片F(xiàn)LASH串成一個16GB的整體。
[0025]LVDS(Low-Voltage Differential Signaling)為低電壓差分信號，是一種低擺幅差分信號技術(shù)，可使信號在差分線及電纜上高速傳輸，速率一般為幾百Mbps，它的輸出具有低壓幅和低電流驅(qū)動的特點，可實現(xiàn)低噪聲和低功耗，本實用新型采用國家半導體公司推出的延長電纜芯片組DS15BA101和DS15EA101，其中DS15BA101為電纜驅(qū)動器，它可以驅(qū)動來自串行/解串器以及FPGA的串行差分數(shù)據(jù)流，同時也是一款高速差動緩沖器，可以緩沖信號、轉(zhuǎn)發(fā)信號、驅(qū)動電纜和轉(zhuǎn)換電平。它的功耗很低，是業(yè)界最低功耗的電纜驅(qū)動器，僅需給其供電3.3V。其外圍電路如圖5所示，當它工作在1.5Gbps的速率下，其功耗也只有150mW。DS15EA101是DS15BA101的配套芯片，是一款性能優(yōu)良的均衡器，能自動均衡來自DS15BA101的不超過750MHz衰減的信號，其外圍電路如圖6所示。
【權(quán)利要求】
1.一種基于雷達信號的高速采集存儲系統(tǒng)，包括采集子系統(tǒng)和存儲子系統(tǒng)，所述采集子系統(tǒng)的輸入端接入多通道雷達回波信號，輸出端與存儲子系統(tǒng)相連，其特征在于，所述存儲子系統(tǒng)包括兩個存儲陣列，每個存儲陣列分為M組，每組由N片存儲芯片組成，所述N片存儲芯片共用該組的數(shù)據(jù)線和控制線，其中，M > 2、N > 2。
2.根據(jù)權(quán)利要求1所述的基于雷達信號的高速采集存儲系統(tǒng)，其特征在于，所述采集子系統(tǒng)包括相互連接的FPGA芯片和模數(shù)轉(zhuǎn)換芯片，所述多通道雷達回波信號通過射頻變壓器配置的差分電路接入所述模數(shù)轉(zhuǎn)換芯片。
3.根據(jù)權(quán)利要求1所述的基于雷達信號的高速采集存儲系統(tǒng)，其特征在于，所述存儲芯片為Flash芯片。
4.根據(jù)權(quán)利要求1所述的基于雷達信號的高速采集存儲系統(tǒng)，其特征在于，所述存儲子系統(tǒng)中的兩個存儲陣列分別通過兩路不同的通道與所述采集子系統(tǒng)相連。
5.根據(jù)權(quán)利要求1所述的基于雷達信號的高速采集存儲系統(tǒng)，其特征在于，每個存儲陣列分為4組，每組由4片存儲芯片組成。
【文檔編號】G06F17/40GK203689519SQ201320890458
【公開日】2014年7月2日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】盧萌萌, 朱凌云, 安俊峰 申請人:東華大學