專利名稱：一種ssd控制芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種SSD (Solid State Disk,固態(tài)硬盤)控制芯片。
背景技術(shù)：
SSD,即固態(tài)硬盤用固態(tài)電子存儲(chǔ)芯片陣列而制成的硬盤，由控制單元和存儲(chǔ)單元(FLASH芯片或DRAM芯片)組成。固態(tài)硬盤的接口規(guī)范和定義、功能及使用方法上與普通硬盤的完全相同，在產(chǎn)品外形和尺寸上也完全與普通硬盤一致。一種SSD是采用NandFlash (與非閃爍存儲(chǔ)器)進(jìn)行數(shù)據(jù)存儲(chǔ)和讀取的一種技術(shù)，突破了傳統(tǒng)機(jī)械硬盤的性能瓶頸，擁有極高的存儲(chǔ)性能。這種SSD因?yàn)槠浯鎯?chǔ)介質(zhì)為NandFlash，所以它便具有了與NandFlash相似優(yōu)勢(shì):輕便、存儲(chǔ)密度大、功耗低、抗震和溫度適應(yīng)范圍寬，被認(rèn)為是未來主流存儲(chǔ)介質(zhì)。作為存儲(chǔ)介質(zhì)必然涉及存儲(chǔ)器中用戶數(shù)據(jù)安全的問題，為了保證Flash存儲(chǔ)器中用戶數(shù)據(jù)的安全性，配置相應(yīng)的控制芯片，在這些控制芯片中，有的采用軟加密，即通過使用芯片中的微處理器進(jìn)行加密，但這種加密方式速度慢，限制了數(shù)據(jù)的存取速度，不適用于高速存儲(chǔ)。有的雖然采用硬加密，但是采用分離器件，需要搭建硬件電路進(jìn)行芯片間的通信，這樣同樣會(huì)降低速度，同時(shí)也會(huì)增加功耗。
發(fā)明內(nèi)容為此，本實(shí)用新型的目的在于提供一種基于SMl加解密模塊的SSD控制芯片，在具有較高數(shù)據(jù)傳輸速度的情況下，具有高的數(shù)據(jù)存儲(chǔ)安全性。本實(shí)用新型采用以下技術(shù)方案:一種SSD控制芯片，包括SSD標(biāo)準(zhǔn)接口、USB接口和Flash存儲(chǔ)控制器，所述SSD標(biāo)準(zhǔn)接口、USB接口及Flash存儲(chǔ)控制器掛于一總線并通過所配置的總線仲裁器取得總線的占有，以用于通信連接；同時(shí)，配置有掛于所述總線的SMl加解密模塊，以在使用加解密功能時(shí)，仲裁用于通信連接的設(shè)備經(jīng)由該SMl加解密模塊進(jìn)行連接。從以上技術(shù)方案可以看出，依據(jù)本實(shí)用新型，當(dāng)需要無需加密的數(shù)據(jù)操作時(shí)，總線仲裁器仲裁如SSD標(biāo)準(zhǔn)接口與Flash存儲(chǔ)控制器建立通信，進(jìn)行數(shù)據(jù)搬運(yùn)，當(dāng)需要加密功能時(shí)，SMl加解密模塊作為建立通信連接的節(jié)點(diǎn)，將數(shù)據(jù)從如SSD標(biāo)準(zhǔn)接口端經(jīng)SMl算法加密后搬移到Flash存儲(chǔ)控制器端，從而使得數(shù)據(jù)存儲(chǔ)具有高的數(shù)據(jù)存儲(chǔ)安全性。采用總線控制對(duì)速度的影響不大，能夠保證數(shù)據(jù)傳輸具有較高的速度。上述SSD控制芯片，所述SMl加解密模塊和USB接口均設(shè)有構(gòu)成數(shù)據(jù)鏈路節(jié)點(diǎn)的DMA,利用直接存儲(chǔ)器存取技術(shù)，提高數(shù)據(jù)傳輸?shù)乃俾?。上述SSD控制芯片，所述USB接口配有寄存器組，用于配置USB接口以確定是否使用SMl加解密模塊，能夠快速變換功能模式。 進(jìn)一步地，為了提高數(shù)據(jù)搬運(yùn)的速度，上述SSD控制芯片，所述USB接口為USB3.0接口，并由USB3.0物理層加上USB3.0設(shè)備控制器構(gòu)成。[0012]進(jìn)一步地，為了減少外圍芯片，講題嵌入式系統(tǒng)的成本，上述SSD控制芯片，所述總線為內(nèi)部總線，而掛在該總線上的設(shè)備采用IP模塊而被整體封裝。優(yōu)選地，上述SSD控制芯片，該控制芯片內(nèi)嵌有連接于所述總線的RISC處理器。

圖1為依據(jù)本實(shí)用新型的一種SSD控制芯片的結(jié)構(gòu)原理圖。
具體實(shí)施方式
首先，關(guān)于國家密碼算法SMl,全稱是SMl cryptographic algorithm,即商密I號(hào)算法，亦稱SCB2算法；SMl算法是由國家密碼管理局編制的一種商用密碼分組標(biāo)準(zhǔn)對(duì)稱算法。該算法是國家密碼管理部門審批的SMl分組密碼算法，分組長度和密鑰長度都為128比特，算法安全保密強(qiáng)度及相關(guān)軟硬件實(shí)現(xiàn)性能與AES相當(dāng)，該算法已經(jīng)公開，僅以IP核(Intellectual Property core,知識(shí)產(chǎn)權(quán)核)的形式存在于芯片中。如圖1所示的SMl加解密模塊，是硬核。應(yīng)知，IP核是一段具有特定電路功能的硬件描述語言程序，該程序與集成電路工藝無關(guān)，可以移植到不同的半導(dǎo)體工藝中去生產(chǎn)集成電路芯片。而硬核提供設(shè)計(jì)階段最終階段產(chǎn)品:掩模。以經(jīng)過完全的布局布線的網(wǎng)表形式提供，這種硬核既具有可預(yù)見性，同時(shí)還可以針對(duì)特定工藝或購買商進(jìn)行功耗和尺寸上的優(yōu)化。盡管硬核由于缺乏靈活性而可移植性差，但由于無須提供寄存器轉(zhuǎn)移級(jí)(RTL)文件，因而更易于實(shí)現(xiàn)IP保護(hù)。設(shè)計(jì)者的主要任務(wù)是在規(guī)定的 時(shí)間周期內(nèi)完成復(fù)雜的設(shè)計(jì)。調(diào)用IP核能避免重復(fù)勞動(dòng)，大大減輕工程師的負(fù)擔(dān)，因此使用IP核是一個(gè)發(fā)展趨勢(shì)。IP核的名稱源自硬件描述語言程序，對(duì)于硬核最終流片成集成電路，業(yè)界習(xí)慣上也罷實(shí)際對(duì)于IP核的電路單元也稱為IP。IP可以看成是黑箱，在應(yīng)用時(shí)只需關(guān)注起外部的連接屬性，而不必考慮其內(nèi)部結(jié)構(gòu)。宏觀的例子更容易被理解，如網(wǎng)絡(luò)適配器(俗稱網(wǎng)卡)，無需關(guān)注他配置有哪些硬件、軟件或者固件，只需要利用他的接口接入電路構(gòu)成該電路的功能部分即可。參照說明書附圖1，一種SSD控制芯片，其包含匹配的接口，以及其他輔助器件，如片載存儲(chǔ)器ROM等，如圖1所示，設(shè)有總線，通過總線仲裁器控制總線所掛設(shè)備對(duì)總線的占用，如通過外部命令的驅(qū)動(dòng)或者通過某種時(shí)序控制實(shí)現(xiàn)所掛設(shè)備的占用。在這樣的結(jié)構(gòu)中，匹配SSD控制芯片配置的結(jié)構(gòu)，設(shè)置SMl加解密模塊，從而，通過SMl加解密模塊與所選接口信道的建立，進(jìn)行數(shù)據(jù)搬運(yùn)，用于保證數(shù)據(jù)搬運(yùn)的安全性。如圖1所示，是一個(gè)相對(duì)比較完整的結(jié)構(gòu)，其配有32位RISC處理器，USB3.0物理層、USB3.0設(shè)備控制器、SMl加解密模塊、Flash存儲(chǔ)控制器、標(biāo)準(zhǔn)固態(tài)硬盤從機(jī)接口、中斷控制器、時(shí)鐘產(chǎn)生器、DMA (Direct Memory Access，直接存儲(chǔ)器存取)控制器、MEM控制器(內(nèi)存控制器)，上述模塊全部集成在一起，通過總線進(jìn)行連接。顯然，本領(lǐng)域的技術(shù)人員據(jù)此可以精簡其中的部分設(shè)備，如時(shí)鐘產(chǎn)生器，顯然可以引入外部時(shí)鐘。作為一個(gè)整體，發(fā)明人認(rèn)為可以采用如圖1所示較完整的配置。USB3.0超高速接口(USB3.0物理層加上USB3.0設(shè)備控制器組成)、SMl加解密模塊、標(biāo)準(zhǔn)固態(tài)硬盤從機(jī)接口、Flash存儲(chǔ)控制器、中斷控制器、時(shí)鐘產(chǎn)生器、DMA控制器、MEM控制器通過總線與32位RISC處理器連接在一起。在上述結(jié)構(gòu)中，與外部的數(shù)據(jù)接口分為USB3.0接口和標(biāo)準(zhǔn)的固態(tài)硬盤接口例如SATA, mSATA、PCIe或其他針對(duì)固態(tài)硬盤設(shè)計(jì)的標(biāo)準(zhǔn)接口。當(dāng)采用USB3.0與主機(jī)相連時(shí)，USB3.0物理層加上USB3.0設(shè)備控制器構(gòu)成了完整的USB3.0超高速接口。USB3.0設(shè)備控制器既可以主動(dòng)占有總線，也可以被動(dòng)在總線上發(fā)送接收數(shù)據(jù)。用戶可以通過配置USB3.0設(shè)備控制器寄存器選擇是否對(duì)數(shù)據(jù)進(jìn)行加解密。當(dāng)不使用加密功能時(shí)，通過USB3.0設(shè)備控制器自帶的DMA把外部線纜上的高速數(shù)據(jù)(當(dāng)前技術(shù)條件下，最高值為5Gbps)搬移到Flash存儲(chǔ)控制器。當(dāng)使用加密功能時(shí)，SMl加解密模塊通過自帶的DMA將數(shù)據(jù)從USB3.0設(shè)備控制器經(jīng)SMl算法加密后搬移到Flash存儲(chǔ)控制器，解密過程相反。當(dāng)采用標(biāo)準(zhǔn)的固態(tài)硬盤接口與硬盤管理相連時(shí)，標(biāo)準(zhǔn)固態(tài)硬盤接口物理層加上標(biāo)準(zhǔn)固態(tài)硬盤從設(shè)備控制器構(gòu)成了完整的固態(tài)硬盤系統(tǒng)。從設(shè)備控制器既可以主動(dòng)占有總線，也可以被動(dòng)在總線上發(fā)送接收數(shù)據(jù)。用戶可以通過配置標(biāo)準(zhǔn)固態(tài)硬盤接口從設(shè)備控制器寄存器選擇是否對(duì)數(shù)據(jù)進(jìn)行加解密。當(dāng)不使用加密功能時(shí)，通過從設(shè)備控制器自帶的DMA把外部線纜上的高速數(shù)據(jù)搬移到Flash存儲(chǔ)控制器。當(dāng)使用加密功能時(shí)，SMl加解密模塊通過自帶的DMA將數(shù)據(jù)從標(biāo)準(zhǔn)固態(tài)硬盤從設(shè)備控制器經(jīng)SMl算法加密后搬移到Flash存儲(chǔ)控制器，解密過程相反。32位RISC處理器在這里 起到微處理器的作用，通過運(yùn)行固件程序引導(dǎo)和調(diào)配片上資源。在 ROM 里固化了 32 位 RISC(Reduced Instruction Set Computing,精簡指令集)處理器的引導(dǎo)程序。1-RAM SRAM為固件程序運(yùn)行的指令內(nèi)存空間。D-RAM SRAM為固件程序運(yùn)行時(shí)所需的數(shù)據(jù)內(nèi)存空間。時(shí)鐘產(chǎn)生器產(chǎn)生系統(tǒng)所需的不同頻率的時(shí)鐘。中斷控制器用于控制中斷信號(hào)的產(chǎn)生。Flash存儲(chǔ)控制器實(shí)現(xiàn)數(shù)據(jù)可靠管理，數(shù)據(jù)糾錯(cuò)。那么依據(jù)上述結(jié)構(gòu)的一種面向SSD存儲(chǔ)器的超高速接口 SSD控制芯片，采用SoC(System on Chip，片上系統(tǒng))架構(gòu)，主要針對(duì)SSD存儲(chǔ)器的需求量身定制。與現(xiàn)有的技術(shù)相比具有以下有益的效果:(I)通過SMl加解密模塊，即可以使用國密算法SMl對(duì)數(shù)據(jù)進(jìn)行保護(hù)，提高了 SSD固態(tài)硬盤用戶數(shù)據(jù)安全性；(2)使用SoC架構(gòu)進(jìn)行封裝，集成大量IP，如圖1所示的掛在總線上的各模塊均采用IP，設(shè)計(jì)難度地，并且可以有效地減少了外圍芯片，降低嵌入式系統(tǒng)成本；(3)可以使用單接口協(xié)議實(shí)現(xiàn)數(shù)據(jù)快速傳輸，降低系統(tǒng)復(fù)雜性，提高系統(tǒng)可靠性；(4) SSD因?yàn)槠浯鎯?chǔ)介質(zhì)為Nandflash。所以它便具有了與NandFlash相似優(yōu)勢(shì):輕便、存儲(chǔ)密度大、功耗低、抗震和溫度適應(yīng)范圍寬。
權(quán)利要求1.一種SSD控制芯片，包括SSD標(biāo)準(zhǔn)接口、USB接口和Flash存儲(chǔ)控制器，其特征在于，所述SSD標(biāo)準(zhǔn)接口、USB接口及Flash存儲(chǔ)控制器掛于一總線并通過所配置的總線仲裁器取得總線的占有，以用于通信連接；同時(shí)，配置有掛于所述總線的SMl加解密模塊，以在使用加解密功能時(shí)，仲裁用于通信連接的設(shè)備經(jīng)由該SMl加解密模塊進(jìn)行連接。
2.根據(jù)權(quán)利要求1所述的SSD控制芯片，其特征在于，所述SMl加解密模塊和USB接口均設(shè)有構(gòu)成數(shù)據(jù)鏈路節(jié)點(diǎn)的DMA。
3.根據(jù)權(quán)利要求1或2所述的SSD控制芯片，其特征在于，所述USB接口配有寄存器組，用于配置USB接口以確定是否使用SMl加解密模塊。
4.根據(jù)權(quán)利要求1或2所述的SSD控制芯片，其特征在于，所述USB接口為USB3.0接口，并由USB3.0物理層加上USB3.0設(shè)備控制器構(gòu)成。
5.根據(jù)權(quán)利要求1所述的SSD控制芯片，其特征在于，所述總線為內(nèi)部總線，而掛在該總線上的設(shè)備采用IP模塊而被整體封裝。
6.根據(jù)權(quán)利要求1所述的SSD控制芯片，其特征在于，該控制芯片內(nèi)嵌有連接于所述總線的RI SC處理器。 ·
專利摘要本實(shí)用新型公開了一種SSD控制芯片，包括SSD標(biāo)準(zhǔn)接口、USB接口和Flash存儲(chǔ)控制器，所述SSD標(biāo)準(zhǔn)接口、USB接口及Flash存儲(chǔ)控制器掛于一總線并通過所配置的總線仲裁器取得總線的占有，以用于通信連接；同時(shí)，配置有掛于所述總線的SM1加解密模塊，以在使用加解密功能時(shí)，仲裁用于通信連接的設(shè)備經(jīng)由該SM1加密模塊進(jìn)行連接。依據(jù)本實(shí)用新型的控制芯片在具有較高數(shù)據(jù)傳輸速度的情況下，具有高的數(shù)據(jù)存儲(chǔ)安全性。
文檔編號(hào)G06F21/78GK203102265SQ20132002632
公開日2013年7月31日 申請(qǐng)日期2013年1月18日 優(yōu)先權(quán)日2013年1月18日
發(fā)明者劉松, 張洪柳, 戴紹新, 李風(fēng)志, 楊萌, 姚香君 申請(qǐng)人:山東華芯半導(dǎo)體有限公司