基于ncs算法的成像方法以及混合精度浮點協(xié)處理器的制造方法
【專利摘要】本發(fā)明公開了一種基于NCS算法的成像方法以及混合精度浮點協(xié)處理器，所述方法包括按步累加運算：構(gòu)造若干個單精度加法器，通過按步累加運算以每步內(nèi)對應(yīng)的地址取數(shù)進行累加，按步累加運算的步長為任意值，多個加法器可以并行運行以提高運算速度；涉及到正余弦運算的，通過引入無理數(shù)的較小量對π進行雙精度補償修正，以降低計算值與真實值的誤差。所述協(xié)處理器包括流水線控制模塊、寄存器模塊以及運算控制模塊。有益效果為：1）采用雙精度運算模塊提高成像精度；2）刪減不必要的運算模塊以節(jié)約成本；3）硬件實現(xiàn)了按步累加和復(fù)數(shù)求模，大幅提升運算速度；4）對于按步累加和復(fù)數(shù)求模，僅需調(diào)用相應(yīng)指令，顯著降低了軟件編程難度。
【專利說明】基于NCS算法的成像方法以及混合精度浮點協(xié)處理器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及實時成像領(lǐng)域，尤其涉及一種基于NCS算法的成像方法以及混合精度浮點協(xié)處理器。
【背景技術(shù)】
[0002]目前存在很多種實時成像算法，它們的目的都是為了在更短的時間內(nèi)得到精度更高的圖像。在成像領(lǐng)域，時間的消耗是一個非常敏感的數(shù)字，如果耗時過于嚴(yán)重，再高的清晰度也沒有意義。NCS就是一種仍然處于研究階段的成像算法，基于軟件實現(xiàn)的NCS算法在耗時上存在很大的問題，其過長的運算時間給NCS算法的實際應(yīng)用造成了很大的局限，因此，我們將目光轉(zhuǎn)向速度更快的硬件實現(xiàn)手段。
[0003]采用硬件實現(xiàn)需要考慮成本問題，如若充分考慮協(xié)處理器的通用性，全部采用雙精度運算模塊，硬件資源的消耗太過龐大；全部采用單精度運算模塊，NCS算法的成像精度則無法保證，所能達到的精度只有要求的70%左右。

【發(fā)明內(nèi)容】

[0004]本發(fā)明目的在于克服以上現(xiàn)有技術(shù)之不足，提供一種基于NCS算法的成像方法以及混合精度浮點協(xié)處理器，具體有以下技術(shù)方案實現(xiàn):
[0005]所述基于NCS算法的成像方法，包括
[0006]按步累加運算:構(gòu)造若干個單精度加法器，通過按步累加運算以每步內(nèi)對應(yīng)的地址取數(shù)進行累加，按步累加運算的步長為任意值，多個加法器可以并行運行以提高運算速度；
[0007]正余弦運算:通過引入無理數(shù)的較小量δ對進行雙精度補償修正，以降低計算值與真實值的誤差。
[0008]所述的按步累加運算的進一步設(shè)計在于,所述地址生成中的按步累加運算指定一步長m，對一長度為η的數(shù)據(jù)串，進行每m個數(shù)據(jù)累加求和的運算，最終得到n/m個累加和。
[0009]所述的高精度正余弦運算的進一步設(shè)計在于，所述正余弦運算設(shè)定待求源數(shù)據(jù)為
θ，以2 , - δ表示2 ,，帶入
【權(quán)利要求】
1.一種基于NCS算法的成像方法，其特征在于包括 按步累加運算:構(gòu)造若干個單精度加法器，通過按步累加運算以每步內(nèi)對應(yīng)的地址取數(shù)進行累加，按步累加運算的步長為任意值，多個加法器可以并行運行以提高運算速度； 正余弦運算:通過引入無理數(shù)的較小量S對η進行雙精度補償修正，以降低計算值與真實值的誤差。
2.根據(jù)權(quán)利要求1所述的指令集，其特征在于所述地址生成中的按步累加運算指定一步長m，對一長度為η的數(shù)據(jù)串，進行每m個數(shù)據(jù)累加求和的運算，最終得到n/m個累加和。
3.根據(jù)權(quán)利要求1所述的指令集，其特征在于，所述正余弦運算設(shè)定待求源數(shù)據(jù)為Θ，以2π-δ表不2 Ji，帶入
4.如權(quán)利要求1-3的指令集提出一種混合精度浮點協(xié)處理器，其特征在于包括 流水線控制模塊，用于配合外部處理器流水操作，完成相應(yīng)的握手機制，通過與譯碼相應(yīng)的指令，輸出后續(xù)操作需要的控制信號； 寄存器模塊，用于根據(jù)流水線控制模塊輸出的控制信號，存放、輸出臨時數(shù)據(jù)以及配置信息，并向運算控制模塊輸出控制信號； 以及運算控制模塊，根據(jù)流水線控制模塊以及寄存器模塊的控制信號完成相應(yīng)的浮點運算并輸出處理結(jié)果以及存儲器的讀寫地址。
5.根據(jù)權(quán)利要求4所述的混合精度浮點協(xié)處理器，其特征在于所述運算控制模塊包括 地址生成器，用于生成相應(yīng)存儲器的讀寫地址； 數(shù)據(jù)多路選擇器，根據(jù)CDP指令接收并傳輸來自寄存器或存儲器的數(shù)據(jù)； 數(shù)據(jù)處理器，根據(jù)不同運算的需求，對運算模塊的輸入做預(yù)處理，對運算模塊的的輸出做相應(yīng)處理以生成最終運算結(jié)果； 以及運算單元，包括若干浮點運算子單元，根據(jù)CDP指令調(diào)用所述浮點運算子單元完成相應(yīng)的浮點運算。
6.根據(jù)權(quán)利要求5所述的混合精度浮點協(xié)處理器，其特征在于所述寄存器模塊包括RO~R15，16個寄存器，RO~R7為通用寄存器，位寬64位，用于存放臨時數(shù)據(jù)；R8~R15為專用寄存器，位寬32位,用于存放配置信息。
【文檔編號】G06F9/30GK103677741SQ201310742912
【公開日】2014年3月26日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】李麗, 潘紅兵, 于東, 黃炎, 錢禹, 韓峰, 何書專, 李偉 申請人:南京大學(xué)