一種基于模擬器的關(guān)鍵路徑分析方法
【專利摘要】本發(fā)明公開了一種基于模擬器的關(guān)鍵路徑分析方法，該方法包括以下步驟：通過模擬器統(tǒng)計、計算每一個分支節(jié)點在不同分支路徑上的執(zhí)行概率，其中分支節(jié)點對應訪問鏈上的各節(jié)點，以及各函數(shù)發(fā)生函數(shù)調(diào)用的分支概率；記錄一條訪問鏈中上一節(jié)點到下一節(jié)點的執(zhí)行時間；依次疊加執(zhí)行時間到出口函數(shù)為止；統(tǒng)計程序中給分支發(fā)生跳轉(zhuǎn)的概率；根據(jù)分支概率、執(zhí)行時間的長度，選擇關(guān)鍵路徑。本發(fā)明實現(xiàn)簡單、通過模擬器實現(xiàn)、不依賴于硬件平臺、可較高效率完成關(guān)鍵路徑分析。
【專利說明】一種基于模擬器的關(guān)鍵路徑分析方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及程序性能分析技術(shù)，尤其涉及一種基于模擬器的關(guān)鍵路徑分析方法。【背景技術(shù)】
[0002]集成開發(fā)環(huán)境(IntegratedDevelopment Environment, IDE)是用于提供程序開發(fā)環(huán)境的應用程序，一般包括代碼編輯器、編譯器、調(diào)試器和圖形用戶界面工具。集成了代碼編寫功能、分析功能、編譯功能、調(diào)試功能等一體化的開發(fā)軟件服務套。
[0003]現(xiàn)有的集成開發(fā)環(huán)境，如微軟的Visual Studio系列等，它們運行的底層硬件平臺均提供了用于程序性能數(shù)據(jù)反饋的專用指令，并依托于編譯器對目標源程序進行代碼插樁(Code Instrumentation),然后依托處理器硬件平臺的計算完成分支概率與關(guān)鍵路徑的統(tǒng)計分析。
[0004]現(xiàn)有技術(shù)提出的關(guān)鍵路徑的統(tǒng)計方法的不足之處在于，如果當前目標機不提供用于性能反饋的專用指令，那么上述軟硬件協(xié)同的統(tǒng)計分析方法就很難被實施。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是為了解決上述現(xiàn)有技術(shù)存在的不足之處，提供了一種實現(xiàn)簡單、執(zhí)行效率高，且不依賴底層硬件平臺的關(guān)鍵路徑分析方法。
[0006]為實現(xiàn)上述目的，本發(fā)明提供了一種基于模擬器的關(guān)鍵路徑分析方法，該方法包括以下步驟:
[0007]通過模擬器統(tǒng)計、計算每一個分支節(jié)點在不同分支路徑上的執(zhí)行概率，其中分支節(jié)點對應訪問鏈上的各節(jié)點，以及各函數(shù)發(fā)生函數(shù)調(diào)用的分支概率；
[0008]記錄一條訪問鏈中上一節(jié)點到下一節(jié)點的執(zhí)行時間；
[0009]依次疊加執(zhí)行時間到出口函數(shù)為止；
[0010]根據(jù)分支概率、執(zhí)行時間的長度，選擇關(guān)鍵路徑。
[0011]本發(fā)明實現(xiàn)簡單、通過模擬器實現(xiàn)，脫離硬件平臺、可較高效率完成關(guān)鍵路徑分析。
【專利附圖】

【附圖說明】
[0012]圖1為跳轉(zhuǎn)表結(jié)構(gòu)示意圖；
[0013]圖2為本發(fā)明實施例提供的一種基于模擬器的關(guān)鍵路徑分析方法流程圖；
[0014]圖3為時間戳流程示意圖；
[0015]圖4為偽指令插樁示意圖；
[0016]圖5為函數(shù)名與程序指針的映射關(guān)系。
【具體實施方式】
[0017]下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。[0018]本發(fā)明實施例通過配合偽指令可較高效率完成關(guān)鍵路徑分析，偽指令是按照目標處理器指令集編碼格式獨立設(shè)計且只運行于模擬平臺上的指令。偽指令實現(xiàn)簡單并提供額外功能來輔助數(shù)據(jù)統(tǒng)計與分析。盡管，每種處理器平臺具備獨特的指令編碼格式，但只要根據(jù)表1所示的指令編碼格式(其中Opcode、Flag、Operand占用的位置根據(jù)目標指令集編碼格式而定)，對離散分布的指令操作碼(Opcode)的位寬、取值進行合理設(shè)置，就可以避免潛在的沖突。
[0019]表1偽指令編碼格式
[0020]
【權(quán)利要求】
1.一種基于模擬器的關(guān)鍵路徑分析方法，其特征在于: 通過模擬器統(tǒng)計、計算每一個分支節(jié)點在不同分支路徑上的執(zhí)行概率，其中分支節(jié)點對應訪問鏈上的各節(jié)點，以及各函數(shù)發(fā)生函數(shù)調(diào)用的分支概率； 記錄一條訪問鏈中上一節(jié)點到下一節(jié)點的執(zhí)行時間； 依次疊加執(zhí)行時間到出口函數(shù)為止； 根據(jù)分支概率、執(zhí)行時間的長度，選擇關(guān)鍵路徑。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述訪問鏈是目標源代碼中，由函數(shù)之間逐層調(diào)用關(guān)系構(gòu)成的鏈狀結(jié)構(gòu)，代表了從入口函數(shù)到出口函數(shù)或葉子函數(shù)的一條完整訪問路徑。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述葉子函數(shù)通過第一條偽指令和第二偽指令的插樁方式來判斷，所述第一偽指令在每個函數(shù)的入口基本塊內(nèi)添加，所述第二偽指令在函數(shù)內(nèi)每條函數(shù)調(diào)用指令之后添加。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述完整訪問路徑是通過第三條偽指令的插樁方式來判斷，所述第三條偽指令在每個函數(shù)的返回處添加。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述記錄一條訪問鏈中上一節(jié)點到下一節(jié)點的執(zhí)行時間步驟包括: 建立全局時鐘，所述全局時鐘用于根據(jù)每個指令并行包中指令的最大執(zhí)行周期數(shù)計算當前時間點； 當函數(shù)被調(diào)用時，將所述當前時間點壓入棧結(jié)構(gòu)中，當目標函數(shù)執(zhí)行完成后，則返回，所述棧結(jié)構(gòu)執(zhí)行一次出棧操作并將結(jié)果賦值給所述全局時鐘。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述依次疊加執(zhí)行時間到出口函數(shù)為止步驟包括: 建立函數(shù)時間戳步驟，通過時間戳保留當前時間點，當調(diào)用其它函數(shù)時可恢復到當前時間。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，在所述根據(jù)分支概率、執(zhí)行時間的長度，選擇關(guān)鍵路徑步驟之前還包括統(tǒng)計程序中分支跳轉(zhuǎn)發(fā)生的概率步驟，該步驟為: 建立分支跳轉(zhuǎn)表，將源程序中的每條分支指令與跳轉(zhuǎn)表內(nèi)的跳轉(zhuǎn)指令一一對應； 為跳轉(zhuǎn)表內(nèi)的跳轉(zhuǎn)指令分配獨立的計數(shù)器，并統(tǒng)計它們被執(zhí)行的概率； 分支概率的統(tǒng)計等價于對跳轉(zhuǎn)表內(nèi)的跳轉(zhuǎn)指令執(zhí)行概率的統(tǒng)計。
8.根據(jù)權(quán)利要求1所述的方法，其特征在，所述根據(jù)分支概率、執(zhí)行時間的長度，選擇關(guān)鍵路徑步驟包括: 當程序運行到葉子函數(shù)或出口函數(shù)時，計算沿路徑輸出路徑中的各個節(jié)點的執(zhí)行時間； 根據(jù)所述各路徑的執(zhí)行時間長度，確定關(guān)鍵路徑。
【文檔編號】G06F17/50GK103530471SQ201310504546
【公開日】2014年1月22日 申請日期:2013年10月23日 優(yōu)先權(quán)日:2013年10月23日
【發(fā)明者】朱浩, 王東輝, 洪纓 申請人:中國科學院聲學研究所