一種基于fpga的抗輻射的數(shù)據(jù)處理系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種基于FPGA的抗輻射的數(shù)據(jù)處理系統(tǒng)及方法，包含雙口RAM的商用SRAM結(jié)構(gòu)FPGA的可用于存在輻射等的惡劣環(huán)境的數(shù)據(jù)處理板卡。該數(shù)據(jù)處理板卡包括兩片抗輻射反熔絲型Aeroflex?UT6235FPGA和兩片非完全抗輻射的Xilinx?Virtex-5FX130T?FPGA以及相關(guān)的存儲和接口等外圍芯片。每片Xilinx?FPGA包括三個(gè)部分：控制和處理部分；第一路數(shù)據(jù)處理模塊，用于輸入數(shù)據(jù)處理，并將數(shù)據(jù)處理結(jié)果存入雙口RAM的第一個(gè)部分；與第一路數(shù)據(jù)處理模塊相同的第二路數(shù)據(jù)處理模塊，對同一輸入數(shù)據(jù)進(jìn)行相同處理，數(shù)據(jù)處理結(jié)果存入雙口RAM的第二個(gè)部分?？刂坪吞幚砟K比較這兩路處理模塊的處理結(jié)果，如果一致，則將處理結(jié)果存入指定存儲器。如不一致，則重新進(jìn)行處理。
【專利說明】—種基于FPGA的抗輻射的數(shù)據(jù)處理系統(tǒng)及方法
【技術(shù)領(lǐng)域】:
[0001]本發(fā)明涉及一種基于FPGA的數(shù)據(jù)處理板卡，特別涉及ー種基于FPGA的抗輻射的高性能數(shù)據(jù)處理系統(tǒng)及方法。
【背景技術(shù)】:
[0002]隨著新型高分辨率和主動(dòng)遙感儀器的發(fā)展，在諸如星載或航空遙感等應(yīng)用中，需要高性能數(shù)據(jù)處理系統(tǒng)對儀器獲取數(shù)據(jù)進(jìn)行實(shí)時(shí)或近實(shí)時(shí)處理以降低存儲或下傳數(shù)據(jù)量。
[0003]在諸如此類應(yīng)用中，工作環(huán)境較為惡劣，存在諸如高能粒子、宇宙射線、太陽軟X射線等輻射，這會(huì)引起電子器件失效和損傷。因此需要增強(qiáng)電子器件的抗輻射能力以減輕或防止類此事件的發(fā)生。輻射是指如X射線、珈碼射線等電磁波和中子、電子、阿爾法粒子等粒子引起的電尚等機(jī)制對處通系統(tǒng)廣生的損傷。
[0004]目前有三種級別的電子器件輻射容限；第一種是電子器件沒有保護(hù)措施，電子器件在惡劣環(huán)境中使用時(shí)經(jīng)歷各種可能的可恢復(fù)型和損傷型錯(cuò)誤；第二種是指常規(guī)的抗輻射容限，即環(huán)境中存在的輻射低于該水平時(shí)，器件的工作不受輻射的影響，包括通過設(shè)計(jì)使エ作在惡劣環(huán)境中的器件不發(fā)生損傷型錯(cuò)誤，但可恢復(fù)型錯(cuò)誤，如位翻轉(zhuǎn)仍有可能發(fā)生；第三種是指器件抗輻射，包括用于惡劣工作環(huán)境時(shí)，器件不發(fā)生可恢復(fù)型和損傷型錯(cuò)誤。
[0005]位翻轉(zhuǎn)是ー種在存儲器件或寄存器內(nèi)發(fā)生的狀態(tài)改變，例如從I變?yōu)?或者從0變?yōu)?，它是單粒子翻轉(zhuǎn)的ー種。它不會(huì)對器件產(chǎn)生致命的影響，但需要校正以防止錯(cuò)誤在計(jì)算等處理中的傳遞。電路翻轉(zhuǎn)是更嚴(yán)重的錯(cuò)誤，通常需要斷電和重啟，或者器件重置。
[0006]抗輻射器件的處理能力低于現(xiàn)有商用非完全抗輻射處理器件。非完全抗輻射器件是指具備一定抗輻射容限，即環(huán)境輻射低于此閾值時(shí)，器件可正常工作?？馆椛淦骷奶幚砟芰?，比如說，可能比現(xiàn)有商用非完全抗輻射器件低一到兩個(gè)數(shù)量級。
[0007]在星載或其他惡劣環(huán)境中使用商用或非宇航級器件對于滿足航天任務(wù)中不斷增長的處理性能要求有著很重要的意義，因?yàn)橐延械暮教旒壧幚砥骷奶幚砟芰^低。
[0008]因此在現(xiàn)有或新的數(shù)據(jù)處理系統(tǒng)中使用現(xiàn)有商用器件具備很大優(yōu)勢，它不需要重新設(shè)計(jì)新的處理器件，可使用現(xiàn)有標(biāo)準(zhǔn)接口和協(xié)議，方便系統(tǒng)擴(kuò)展?；赟RAM結(jié)構(gòu)FPGA，諸如Xilinx Virtex-5Q,具備很高的數(shù)據(jù)處理能力和靈活性，是ー類理想的高性能數(shù)據(jù)處理平臺，如何實(shí)現(xiàn)該類器件的抗輻射能力增強(qiáng)是其在星載等惡劣環(huán)境中應(yīng)用的關(guān)鍵。

【發(fā)明內(nèi)容】
:
[0009]針對以上不足，本發(fā)明給出了一種基于FPGA的抗輻射高性能數(shù)據(jù)處理板卡及抗輻射能力增強(qiáng)方法，采用內(nèi)嵌PowerPC處理器和FPGA邏輯門陣列構(gòu)建軟硬件協(xié)同架構(gòu)，解決基于商用SRAM結(jié)構(gòu)FPGA構(gòu)建的高性能、低功耗、緊湊型抗輻射數(shù)據(jù)處理系統(tǒng)的技術(shù)問題。
[0010]本發(fā)明的技術(shù)解決方案是:
[0011]基于商用SRAM結(jié)構(gòu)FPGA構(gòu)建的高性能、低功耗的緊湊型抗輻射數(shù)據(jù)處理系統(tǒng)，通過結(jié)構(gòu)設(shè)計(jì)和軟件方法實(shí)現(xiàn)其抗輻射能力增強(qiáng)，以提供接近抗輻射級別處理器件的可靠性。其特征之處在于:
[0012]1.數(shù)據(jù)處理板卡包括兩片抗輻射反熔絲型FPGA，兩片32K PROM和32K SRAM外擴(kuò)存儲器；兩片可重配置非完全抗輻射FPGA及對應(yīng)的配置Flash ;存儲器件包括兩片512MB具有檢錯(cuò)和糾錯(cuò)功能的Flash存儲器、兩片512MB具有檢錯(cuò)和糾錯(cuò)功能的SDRAM ;外設(shè)接ロ包括 PCIE、RS-422、以太網(wǎng)接 ロ、SATA, Mult1-Gbps Transceivers, I2C、CAN 和 GPIO ；
[0013]所述的兩片抗輻射反熔絲型FPGA采用Aeroflex UT6325FPGA。
[0014]所述的兩片可重配置非完全抗輻射FPGA采用Xilinx Virtex_5Q FX130T FPGA，對應(yīng)的配置Flash為32MB Xilinx配置Flash ；
[0015]2.本數(shù)據(jù)處理系統(tǒng)負(fù)責(zé)數(shù)據(jù)處理的Xilinx FPGA內(nèi)部采用內(nèi)嵌PowerPC處理器和FPGA邏輯門陣列構(gòu)建軟硬件協(xié)同數(shù)據(jù)處理架構(gòu)。對于算法結(jié)構(gòu)固定、運(yùn)算量大、高速的前端數(shù)據(jù)的處理，使用FPGA邏輯門陣列完成；對于算法流程復(fù)雜，運(yùn)算量相對較小的后端數(shù)據(jù)的處理，使用內(nèi)嵌PowerPC處理器完成，以提高本系統(tǒng)的數(shù)據(jù)處理能力。
[0016]3.本發(fā)明的數(shù)據(jù)處理系統(tǒng)抗輻射能力增強(qiáng)通過兩步實(shí)現(xiàn):第一歩，通過數(shù)據(jù)處理流程設(shè)計(jì)提供抗輻射能力增強(qiáng)。首先是系統(tǒng)邏輯設(shè)計(jì)優(yōu)化，然后是非完全抗輻射FPGA包括三個(gè)不同功能模塊:控制和處理模塊用于輸入或輸出數(shù)據(jù)控制、數(shù)據(jù)處理和存儲的控制、命令解碼和數(shù)據(jù)處理結(jié)果比較；第一路數(shù)據(jù)處理模塊，處理輸入數(shù)據(jù)，建立第一組輸出處理數(shù)據(jù)，并將數(shù)據(jù)處理結(jié)果存入雙ロ RAM的第一個(gè)部分；第二路與第一路相同的數(shù)據(jù)處理模塊，處理同一輸入數(shù)據(jù)，建立第二組輸出處理數(shù)據(jù)，并將數(shù)據(jù)處理結(jié)果存入雙ロ RAM的第二個(gè)部分；然后控制和處理模塊比較第一路和第二路數(shù)據(jù)處理模塊的輸出處理數(shù)據(jù)。如果這兩組數(shù)據(jù)一致，則將第一組或第二組處理輸出數(shù)據(jù)作為該片F(xiàn)PGA的輸出處理數(shù)據(jù)。還包括第ニ片與第一片完全相同的非完全抗輻射FPGA，對同一輸入數(shù)據(jù)進(jìn)行處理，用于建立第三組和第四組輸出處理數(shù)據(jù)，分別存入第二個(gè)雙ロ RAM的第一個(gè)和第二個(gè)部分，第二片F(xiàn)PGA的控制和處理模塊比較第三組和第四組輸出處理數(shù)據(jù)，如果這兩組數(shù)據(jù)一致，則將第三組或第四組處理輸出數(shù)據(jù)作為第二片F(xiàn)PGA的輸出處理數(shù)據(jù)。然后比較第一片和第二片非完全抗輻射FPGA的輸出數(shù)據(jù)，以檢測數(shù)據(jù)或數(shù)據(jù)處理過程中產(chǎn)生的錯(cuò)誤，這ー輸出數(shù)據(jù)比較由反熔絲型抗輻射型FPGA完成。當(dāng)發(fā)生錯(cuò)誤時(shí)，重新對數(shù)據(jù)進(jìn)行處理。進(jìn)ー步的方法還包括將來自第一片和第二片非完全抗輻射FPGA的輸出數(shù)據(jù)，下傳回地面，與地面的同類數(shù)據(jù)處理系統(tǒng)的輸出數(shù)據(jù)進(jìn)行比較。另外，使用反熔絲型抗輻射FPGA監(jiān)視非完全抗輻射FPGA數(shù)據(jù)處理過程及檢查錯(cuò)誤，可以去除大部分或者全部翻轉(zhuǎn)錯(cuò)誤。第二步，使用軟件方法對數(shù)據(jù)處理過程中可能存在的錯(cuò)誤進(jìn)行檢測和校正以實(shí)現(xiàn)抗輻射能力增強(qiáng)。即通過輸出處理結(jié)果檢測、三態(tài)冗余、看門狗、數(shù)據(jù)干擾標(biāo)示等方法檢測非完全抗輻射處理器數(shù)據(jù)處理過程中因輻射等引入的位翻轉(zhuǎn)等錯(cuò)誤，并對此類錯(cuò)誤進(jìn)行適當(dāng)校正。當(dāng)發(fā)生嚴(yán)重錯(cuò)誤時(shí)，執(zhí)行相關(guān)重啟邏輯。
[0017]本發(fā)明具有以下優(yōu)點(diǎn):
[0018]1.商用器件具有遠(yuǎn)高于宇航級抗輻射器件的處理能力。本發(fā)明提出的基于商用器件構(gòu)建用于存在輻射等惡劣環(huán)境的數(shù)據(jù)處理系統(tǒng)，通過設(shè)計(jì)和軟件方法實(shí)現(xiàn)抗輻射能力增強(qiáng)，可獲取非常高的數(shù)據(jù)處理能力，而無需重新設(shè)計(jì)專用抗輻射型處理器件，可有效降低成本，從而確保在航天任務(wù)中使用現(xiàn)有的商業(yè)級處理器件、存儲器件和其他電子元器件。[0019]2.基于SRAM結(jié)構(gòu)FPGA具備重配置能力，可通過重配置實(shí)現(xiàn)不同功能，而無需更改硬件設(shè)計(jì)。
[0020]3.基于FPGA的數(shù)據(jù)處理系統(tǒng)具備非常高的數(shù)據(jù)處理能力和應(yīng)用靈活性。
[0021]4.包含PowerPC的Xilinx FPGA構(gòu)建的數(shù)據(jù)處理系統(tǒng)具備軟硬件協(xié)同架構(gòu)，可方便采用FPGA邏輯門陣列或嵌入式PowerPC實(shí)現(xiàn)不同功能。
【專利附圖】

【附圖說明】:
[0022]附圖1數(shù)據(jù)處理板卡框圖。
[0023]附圖2Xilinx FPGA內(nèi)部模塊框圖。
[0024]附圖3Xi I inx FPGA包含的TMR模塊框圖。
[0025]附圖4TMR模塊工作流程圖。
【具體實(shí)施方式】:
[0026]在諸如航天儀器數(shù)據(jù)處理等應(yīng)用中，對可靠性的要求不像安全系統(tǒng)那么高，因此可放棄部分可靠性以換取處理能力提高。使用商用非完全抗輻射處理器件，即使發(fā)生ー些非損傷性錯(cuò)誤，諸如位翻轉(zhuǎn)，可通過相關(guān)技術(shù)予以校正，是有優(yōu)勢的。本發(fā)明中涉及的技術(shù)通過設(shè)計(jì)和軟件方式實(shí)現(xiàn)商用非完全抗輻射處理器件抗輻射能力的增強(qiáng)。
[0027]很多方法可以實(shí)現(xiàn)此類錯(cuò)誤的檢測和校正，但它們的應(yīng)用受制于計(jì)算量?；谔幚砹鞒淘O(shè)計(jì)和軟件方法實(shí)現(xiàn)抗輻射能力增強(qiáng)可確保數(shù)據(jù)處理系統(tǒng)處理的數(shù)據(jù)不會(huì)存在很大錯(cuò)誤，并且可獲得原始數(shù)據(jù)的關(guān)鍵信息。
[0028]基于現(xiàn)有技術(shù)構(gòu)建的處理系統(tǒng)可集成在ー個(gè)工作于存在輻射等惡劣環(huán)境中的儀器或平臺上，用以展示和驗(yàn)證基于設(shè)計(jì)和軟件方法的抗輻射能力增強(qiáng)、錯(cuò)誤校正及商用器件應(yīng)用于航天任務(wù)所涉及的其他相關(guān)技術(shù)。
[0029]本發(fā)明提出了ー種處理系統(tǒng)，可用于提高系統(tǒng)的靈活性、驗(yàn)證基于設(shè)計(jì)和軟件方法增強(qiáng)抗輻射能力的效果，以及與工作在惡劣環(huán)境的外部平臺的通信接ロ。
[0030]基于現(xiàn)有技術(shù)構(gòu)建的處理系統(tǒng)如附圖1所示。該處理板卡包括兩塊可重配置FPGA，例如 Xilinx Virtex_5FX130T FPGAs。Xilinx FPGAs 不是宇航級器件，它是具備一定輻射容限而不是完全抗輻射的，即環(huán)境輻射超過輻射容限時(shí)，該器件無法工作。每塊XilinxFPGAs包含兩個(gè)IBM PowerPC處理器以及32-bits RISC軟核，如圖2所示。Xilinx FPGAs采用背靠背方式安裝，以便全部或部分共享連接器以使安裝占用的空間最小，以提高計(jì)算效能。利用現(xiàn)有技術(shù)，通過將背靠背方式安裝的器件的共用輸入或輸出ロ合理分組，使用背靠背方式安裝的組件可以執(zhí)行相同指令或者對該部分進(jìn)行配置。這對基于軟件方法的抗輻射能力增強(qiáng)是很有用的，因?yàn)檫@需要在兩個(gè)獨(dú)立的部分，例如，兩塊Xilinx FPGAs，執(zhí)行相同的代碼、指令或任務(wù)，并將輸出處理數(shù)據(jù)的沖突標(biāo)志位進(jìn)行比較以檢測錯(cuò)誤及重復(fù)進(jìn)行運(yùn)算。一個(gè)背靠背集成電路板卡配置允許非常高的元件密度，因此與傳統(tǒng)的集成電路板卡相比，可減小所需的物理空間。
[0031]需要注意的一點(diǎn)是Xilinx FPGAs和其他的處理系統(tǒng)組件沒有必要完全使用背靠背安裝，及共用所有連接器。事實(shí)上，共用信號，在某些情況下，會(huì)降低信號速度。在特定情況下，SDRAM和Flash存儲器的信號是不共用的，因?yàn)榇祟愋盘柟灿玫陌寮壴O(shè)計(jì)很復(fù)雜。[0032]每個(gè)Xilinx FPGA都有相關(guān)的存儲器及接ロ，包括兩個(gè)具備檢錯(cuò)和糾錯(cuò)功能的512MB SDRAM。Xilinx FPGAs的控制和處理模塊使用512MB SDRAM存儲器。
[0033]該處理板卡還包括兩片抗輻射反熔絲型一次性編程的Aeroflex UT6325FPGA。兩個(gè)Aeroflex抗福射處理器用于處理系統(tǒng)任務(wù)管理和時(shí)序控制。Aeroflex處理器通過總線連接，使用背靠背安裝方法，以便全部或部分共用連接器以減少安裝所需的空間和規(guī)模，以優(yōu)化計(jì)算效能。ー個(gè)Aeroflex處理器可作為主控FPGA,另ー個(gè)Aeroflex處理器可作為從FPGA，以上兩個(gè)Aeroflex FPGA組合可用于監(jiān)測非完全抗輻射FPGA。需要指出的一點(diǎn)是，根據(jù)系統(tǒng)處理任務(wù)和單個(gè)非完全抗輻射FPGA處理能力確定所需抗輻射反熔絲型FPGAs的數(shù)目。在本發(fā)明的處理系統(tǒng)中，其中ー個(gè)Aeroflex FPGA包含ー個(gè)8位抗輻射微控制器。8位微控制器主要功能包括PowerPC處理器檢測、利用存儲的配置文件配置xilinx FPGA和重啟PowerPC處理器。Aeroflex FPGA還可作為看門ロ電路，定期接收來自PowerPC處理器的看門狗數(shù)據(jù)包，如果在規(guī)定時(shí)間內(nèi)沒有接到看門狗數(shù)據(jù)包，重啟看門狗數(shù)據(jù)包丟失的PowerPC處理器。與特定應(yīng)用相一致，Aeroflex FPGA還負(fù)責(zé)檢查比對Xilinx FPGA的輸出數(shù)據(jù)。所有的Xilinx FPGAs的數(shù)據(jù)存放在對應(yīng)的512MB Flash存儲器中，因此512MB Flash中有4路FPGA同時(shí)輸出的數(shù)據(jù)。
[0034]處理系統(tǒng)還包含兩塊具備檢錯(cuò)和糾錯(cuò)功能的512MB Flash存儲器，用于存放Xi I inx和Aeroflex FPGA的配置文件、Xi I inx FPGAs產(chǎn)生和使用的數(shù)據(jù)，例如，遙測數(shù)據(jù)和應(yīng)用文件。
[0035]如附圖1所示的處理器板卡還包括一個(gè)抗輻射的32K PROM和32K SRAM。PROM存放8位微控制器的控制和處理任務(wù)文件。工作吋，Aeroflex處理器從PROM中獲取控制和處理任務(wù)，并在32K SRAM中執(zhí)行該任務(wù)。然后Aeroflex處理器檢查512MB Flash存儲器，查看是否有更新任務(wù)需要執(zhí)行。
[0036]基于現(xiàn)有技術(shù)的處理板板卡的尺寸很小，例如小于4’ ’ X4’ ’ X7’ ’。處理板卡的功耗為7-25W，存儲能力為:1GB具有檢錯(cuò)和糾錯(cuò)能力的SDRAM，IGB具有檢錯(cuò)和糾錯(cuò)能力的Flash,32K SRAM 和 32K PROM。
[0037]基于現(xiàn)有技術(shù)構(gòu)建的處理系統(tǒng)可方便的與儀器或平臺連接，通過編程執(zhí)行特定任務(wù)。并且基于Xilinx FPGA的處理系統(tǒng)是現(xiàn)場可編程和可重復(fù)編程的，因而具有很高的應(yīng)用靈活性。
[0038]根據(jù)現(xiàn)有技術(shù)，可通過代替某些類型的抗輻射反熔絲型FPGA獲得現(xiàn)場可編程或可配置抗輻射處理系統(tǒng)。另外，可使用不同的抗輻射能力增強(qiáng)方法實(shí)現(xiàn)對諸如位翻轉(zhuǎn)、壞象元錯(cuò)誤等單粒子翻轉(zhuǎn)的檢測和校正，以避免由輻射引入錯(cuò)誤。
[0039]本發(fā)明涉及的抗輻射能力增強(qiáng)可通過兩步完成:第一歩，通過數(shù)據(jù)處理流程設(shè)計(jì)提供抗輻射能力增強(qiáng)；第二歩，使用軟件方法對數(shù)據(jù)處理過程中可能存在的錯(cuò)誤進(jìn)行檢測和校正以實(shí)現(xiàn)抗輻射能力增強(qiáng)。下面對以上兩步進(jìn)行詳細(xì)說明。
[0040](I)基于設(shè)計(jì)方法的抗輻射能力增強(qiáng)
[0041]本發(fā)明數(shù)據(jù)處理系統(tǒng)的Xilinx FPGA結(jié)構(gòu)框圖，如附圖2所示，每片XilinxFPGA都可按功能劃分為三個(gè)模塊:控制和處理模塊；第一路數(shù)據(jù)處理模塊；第二路與第一路相同的數(shù)據(jù)處理模塊；用于對同一輸入數(shù)據(jù)進(jìn)行雙路處理，給出第一組和第二組輸出處理數(shù)據(jù)。第二片與第一片完全相同的Xilinx FPGA，對同一輸入數(shù)據(jù)，給出第三路和第四路輸出處理數(shù)據(jù)。并對各路輸出處理數(shù)據(jù)進(jìn)行比較，以發(fā)現(xiàn)可能發(fā)生的錯(cuò)誤。Xilinx FPGA包含的雙ロ RAM允許Xilinx FPGA的控制和處理模塊實(shí)時(shí)檢測處理模塊的健康狀況，因?yàn)樘幚砟K寫入雙ロ RAM的數(shù)據(jù)可以與Xilinx FPGA的控制和處理單元進(jìn)行比較，因?yàn)殡pロ RAM允許不同模塊同時(shí)對其進(jìn)行讀寫操作。
[0042]如附圖2所示的框圖中，在單片Xi I inx FPGA中，標(biāo)識為Main CDH PPC_0的PowerPC處理器執(zhí)行控制和處理功能。另ー個(gè)被標(biāo)示為Spare PPC_1的PowerPC處理器構(gòu)成第一路數(shù)據(jù)處理模塊，處理輸入數(shù)據(jù)，并將輸出的處理數(shù)據(jù)送到控制和處理模塊。第三個(gè)處理器，標(biāo)示為MicroBlaze的32_bits的軟核RISC處理器構(gòu)成第二路數(shù)據(jù)處理模塊，執(zhí)行與Spare PPC_1相同的數(shù)據(jù)處理，其處理結(jié)果也送入控制和處理模塊。兩路數(shù)據(jù)處理模塊，都包含ー個(gè)PowerPC處理器、xilinx FPGA提供的RAM，例如塊RAM、ー個(gè)數(shù)字時(shí)鐘管理器(DCM)、相應(yīng)的邏輯門陣列。兩路數(shù)據(jù)處理模塊的數(shù)字時(shí)鐘管理器由控制和處理模塊通過GPIO進(jìn)行監(jiān)視，以確保數(shù)據(jù)處理模塊工作正常。如果需要，GPIO可執(zhí)行數(shù)字時(shí)鐘管理器重啟O
[0043]每路數(shù)據(jù)處理模塊的輸出處理數(shù)據(jù)可由附圖2中所示的各自對應(yīng)的CMD_TLMBRAMs送到控制和處理模塊，CMD_TLM BRAMs也可用于將控制和處理模塊的命令送到數(shù)據(jù)處理模塊。每個(gè)處理器，包括軟核RISC處理器都有自己的本地總線(PLB)用于數(shù)據(jù)流傳輸。
[0044]控制&處理模塊包括ー個(gè)PowerPC處理器、ー個(gè)數(shù)字時(shí)鐘管理器(DCM)、連接到處理板卡的512MB SDRAM的用于程序文件和數(shù)據(jù)存儲的根BRAM，ー個(gè)提供通過AeroflexFPGA與外部平臺連接的URAT，以及ー個(gè)USRT。當(dāng)控制和處理模塊重啟PowerPC處理器后，讀入控制和處理模塊的根BRAM中的配置文件完成初始化，然后通過USRT與Aerof lex FPGA開始通信?？刂坪吞幚砟K可以，例如，發(fā)送命令到SDRAM以及發(fā)送來自所有數(shù)據(jù)處理模塊的輸出處理數(shù)據(jù)到SDRAM。
[0045](2)基于軟件方式的抗輻射能力增強(qiáng)
[0046]在不同應(yīng)用中，可利用一種或多種檢測方式，例如地面站，對Xilinx FPGA的輸出處理數(shù)據(jù)進(jìn)行檢測。進(jìn)行這樣的檢測是必要的，因?yàn)榛谠O(shè)計(jì)和軟件方式實(shí)現(xiàn)抗輻射能力增強(qiáng)的靈活性和可靠性需要進(jìn)行監(jiān)控。代替的或額外的檢測手段還包括，在地面站中有同樣的處理板卡對相同數(shù)據(jù)進(jìn)行處理，比較處理后的數(shù)據(jù)；或者在軌的抗輻射Aeroflex FPGA執(zhí)行相同處理，與Xilinx FPGA輸出數(shù)據(jù)進(jìn)行比較。在特定應(yīng)用中，Aeroflex FPGA可在數(shù)據(jù)儲存或下傳前探測和減小數(shù)據(jù)錯(cuò)誤。
[0047]如附圖2中所示，每個(gè)Xilinx FPGA包含ー個(gè)TMR (三態(tài)冗余)監(jiān)控器。TMR技術(shù)是FPGA惡劣環(huán)境應(yīng)用時(shí)減輕單粒子翻轉(zhuǎn)的ー種常用技術(shù)，可在不同F(xiàn)PGA內(nèi)配置TMR模塊。附圖1所示系統(tǒng)中，每個(gè)Xilinx FPGA均包含TMR模塊，并且讀回自己的配置文件以防止配置文件被干擾。
[0048]ー種Xi I inx FPGA TMR監(jiān)控器模塊如附圖3所示。TMR監(jiān)控器邏輯可以讀取三路經(jīng)相同處理的數(shù)據(jù)，例如，模塊1，模塊2和模塊3，各表示ー個(gè)配置文件，并基于這三路數(shù)據(jù)進(jìn)行投票表決。在特定應(yīng)用中，TMR監(jiān)控器模塊實(shí)時(shí)運(yùn)行，不斷對數(shù)據(jù)進(jìn)行檢查，以發(fā)現(xiàn)可能存在的錯(cuò)誤。
[0049]TMR監(jiān)控器模塊工作流程圖如附圖4所示。上電后，Aeroflex FPGA微控制器利用配置文件對Xilinx FPGA進(jìn)行配置。一旦Xilinx FPGA配置完成，TMR監(jiān)控器模塊開始エ作。TMR監(jiān)控器模塊首先從內(nèi)部配置ロ(ICAP)，見附圖3，讀入第一個(gè)配置幀，幀錯(cuò)誤校正碼(FRAME ECC)寄存器完成該幀的執(zhí)行，如果沒有檢測到錯(cuò)誤，TMR監(jiān)控器模塊檢查該幀是否是最后ー個(gè)配置文件幀。如果該幀不是最后ー幀，則讀取下ー幀配置文件，并執(zhí)行一次讀幀錯(cuò)誤校正碼寄存器。如果該幀是最后ー幀，則返回讀配置文件，并且連續(xù)進(jìn)行該循環(huán)。
[0050]如果在幀錯(cuò)誤校正碼寄存器讀過程中發(fā)現(xiàn)錯(cuò)誤，如果探測到單個(gè)位翻轉(zhuǎn)錯(cuò)誤，報(bào)告并校正該錯(cuò)誤，該流程可確定該幀是否最后ー幀并進(jìn)行相應(yīng)處理。如果探測到雙位翻轉(zhuǎn)錯(cuò)誤，報(bào)告該錯(cuò)誤，流程確定該幀是否最后ー幀并進(jìn)行相應(yīng)處理。基于現(xiàn)有技術(shù)，單個(gè)位翻轉(zhuǎn)錯(cuò)誤可以被校正，兩位的位翻轉(zhuǎn)錯(cuò)誤不能校正。多于兩位的位翻轉(zhuǎn)錯(cuò)誤不能被檢測及校正。檢測到的位翻轉(zhuǎn)可使用局部重配置技術(shù)予以校正。
[0051]本發(fā)明的相關(guān)技術(shù)可有效除去非完全抗輻射FPGA應(yīng)用于惡劣環(huán)境時(shí)產(chǎn)生的95%的輻射相關(guān)錯(cuò)誤，特別是單粒子數(shù)翻轉(zhuǎn)錯(cuò)誤。然而，對于FPGA包含嵌入式處理器的情況，例如PowerPC處理器，輻射引起的位翻轉(zhuǎn)仍然會(huì)影響到嵌入式處理器及相關(guān)的存儲器，導(dǎo)致諸如位翻轉(zhuǎn)等單粒子翻轉(zhuǎn)。軟件方法的抗輻射能力增強(qiáng)主要用于保護(hù)嵌入式處理器。軟件方法的抗輻射能力增強(qiáng)，包括，例如使用數(shù)據(jù)干擾標(biāo)示的方法來檢測數(shù)據(jù)處理模塊產(chǎn)生的不正確結(jié)果，例如，在嵌入式處理器中當(dāng)出現(xiàn)不正確結(jié)果時(shí)，可通過重新對數(shù)據(jù)進(jìn)行處理的方法實(shí)現(xiàn)對錯(cuò)誤結(jié)果的校正。
[0052]數(shù)據(jù)干擾標(biāo)示包括一個(gè)捕獲函數(shù)、一個(gè)校驗(yàn)和函數(shù)、錯(cuò)誤探測及校正，以及其他可快速判斷兩個(gè)處理器的處理結(jié)果是否一致的方法。校驗(yàn)和包括計(jì)算ニ進(jìn)制數(shù)據(jù)塊中的ー個(gè)固定數(shù)量數(shù)據(jù)集以檢測數(shù)據(jù)傳輸或存儲過程中可能出現(xiàn)的錯(cuò)誤。通過實(shí)時(shí)監(jiān)測校驗(yàn)和函數(shù)，實(shí)現(xiàn)對錯(cuò)誤處理數(shù)據(jù)的檢測。錯(cuò)誤的檢測及校正是使用不可靠通信通道傳輸數(shù)據(jù)時(shí)的ー種確?？煽啃缘募夹g(shù)。
[0053]為執(zhí)行錯(cuò)誤檢查，處理系統(tǒng)的ー個(gè)專用存儲器用以存儲程序指令，當(dāng)處理器執(zhí)行該程序吋，獲得軟件方法的抗輻射能力增強(qiáng)?；蛘?，重配置器件時(shí)提供程序代碼。本發(fā)明中這ー程序代碼還存儲在處理系統(tǒng)的另一存儲器中。
[0054]本發(fā)明確認(rèn)數(shù)據(jù)干擾標(biāo)示的方法要求兩個(gè)處理器進(jìn)行檢測處理任務(wù)，并對處理結(jié)果進(jìn)行檢查。對于ニ進(jìn)制電路來說，對至少三個(gè)處理器的處理結(jié)果進(jìn)行比較更好。與使用檢查三路處理結(jié)果，并除去結(jié)果不同的那個(gè)的方法不同，本發(fā)明采用檢查兩路處理結(jié)果的校驗(yàn)和，如果校驗(yàn)和不一致，則重新進(jìn)行數(shù)據(jù)處理。
[0055]本發(fā)明中使用軟件方法增強(qiáng)處理系統(tǒng)抗輻射能力，當(dāng)出現(xiàn)由輻射等引起的嚴(yán)重錯(cuò)誤時(shí),Aeroflex FPGA的重啟邏輯可提供ー個(gè)或多個(gè)校正錯(cuò)誤路徑?？商峁┙oXilinx FPGA的重啟信號包括:軟件重啟命令、PowerPC重啟命令、邏輯重啟命令、程序重啟命令。
[0056]可根據(jù)應(yīng)用時(shí)任務(wù)需求，使用一個(gè)或多個(gè)數(shù)據(jù)處理板卡實(shí)現(xiàn)相關(guān)數(shù)據(jù)處理。
【權(quán)利要求】
1.一種基于FPGA的抗輻射的數(shù)據(jù)處理系統(tǒng)，其特征在于: 所述系統(tǒng)的數(shù)據(jù)處理板卡包括兩片抗輻射反熔絲型FPGA，兩片32K PROM和32K SRAM外擴(kuò)存儲器；兩片可重配置非完全抗輻射FPGA及對應(yīng)的配置Flash ;存儲器件包括兩片512MB具有檢錯(cuò)和糾錯(cuò)功能的Flash存儲器、兩片512MB具有檢錯(cuò)和糾錯(cuò)功能的SDRAM ;夕卜設(shè)接ロ包括 P(HE、RS-422、以太網(wǎng)接ロ、SATA、Mult1-Gbps Transceivers、I2C、CAN 和 GPIO ； 所述的兩片抗輻射反熔絲型FPGA采用Aeroflex UT6325FPGA。 所述的兩片可重配置非完全抗輻射FPGA采用Xilinx Virtex-5Q FX130T FPGA，對應(yīng)的配置 Flash 為 32MB Xilinx 配置 Flash。
2.ー種基于權(quán)利要求1所述系統(tǒng)的抗輻射能力增強(qiáng)方法，其特征在于: 數(shù)據(jù)處理系統(tǒng)抗輻射能力增強(qiáng)通過兩步實(shí)現(xiàn):第一歩，通過數(shù)據(jù)處理流程設(shè)計(jì)提供抗輻射能力增強(qiáng)，首先是系統(tǒng)邏輯設(shè)計(jì)優(yōu)化，然后是非完全抗輻射FPGA包括三個(gè)不同功能模塊:控制和處理模塊用于輸入或輸出數(shù)據(jù)控制、數(shù)據(jù)處理和存儲的控制、命令解碼和數(shù)據(jù)處理結(jié)果比較；第一路數(shù)據(jù)處理模塊，處理輸入數(shù)據(jù)，建立第一組輸出處理數(shù)據(jù)，并將數(shù)據(jù)處理結(jié)果存入雙ロ RAM的第一個(gè)部分；第二路與第一路相同的數(shù)據(jù)處理模塊，處理同一輸入數(shù)據(jù)，建立第二組輸出處理數(shù)據(jù)，并將數(shù)據(jù)處理結(jié)果存入雙ロ RAM的第二個(gè)部分；然后控制和處理模塊比較第一路和第二路數(shù)據(jù)處理模塊的輸出處理數(shù)據(jù)，如果這兩組數(shù)據(jù)一致，則將第一組或第二組處理輸出數(shù)據(jù)作為該片F(xiàn)PGA的輸出處理數(shù)據(jù)。還包括第二片與第一片完全相同的非完全抗輻射FPGA，對同一輸入數(shù)據(jù)進(jìn)行處理，用于建立第三組和第四組輸出處理數(shù)據(jù)，分別存入第二個(gè)雙ロ RAM的第一個(gè)和第二個(gè)部分，第二片F(xiàn)PGA的控制&處理模塊比較第三組和第四組輸出處理數(shù)據(jù)，如果這兩組數(shù)據(jù)一致，則將第三組或第四組處理輸出數(shù)據(jù)作為第二片F(xiàn)PGA的輸出處理數(shù)據(jù)，然后比較第一片和第二片非完全抗輻射FPGA的輸出數(shù)據(jù)，以檢測數(shù)據(jù)或數(shù)據(jù)處理過程中產(chǎn)生的錯(cuò)誤，這ー輸出數(shù)據(jù)比較由反熔絲型抗輻射型FPGA完成；當(dāng)發(fā)生錯(cuò)誤時(shí)，重新對數(shù)據(jù)進(jìn)行處理。進(jìn)ー步的方法還包括將來自第一片和第二片非完全抗輻射FPGA的輸出數(shù)據(jù)，下傳回地面，與地面的同類數(shù)據(jù)處理系統(tǒng)的輸出數(shù)據(jù)進(jìn)行比較；另外，使用反熔絲型抗輻射FPGA監(jiān)視非完全抗輻射FPGA數(shù)據(jù)處理過程及檢查錯(cuò)誤，可以去除大部分或者全部位翻轉(zhuǎn)錯(cuò)誤；第二步，使用軟件方法對數(shù)據(jù)處理過程中可能存在的錯(cuò)誤進(jìn)行檢測和校正以實(shí)現(xiàn)抗輻射能力增強(qiáng)，即通過輸出處理結(jié)果檢測、三態(tài)冗余、看門狗、數(shù)據(jù)干擾標(biāo)示等方法檢測非完全抗輻射處理器數(shù)據(jù)處理過程中因輻射等引入的位翻轉(zhuǎn)等錯(cuò)誤，并對此類錯(cuò)誤進(jìn)行適當(dāng)校正，當(dāng)發(fā)生嚴(yán)重錯(cuò)誤時(shí)，執(zhí)行相關(guān)重啟邏輯。
【文檔編號】G06F11/00GK103500125SQ201310469685
【公開日】2014年1月8日 申請日期:2013年10月10日 優(yōu)先權(quán)日:2013年10月10日
【發(fā)明者】劉加慶, 丁雷, 彭衛(wèi), 譚嬋, 侯義合, 劉宇軒, 朱學(xué)謙 申請人:中國科學(xué)院上海技術(shù)物理研究所