射頻識別中的負載調(diào)制模塊的制作方法
【專利摘要】本發(fā)明公開了一種射頻識別中的負載調(diào)制模塊，包括：一耦合電路，用于將信號耦合到射頻識別卡片端，或者將射頻識別卡片端的負載調(diào)制信號耦合到讀卡機端；一負載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機；其中還包括：一限幅電路，與所述負載調(diào)制電路的輸出端相連接，用于對所述負載調(diào)制電路的輸出進行限幅，并為該負載調(diào)制電路提供一可變電壓；該可變電壓跟隨場強變化而變化，場強增大時，該可變電壓也增高，場強降低時，該可變電壓也降低；且在大場強時能控制負載調(diào)制電路導通，完成負載調(diào)制。本發(fā)明能夠較好的改善大場強下的負載調(diào)制波形和負載調(diào)制深度，增強射頻識別卡片的兼容性。
【專利說明】射頻識別中的負載調(diào)制模塊

【技術領域】
[0001]本發(fā)明涉及模擬集成電路中負載調(diào)制電路領域，特別是涉及一種射頻識別中的負載調(diào)制模塊。

【背景技術】
[0002]在射頻識別中，射頻識別卡片需要耦合讀卡機發(fā)出來的模擬信號，并解調(diào)出讀卡機發(fā)出的數(shù)據(jù)再送給數(shù)字電路處理，數(shù)字電路將處理后的數(shù)據(jù)再經(jīng)過負載調(diào)制電路返回給讀卡機，這就完成了整個通訊過程。將數(shù)據(jù)返回給讀卡機的過程就是負載調(diào)制，負載調(diào)制的波形和負載調(diào)制深度不好，會影響讀卡機對數(shù)據(jù)的解調(diào)，因此負載調(diào)制電路非常重要和關鍵。
[0003]參見圖1，在傳統(tǒng)的負載調(diào)制電路中，NMOS晶體管麗3就相當于一個開關，調(diào)制的時候就導通，不調(diào)制的時候就關閉，DIN是控制信號，由數(shù)字電路提供并控制。MOS晶體管的導通和關閉會影響著天線上的信號，當MOS晶體管導通時，天線上的信號就會被拉下來，形成一個的凹槽，一個一個的凹槽信號就是負載調(diào)制波形，在這些波形中帶有數(shù)據(jù)，最后再由讀卡機解調(diào)出來。這種結(jié)構(gòu)的優(yōu)點是簡單，容易實現(xiàn)，工作在小場強下，負載調(diào)制波形和負載調(diào)制深度都還不錯；缺點是工作在大場強下，負載調(diào)制波形和負載調(diào)制深度都變差，讀卡機難以解調(diào)，或者容易導致讀卡機解調(diào)錯誤。如果讀卡機解調(diào)出錯，整個通訊也就失敗了。因此在各個場強下都具有較好的負載調(diào)制波形和較大的負載調(diào)制深度都是非常重要的。


【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術問題是提供一種射頻識別中的負載調(diào)制模塊，能夠較好的改善大場強下的負載調(diào)制波形和負載調(diào)制深度，增強射頻識別卡片的兼容性。
[0005]為解決上述技術問題，本發(fā)明的射頻識別中的負載調(diào)制模塊，包括:
[0006]一耦合電路，用于將信號耦合到射頻識別卡片端，或者將射頻識別卡片端的負載調(diào)制信號稱合到讀卡機端；
[0007]一負載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機；其中還包括:一限幅電路，與所述負載調(diào)制電路的輸出端相連接，用于對所述負載調(diào)制電路的輸出進行限幅，并為該負載調(diào)制電路提供一可變電壓；該可變電壓跟隨場強變化而變化，場強增大時，該可變電壓也增高，場強降低時，可變電壓也降低；且在大場強時能控制負載調(diào)制電路導通，完成負載調(diào)制。
[0008]本發(fā)明的負載調(diào)制模塊，通過一個隨場強變化的可變電壓來控制負載調(diào)制電路，當工作在小場強時，可變電壓的電壓值不大，可以很好的控制和完成信號的負載調(diào)制；當工作在大場強時，其電壓值比較大，能夠?qū)⑻炀€波形拉下來，同樣可以形成較好的負載調(diào)制波形和較大的負載調(diào)制深度。因此本發(fā)明的負載調(diào)制電路不僅在小場強下的負載調(diào)制波形和負載調(diào)制深度好，大場強下的負載調(diào)制波形和負載調(diào)制深度也很好能更好的滿足讀卡機的解調(diào)；射頻識別卡片能夠較好的兼容各種讀卡機，從而保證射頻識別卡片的正常通訊，增強了射頻識別卡片的兼容性。

【專利附圖】

【附圖說明】
[0009]下面結(jié)合附圖與【具體實施方式】對本發(fā)明作進一步詳細的說明:
[0010]圖1是現(xiàn)有的負載調(diào)制電路原理圖；
[0011]圖2是所述射頻識別中的負載調(diào)制模塊一實施例原理圖。

【具體實施方式】
[0012]圖2是本發(fā)明的一實施例，所述射頻識別中的負載調(diào)制模塊，包括:一耦合電路，與所述耦合電路的輸出端相連接的一負載調(diào)制電路，與所述負載調(diào)制電路的輸出端相連接的一限幅電路。為了改善大場強下的負載調(diào)制波形和負載調(diào)制深度，增強射頻識別卡片的兼容性，所述負載調(diào)制電路通過一個可變電壓，在大場強下來控制負載調(diào)制電路中NMOS晶體管麗I和麗2的開啟，從而實現(xiàn)負載調(diào)制。
[0013]所述耦合電路，由電感LI，電感L2和電容Cl組成。電容Cl并聯(lián)在電感L2的兩端。輸入信號IN通過電感LI和L2耦合到射頻識別卡片端，與電容Cl發(fā)生諧振；同時，將數(shù)據(jù)信號輸入給射頻電路，射頻電路解調(diào)出數(shù)字信號傳送給數(shù)字電路，數(shù)字電路將處理后的數(shù)據(jù)再返回給讀卡機。數(shù)字電路處理后返回的數(shù)據(jù)以負載調(diào)制的方式返回，即數(shù)字電路通過控制圖2中負載調(diào)制電路的負載調(diào)制信號端的負載調(diào)制信號DIN的電壓值來實現(xiàn)負載調(diào)制。負載調(diào)制信號DIN由數(shù)字電路提供和控制。
[0014]所述負載調(diào)制電路由NMOS晶體管麗1、麗2和麗3，PMOS晶體管MP1，反相器INVl和反相器INV2組成。
[0015]NMOS晶體管MNl的漏極與耦合電路的電感L2的一端相連接，該連接的節(jié)點作為天線的一連接端ANTl端；NM0S晶體管麗2的漏極與耦合電路的電感L2的另一端相連接，該連接的節(jié)點作為天線的另一連接端ANT2端；NM0S晶體管麗I的源極與NMOS晶體管麗2的源極接地。NMOS晶體管麗I的柵極與NMOS晶體管麗2的柵極相連接，其連接的節(jié)點設為A。
[0016]反相器INVl的輸出端與反相器INV2的輸入端相連接，反相器INV2的輸出端與PMOS晶體管MPl的柵極相連接；反相器INVl的輸入端作為負載調(diào)制電路的負載調(diào)制信號端輸入負載調(diào)制信號DIN，并與NMOS晶體管麗3的柵極相連接；PM0S晶體管MPl的源極作為輸入可變電壓端輸入可變電壓VLM。NMOS晶體管麗3的源極接地。PMOS晶體管MPl的漏極與NMOS晶體管MN3的漏極與節(jié)點A相連接。
[0017]所述限幅電路由NMOS晶體管MN4，MN5，MN6，MN7，MN8，MN9和MN10，以及電阻Rl組成。
[0018]NMOS晶體管MN4的柵極和漏極與所述ANTl端相連接，NMOS晶體管麗5的柵極和漏極與所述ANT2端相連接，NMOS晶體管MN4的源極與NMOS晶體管MN5的源極相連接，其連接的節(jié)點設為B。
[0019]NMOS晶體管MN6的源極、NMOS晶體管MN9的源極和NMOS晶體管MNlO的漏極與所述B點相連接。NMOS晶體管MN6的柵極和漏極與NMOS晶體管MN7的源極相連接，NMOS晶體管MN7的柵極和漏極與NMOS晶體管MN8的源極相連接，NMOS晶體管MN8的柵極和漏極接地。
[0020]NMOS晶體管MN9的柵極與NMOS晶體管MN6的柵極相連接，NMOS晶體管MN9的漏極與電阻Rl的一端相連接，電阻Rl的另一端接地。NMOS晶體管MN9的漏極與電阻Rl的相連接的節(jié)點作為可變電壓的輸出端，輸出可變電壓VLIM。
[0021]NMOS晶體管MNlO的柵極與可變電壓的輸出端相連接，其源極接地。
[0022]所述限幅電路除了具有限幅本身的功能外，還為負載調(diào)制電路提供一個可變電壓VLIM0該可變電壓VLIM隨著場強的變化而變化。當所述射頻識別中的負載調(diào)制模塊工作在小場強時，可變電壓VLIM的電壓值也較低，隨著場強的增加可變電壓VLIM的電壓值也隨著增加。當所述射頻識別中的負載調(diào)制模塊工作在大場強下時，可變電壓VLIM的電壓值也較大。
[0023]當B點電壓升高并大于NMOS晶體管MN6、麗7和MN8的閾值電壓之和時，可變電壓VLIM的電壓值就升高，并逐漸打開NMOS晶體管麗10泄放多余電流；隨之B點電壓將降低，最后穩(wěn)定在三個NMOS晶體管MN6、麗7和MN8的閾值電壓之和的電壓值上。因此，可變電壓VLIM的電壓值是隨著場強變化而變化的，場強小，可變電壓VLIM值就小，場強大，可變電壓VUM值就變大。本發(fā)明就是通過VUM電壓值控制負載調(diào)制波形和負載調(diào)制深度的。
[0024]當負載調(diào)制信號DIN為低電平時，就意味著負載調(diào)制電路開始工作了。NMOS晶體管麗3首先被關閉，隨之PMOS晶體管MPl管導通并將可變電壓VUM傳輸?shù)紸點，A點一旦有電壓后，NMOS晶體管MNl和MN2就導通，并且會將天線兩端ANTl和ANT2端的信號拉下來，形成凹槽，也就實現(xiàn)和完成了信號的負載調(diào)制。A點電壓大小直接決定著NMOS晶體管麗I和麗2的開啟程度。在小場強下，天線兩端電壓值較小，A點電壓也小，NMOS晶體管麗I和麗2開啟的也小，天線端的波形也比較容易被拉下去形成凹槽，因此負載調(diào)制波形和負載調(diào)制深度的效果都還可以。隨著場強的增加，A點電壓也將升高，NMOS晶體管MNl和MN2開啟程度也增加，負載調(diào)制波形和負載調(diào)制深度也還好。在大場強下，天線兩端電壓雖然比較大，但A點電壓也比較高，NMOS晶體管麗I和麗2的開啟就非常充分，因此天線兩端波形也容易形成凹槽，因此大場強下負載調(diào)制波形和負載調(diào)制深度也較好。
[0025]負載調(diào)制主要由NMOS晶體管麗I和麗2完成，可變電壓VUM通過反相器INVl，反相器INV2，PM0S晶體管MPl和NMOS晶體管麗3在負載調(diào)制期間順利傳輸?shù)紸點，配合NMOS晶體管麗I和麗2完成負載調(diào)制。
[0026]射頻識別卡片的工作場強一般是1.5A/m?7.5A/m。對于不同類型的射頻識別卡片，其定義的大場強可能差別很大，一般情況下當場強為6A/m以上時可以認為是大場強，或者當場強為7A/m以上時可以認為是大場強。
[0027]類似的對于不同類型的射頻識別卡片，其定義的小場強也可能差別很大。
[0028]雖然本發(fā)明利用具體的實施例進行說明，但是對實施例的說明并不限制本發(fā)明的范圍。本領域內(nèi)的熟練技術人員通過參考本發(fā)明的說明，在不背離本發(fā)明的精神和范圍的情況下，容易進行各種修改或者可以對實施例進行組合。
【權利要求】
1.一種射頻識別中的負載調(diào)制模塊，包括: 一耦合電路，用于將信號耦合到射頻識別卡片端，或者將射頻識別卡片端的負載調(diào)制信號耦合到讀卡機端； 一負載調(diào)制電路，與所述耦合電路的輸出端相連接，用于將數(shù)字電路處理后的數(shù)據(jù)返回給讀卡機；其特征在于，還包括: 一限幅電路，與所述負載調(diào)制電路的輸出端相連接，用于對所述負載調(diào)制電路的輸出進行限幅，并為該負載調(diào)制電路提供一可變電壓；該可變電壓跟隨場強變化而變化，場強增大時，該可變電壓也增高，場強降低時，可變電壓也降低；且在大場強時能控制負載調(diào)制電路導通，完成負載調(diào)制。
2.如權利要求1所述的負載調(diào)制模塊，其特征在于: 所述耦合電路，由第一電感，第二電感和一電容組成，所述電容并聯(lián)在第二電感的兩端；輸入信號通過第一電感和第二電感耦合到射頻識別卡片端，與所述電容發(fā)生諧振。
3.如權利要求1或2所述的負載調(diào)制模塊，其特征在于: 所述負載調(diào)制電路由第一 NMOS晶體管、第二 NMOS晶體管和第二 NMOS晶體管，第一PMOS晶體管，第一反相器和第二反相器組成； 第一 NMOS晶體管的漏極與耦合電路的第二電感的一端相連接，該連接的節(jié)點作為天線的一連接端設為ANTl端；第二 NMOS晶體管的漏極與耦合電路的第二電感的另一端相連接，該連接的節(jié)點作為天線的另一連接端設為ANT2端；第一 NMOS晶體管的源極與第二NMOS晶體管的源極接地；第一 NMOS晶體管的柵極與第二 NMOS晶體管的柵極相連接，其連接的節(jié)點設為A ; 第一反相器的輸出端與第二反相器的輸入端相連接，第二反相器的輸出端與第一 PMOS晶體管的柵極相連接；第一反相器的輸入端作為負載調(diào)制電路的負載調(diào)制信號端輸入負載調(diào)制信號DIN，并與第三NMOS晶體管的柵極相連接；第一 PMOS晶體管的源極作為輸入可變電壓端輸入可變電壓VLIM，第三NMOS晶體管的源極接地；第一 PMOS晶體管的漏極與第三NMOS晶體管的漏極與節(jié)點A相連接。
4.如權利要求3所述的負載調(diào)制模塊，其特征在于: 所述限幅電路由第四NMOS晶體管?第十NMOS晶體管，以及一電阻組成； 第四NMOS晶體管的柵極和漏極與所述ANTl端相連接，第五NMOS晶體管的柵極和漏極與所述ANT2端相連接，第四NMOS晶體管的源極與第五NMOS晶體管的源極相連接，其連接的節(jié)點設為B ； 第六NMOS晶體管的源極、第九NMOS晶體管的源極和第十NMOS晶體管的漏極與所述B點相連接；第六NMOS晶體管的柵極和漏極與第七NMOS晶體管的源極相連接，第七NMOS晶體管的柵極和漏極與第八NMOS晶體管的源極相連接，第八NMOS晶體管的柵極和漏極接地； 第九NMOS晶體管的柵極與第六NMOS晶體管的柵極相連接，第九NMOS晶體管的漏極與所述電阻的一端相連接，該電阻的另一端接地；第九NMOS晶體管的漏極與所述電阻相連接的節(jié)點作為可變電壓的輸出端，輸出可變電壓VLIM ; 第十NMOS晶體管的柵極與可變電壓VLIM的輸出端相連接，其源極接地。
5.如權利要求1所述的負載調(diào)制模塊，其特征在于: 所述限幅電路由第四NMOS晶體管?第十NMOS晶體管，以及一電阻組成； 第四NMOS晶體管的柵極和漏極與所述ANTl端相連接，第五NMOS晶體管的柵極和漏極與所述ANT2端相連接，第四NMOS晶體管的源極與第五NMOS晶體管的源極相連接，其連接的節(jié)點設為B ； 第六NMOS晶體管的源極、第九NMOS晶體管的源極和第十NMOS晶體管的漏極與所述B點相連接；第六NMOS晶體管的柵極和漏極與第七NMOS晶體管的源極相連接，第七NMOS晶體管的柵極和漏極與第八NMOS晶體管的源極相連接，第八NMOS晶體管的柵極和漏極接地； 第九NMOS晶體管的柵極與第六NMOS晶體管的柵極相連接，第九NMOS晶體管的漏極與所述電阻的一端相連接，該電阻的另一端接地；第九NMOS晶體管的漏極與所述電阻相連接的節(jié)點作為可變電壓的輸出端，輸出可變電壓VLIM ; 第十NMOS晶體管的柵極與可變電壓VLIM的輸出端相連接，其源極接地。
【文檔編號】G06K7/00GK104518735SQ201310447401
【公開日】2015年4月15日 申請日期:2013年9月26日 優(yōu)先權日:2013年9月26日
【發(fā)明者】傅志軍, 馬和良 申請人:上海華虹集成電路有限責任公司