列選擇多路復(fù)用器、方法和采用其的計(jì)算機(jī)存儲(chǔ)器子系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供了列選擇多路復(fù)用器、方法和采用其的計(jì)算機(jī)存儲(chǔ)器子系統(tǒng)。列選擇多路復(fù)用器、從隨機(jī)存取存儲(chǔ)器讀取數(shù)據(jù)的方法和涉及該多路復(fù)用器或該方法的存儲(chǔ)器子系統(tǒng)。在一個(gè)實(shí)施例中，列選擇多路復(fù)用器包括：（1）第一場(chǎng)效應(yīng)晶體管，具有經(jīng)由反相器耦連到靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的位線的柵極，（2）第二場(chǎng)效應(yīng)晶體管，與第一場(chǎng)效應(yīng)晶體管串行地耦連并具有耦連到靜態(tài)隨機(jī)存取存儲(chǔ)器陣列的列選擇總線的柵極，以及（3）鎖存器，具有耦連到第一和第二場(chǎng)效應(yīng)晶體管的輸入。
【專利說明】列選擇多路復(fù)用器、方法和采用其的計(jì)算機(jī)存儲(chǔ)器子系統(tǒng)
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求于2012年9月25日由Gotterba等人所提交的序列號(hào)為13/626，090的、標(biāo)題為“COLUMN SELECT MULTIPLEXER AND METHOD FOR STATIC RANDOM-ACCESS MEMORYAND COMPUTER MEMORY SUBSYSTEM EMPLOYING THE SAME”的美國申請(qǐng)的優(yōu)先權(quán)，在先申請(qǐng)與本申請(qǐng)共同受讓，并在本文通過援引的方式加以合并。
【技術(shù)領(lǐng)域】
[0003]本申請(qǐng)總地涉及包括隨機(jī)存取存儲(chǔ)器(RAM)的計(jì)算機(jī)存儲(chǔ)器子系統(tǒng)，并且，更具體地，涉及用于靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的列選擇多路復(fù)用器。
【背景技術(shù)】
[0004]SRAM長(zhǎng)久以來已成為用作快速存儲(chǔ)器的普遍選擇。出于該原因，SRAM在計(jì)算機(jī)系統(tǒng)例如個(gè)人計(jì)算機(jī)(PC)和工作站中通常用作高速緩存存儲(chǔ)器。SRAM明顯快于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)，因?yàn)槠洳恍杷⑿拢⑶绎@著快于硬盤驅(qū)動(dòng)器，因?yàn)閺钠渲羞M(jìn)行讀取不要求機(jī)械動(dòng)作。
[0005]已采取各種方法來增加SRAM速度。一個(gè)方法涉及改進(jìn)存儲(chǔ)器位單元切換速度。另一個(gè)方法涉及采用針對(duì)大SRAM陣列的電流感測(cè)。又一個(gè)方法涉及將位線預(yù)充電到低于VDD的電平。所有這些技術(shù)都有前景。

【發(fā)明內(nèi)容】

[0006]一個(gè)方面提供列選擇多路復(fù)用器。在一個(gè)實(shí)施例中，列選擇多路復(fù)用器包括:(1)第一開關(guān)，具有經(jīng)由反相器耦連到SRAM陣列的位線的柵極，(2)第二開關(guān)，與第一開關(guān)串行地耦連并具有耦連到SRAM陣列的列選擇總線的柵極，以及(3)鎖存器，具有耦連到第一和第二開關(guān)的輸入。
[0007]另一方面提供從SRAM陣列的位單元讀取數(shù)據(jù)的方法。在一個(gè)實(shí)施例中，方法包括:(1)將位單元中的經(jīng)反相的值提供到第一場(chǎng)效應(yīng)晶體管的柵極，(2)將列選擇信號(hào)提供到與第一場(chǎng)效應(yīng)晶體管串行地耦連的第二場(chǎng)效應(yīng)晶體管的柵極，以及(3)僅當(dāng)?shù)谝缓偷诙?chǎng)效應(yīng)晶體管是ON (打開)時(shí)采用第一和第二場(chǎng)效應(yīng)晶體管以在鎖存器的輸入上強(qiáng)加(impress)邏輯零。
[0008]又一方面提供存儲(chǔ)器子系統(tǒng)。在一個(gè)實(shí)施例中，存儲(chǔ)器子系統(tǒng)包括:(1)存儲(chǔ)器控制器，(2)第一 RAM陣列，耦連到存儲(chǔ)器控制器，(3)第二 RAM陣列，耦連到存儲(chǔ)器控制器，以及(4)列選擇多路復(fù)用器，耦連到第一 RAM陣列和第二 RAM陣列。在一個(gè)實(shí)施例中，列選擇多路復(fù)用器具有:(I)第一開關(guān)，具有耦連到第一 RAM陣列的位線的柵極，(2)第二開關(guān)，與第一開關(guān)串行地耦連并具有耦連到RAM陣列的列選擇總線的柵極，以及(3)鎖存器，具有耦連到第一和第二開關(guān)的輸入?！緦＠綀D】

【附圖說明】
[0009]現(xiàn)在結(jié)合附圖對(duì)接下來的描述進(jìn)行參考，其中:
[0010]圖1是包含具有至少一個(gè)列選擇多路復(fù)用器的SRAM的存儲(chǔ)器子系統(tǒng)的一個(gè)實(shí)施例的框圖；
[0011]圖2是SRAM可采用的列選擇多路復(fù)用器的一個(gè)實(shí)施例的混合框圖/示意圖；
[0012]圖3是與圖2的列選擇多路復(fù)用器相關(guān)聯(lián)的預(yù)充電電路的一個(gè)實(shí)施例的示意圖；以及
[0013]圖4是從SRAM陣列的位單元讀取數(shù)據(jù)的方法的一個(gè)實(shí)施例的流程圖。
【具體實(shí)施方式】
[0014]如上文所述，SRAM對(duì)于較高性能PC和其他計(jì)算機(jī)系統(tǒng)具有顯著提高的存儲(chǔ)器速度。因此，已進(jìn)行大量工作以改進(jìn)其設(shè)計(jì)的各個(gè)方面來提高其速度。
[0015]然而，本文意識(shí)到的是，存儲(chǔ)器位單元切換速度、感應(yīng)位值的方式和位線預(yù)充電的電平不是存儲(chǔ)器延遲的僅有根源。負(fù)責(zé)從存儲(chǔ)器位單元讀取數(shù)據(jù)的電路引入其自己的延遲。
[0016]相關(guān)領(lǐng)域的技術(shù)人員熟悉的是，雖然一行存儲(chǔ)器位單元同時(shí)被激活，但是僅該行中的一個(gè)位單元實(shí)際試圖被讀取。因此，采用列選擇多路復(fù)用器以從行中的位單元中的每一個(gè)來接收數(shù)據(jù)并基于也由列選擇多路復(fù)用器所接收的列選擇信號(hào)將來自位單元之一的數(shù)據(jù)提供為輸出。
[0017]常規(guī)列選擇多路復(fù)用器典型地使用η溝道金屬氧化物半導(dǎo)體(NMOS)場(chǎng)效應(yīng)晶體管(FET)傳輸門(passgate)以將來自提供其輸入的位線的數(shù)據(jù)傳達(dá)到其輸出。列選擇信號(hào)被提供到FET的柵極，數(shù)據(jù)被提供到其源極。響應(yīng)于列選擇信號(hào)進(jìn)行切換的FET將數(shù)據(jù)傳遞到其漏極。
[0018]本文意識(shí)到的是，傳輸門相對(duì)慢地進(jìn)行傳送，因此通過采用切換快于傳輸門的電路可增加列選擇多路復(fù)用器的速度。進(jìn)一步意識(shí)到的是，總的來講，較快的列選擇多路復(fù)用器將不僅對(duì)SRAM有明顯的益處，而且對(duì)RAM也如此。
[0019]對(duì)降低由傳輸門所導(dǎo)致的延遲的常規(guī)嘗試涉及將位線直接饋送到邏輯門的級(jí)聯(lián)樹(cascading tree)中。雖然該方法減少與傳輸門相關(guān)聯(lián)的時(shí)間常數(shù)，但是所要求的邏輯門的樹加長(zhǎng)了數(shù)據(jù)必須經(jīng)過其讀取的關(guān)鍵路徑并且典型地要求大量IC面積來實(shí)現(xiàn)，特別是用于具有大數(shù)目的輸入的列選擇多路復(fù)用器。其在面積方面大而昂貴，最終是不合需要的。
[0020]需要的是從根本上不同的、不僅避免傳輸門而且避免邏輯門的級(jí)聯(lián)樹(典型地，互補(bǔ)金屬氧化物半導(dǎo)體或稱CMOS)的列選擇多路復(fù)用器拓?fù)洹Ｒ虼?，本文所引入的是列選擇多路復(fù)用器和從包括SRAM的RAM中讀取數(shù)據(jù)的方法的各種實(shí)施例?？偟膩碇v，本文所引入的列選擇多路復(fù)用器的實(shí)施例采用NMOS FET，而不是使用位線(經(jīng)由反相器)來驅(qū)動(dòng)FET的柵極。在參考本文所具體示出和描述的實(shí)施例將理解的方式中，柵極驅(qū)動(dòng)FET能夠比傳輸門更快地切換，因此新穎的列選擇多路復(fù)用器提供更快的、從SRAM讀取數(shù)據(jù)的方式。方法實(shí)施例顯示類似的讀取速度增加。
[0021]本文還描述了:憑借本文所公開的新穎的列選擇多路復(fù)用器或方法的實(shí)施例的其使用，呈現(xiàn)出更快讀取時(shí)間的存儲(chǔ)器子系統(tǒng)的各種實(shí)施例。
[0022]圖1是包含具有至少一個(gè)列選擇多路復(fù)用器(未示出)的SRAM的存儲(chǔ)器子系統(tǒng)100的一個(gè)實(shí)施例的框圖。存儲(chǔ)器子系統(tǒng)100包括存儲(chǔ)器控制器110、第一存儲(chǔ)器陣列120和第二存儲(chǔ)器陣列130。第一和第二存儲(chǔ)器陣列120、130包括位單元，該位單元以行和列布置并配置為每位單元保持?jǐn)?shù)據(jù)的一個(gè)位。圖1在第一和第二存儲(chǔ)器陣列120、130中的每一個(gè)中僅示出一個(gè)位單元122、132。相對(duì)應(yīng)的字線121、131允許包含位單元122、132的行被尋址(寫或讀)，并且相對(duì)應(yīng)的位線123、133允許位單元122、132被尋址(寫或讀)。除了其他方面，存儲(chǔ)器控制器110還配置為對(duì)第一和第二存儲(chǔ)器陣列120、130寫入數(shù)據(jù)或從第一和第二存儲(chǔ)器陣列120、130讀取數(shù)據(jù)。因此，存儲(chǔ)器控制器110配置為將(例如經(jīng)由總線140)所接收的存儲(chǔ)器地址轉(zhuǎn)譯成用于第一和第二存儲(chǔ)器陣列的行和列選擇信號(hào)。存儲(chǔ)器控制器110隨后經(jīng)由一個(gè)或多個(gè)行總線150和一個(gè)或多個(gè)列總線160傳播行和列選擇信號(hào)。
[0023]在示出的實(shí)施例中，采用行選擇信號(hào)以通過使用字線(包括字線121、131)在第一或第二存儲(chǔ)器陣列120、130中選擇行。如上文所述，這使能整行的位單元(包含數(shù)據(jù)的字)從第一或第二存儲(chǔ)器陣列120、130中被讀取。字被提供到分別與位單元的行相關(guān)聯(lián)的位線(包括位線123、133)上。隨后采用列選擇信號(hào)以在位線之中選擇包含數(shù)據(jù)的一個(gè)，來經(jīng)過存儲(chǔ)器控制器110返回到其他計(jì)算機(jī)系統(tǒng)部件，諸如處理器(未示出)。在示出的實(shí)施例中，期望增加的是數(shù)據(jù)從位單元轉(zhuǎn)移到存儲(chǔ)器子系統(tǒng)100的輸出的速度。
[0024]在可替代實(shí)施例中，首先讀取整列，隨后采用行選擇多路復(fù)用器以在經(jīng)選擇行的列之中選擇返回到存儲(chǔ)器控制器110的數(shù)據(jù)。本領(lǐng)域技術(shù)人員應(yīng)理解的是，不但由可替代實(shí)施例中的行選擇多路復(fù)用器所實(shí)行的功能與由示出的實(shí)施例中的列選擇多路復(fù)用器所實(shí)行的功能相同，而且實(shí)際上術(shù)語“列”和“行”是相對(duì)的術(shù)語并取決于存儲(chǔ)器陣列的定向。因此，相關(guān)領(lǐng)域的技術(shù)人員應(yīng)理解的是，列選擇多路復(fù)用器也可起到行選擇多路復(fù)用器的作用而不脫離本發(fā)明的范圍。
[0025]已描述了存儲(chǔ)器子系統(tǒng)的實(shí)施例，現(xiàn)在將描述適合用于存儲(chǔ)器子系統(tǒng)的列選擇多路復(fù)用器。由于存儲(chǔ)器子系統(tǒng)100正好具有兩個(gè)陣列，即第一和第二存儲(chǔ)器陣列120、130，所以列選擇多路復(fù)用器配置為隨兩個(gè)陣列二者一起工作。出于描述圖2的目的，第一存儲(chǔ)器陣列將被稱為北存儲(chǔ)器陣列，第二存儲(chǔ)器陣列將被稱為南存儲(chǔ)器陣列。
[0026]圖2是SRAM可采用的列選擇多路復(fù)用器的一個(gè)實(shí)施例的混合框圖/示意圖。在圖2中，SRAM采取圖1的第一和第二存儲(chǔ)器陣列120、130的形式，現(xiàn)在將其稱為北和南存儲(chǔ)器陣列。
[0027]列選擇多路復(fù)用器具有與北存儲(chǔ)器陣列相對(duì)應(yīng)的第一段和與南存儲(chǔ)器陣列相對(duì)應(yīng)的第二段。圖2僅示出與北和南存儲(chǔ)器陣列的僅四個(gè)列相對(duì)應(yīng)的第一和第二段的一部分。因此，第一段包括:
[0028](I)與北存儲(chǔ)器陣列的列O相對(duì)應(yīng)并且具有耦連到位線FET222_0(例如NMOS FET)的柵極的反相器221-0以及在地GND210和多路復(fù)用器北輸出讀取線rmux_n220之間與位線FET222-0串行地耦連的列選擇FET223-0 (例如NMOS FET)的部分。位線rblb_n[0]耦連到反相器221-0的輸入，列選擇線mux [O]耦連到列選擇FET223-0的柵極。
[0029](2)與北存儲(chǔ)器陣列的列I相對(duì)應(yīng)并且具有耦連到位線FET222-1的柵極的反相器221-1以及在地GND210和多路復(fù)用器北輸出讀取線rmux_n220之間與位線FET222-1串行地耦連的列選擇FET223-1的部分。位線rblb_n[l]耦連到反相器221-1的輸入，列選擇線mux [I]耦連到列選擇FET223-1的柵極。
[0030](3)與北存儲(chǔ)器陣列的列2相對(duì)應(yīng)并且具有耦連到位線FET222-2的柵極的反相器221-2以及在地GND210和多路復(fù)用器北輸出讀取線rmux_n220之間與位線FET222-2串行地耦連的列選擇FET223-2的部分。位線rblb_n[2]耦連到反相器221-2的輸入，列選擇線mux[2]耦連到列選擇FET223-2的柵極。
[0031](4)與北存儲(chǔ)器陣列的列3相對(duì)應(yīng)并且具有耦連到位線FET222-3的柵極的反相器221-3以及在地GND210和多路復(fù)用器北輸出讀取線rmux_n220之間與位線FET222-3串行地耦連的列選擇FET223-3的部分。位線rblb_n[3]耦連到反相器221-3的輸入，列選擇線mux[3]耦連到列選擇FET223-3的柵極。
[0032]類似地，第二段包括:
[0033](I)與南存儲(chǔ)器陣列的列O相對(duì)應(yīng)并且具有耦連到位線FET232-0的柵極的反相器231-0以及在地GND210和多路復(fù)用器南輸出讀取線rmux_s230之間與位線FET232-0串行地耦連的列選擇FET233-0的部分。位線rblb_s[0]耦連到反相器231-0的輸入，列選擇線mux [O]還稱連到列選擇FET233-0的柵極。
[0034](2)與南存儲(chǔ)器陣列的列I相對(duì)應(yīng)并且具有耦連到位線FET232-1的柵極的反相器231-1以及在地GND210和多路復(fù)用器南輸出讀取線rmux_s230之間與位線FET232-1串行地耦連的列選擇FET233-1的部分。位線rblb_s[l]耦連到反相器231-1的輸入，列選擇線mux [I]還稱連到列選擇FET233-1的柵極。
[0035](3)與南存儲(chǔ)器陣列的列2相對(duì)應(yīng)并且具有耦連到位線FET232-2的柵極的反相器231-2以及在地GND210和多路復(fù)用器南輸出讀取線rmux_s230之間與位線FET232-2串行地耦連的列選擇FET233-2的部分。位線rblb_s[2]耦連到反相器231-2的輸入，列選擇線mux [2]還耦連到列選擇FET233-2的柵極。
[0036](4)與南存儲(chǔ)器陣列的列3相對(duì)應(yīng)并且具有耦連到位線FET232-3的柵極的反相器231-3以及在地GND210和多路復(fù)用器南輸出讀取線rmux_s230之間與位線FET232-3串行地耦連的列選擇FET233-3的部分。位線rblb_s[3]耦連到反相器231-3的輸入，列選擇線mux [3]還f禹連到列選擇FET233-3的柵極。
[0037]多路復(fù)用器北和南輸出讀取線rmux_n和rmux_s220、230耦連到NAND (與非)門240的各自的輸入。NAND門的輸出耦連到在鎖存器260的輸入和地GND之間耦連的FET250的柵極。
[0038]在圖2的實(shí)施例中，多路復(fù)用器北和南輸出讀取線rmux_n和rmux_S220、230以及位線(例如位線 rblb_n [O]、rblb_n [I]、rblb_n [2]、rblb_n [3]、rblb_s [0]、rblb_s [I]、rblb_s[2]、rblb_s[3])預(yù)充電到邏輯一，隨后取決于從特定位單元所讀取的位的狀態(tài)保持在邏輯一或放電到邏輯零。圖2未示出配置為將多路復(fù)用器北和南輸出讀取線rmux_n和rmux_s220、230預(yù)充電的預(yù)充電電路。然而，預(yù)充電電路的一個(gè)實(shí)施例將在圖3中示出并結(jié)合其加以描述。
[0039]現(xiàn)在將通過示例示出圖2的列選擇多路復(fù)用器的操作。在示例中，將假定期望讀取存儲(chǔ)在北存儲(chǔ)器陣列的列O中的位。因此，多路復(fù)用器北輸出讀取線rmux_n220、多路復(fù)用器南輸出讀取線rmux_s230和用于北存儲(chǔ)器陣列的包括rblb_n[0]、rblb_n[l]、rblb_η[2]和rblb_n[3]的位線被預(yù)充電到邏輯一。行選擇信號(hào)被確立(assert),使構(gòu)成存儲(chǔ)在北存儲(chǔ)器陣列的特定行中的字的位被強(qiáng)加在與該行中的位單元相關(guān)聯(lián)的位線上。因此，致使位線rblb_n[0]、rblb_n[l]、rblb_n[2]和rblb_n[3]假定與位單元相關(guān)聯(lián)的值,這些位單元與這些位線相關(guān)聯(lián)(或者讓位線充電到邏輯一，或者放電到邏輯零，視情況而定)。
[0040]將假定的是，存儲(chǔ)在北存儲(chǔ)器陣列的列O中的位是邏輯零。因此，位線rblb_n[0]放電到邏輯零。邏輯零被提供到反相器221-0，其使其輸出是邏輯一。邏輯一被提供到位線FET222-0的柵極。其他邏輯電平被提供到其他位線FET222-l、222-2、222-3的柵極。
[0041]列選擇信號(hào)并發(fā)地(例如從圖1的一個(gè)或多個(gè)列總線160)被提供到列選擇FET223-0的柵極。因?yàn)榱蠴是期望讀取的列，所以列選擇信號(hào)是邏輯一。其他列選擇信號(hào)被提供到其他列選擇FET223-1、223-2、223-3的柵極。那些列選擇信號(hào)全部是邏輯零。
[0042]因此，位線FET222-0和列選擇FET223-0變成ON (閉合，或?qū)?。這致使多路復(fù)用器北輸出讀取線rmuX_n220接地，在其上強(qiáng)加邏輯零。同時(shí)，關(guān)于南存儲(chǔ)器陣列位線預(yù)充電尚未發(fā)生。此外，用于南存儲(chǔ)器陣列的列選擇信號(hào)均全部處于邏輯零或者在南存儲(chǔ)器陣列中沒有行選擇信號(hào)被確立。因此多路復(fù)用器南輸出讀取線rumX_s230保持預(yù)充電在邏輯一。因此，多路復(fù)用器北輸出讀取線rmux_n220在NAND門240的上方輸入上強(qiáng)加邏輯零，并且多路復(fù)用器南輸出讀取線rmUX_s230在NAND門240的下方輸入上強(qiáng)加邏輯一。根據(jù)其邏輯，NAND門240在其輸出提供邏輯一并提供給在示出的實(shí)施例中是NMOS FET的FET250的柵極。FET變成ON (閉合，或?qū)?，將鎖存器260的輸入接地，致使鎖存器260在其輸出提供邏輯零。
[0043]顯而易見的是，如果存儲(chǔ)在北存儲(chǔ)器陣列的列O中的位是邏輯一，那么位線FET222-0將保持OFF。因此，多路復(fù)用器北輸出讀取線rmux_n220將保持在邏輯一，NAND門240的兩個(gè)輸入均將是邏輯一，NAND門240的輸出將是邏輯零，F(xiàn)ET250將留在0FF，將鎖存器260的輸入與地隔離并使鎖存器260在其輸出提供邏輯一。
[0044]圖3是與圖2的列選擇多路復(fù)用器相關(guān)聯(lián)的預(yù)充電電路的一個(gè)實(shí)施例的示意圖。圖3僅示出與圖2的列選擇多路復(fù)用器的一個(gè)段的一個(gè)列，具體來講(與北存儲(chǔ)器陣列相對(duì)應(yīng)的)第一段的列0，相關(guān)聯(lián)的預(yù)充電電路。耦連到VDD的預(yù)充電FET301響應(yīng)于預(yù)充電信號(hào)blpc變成0N，以將位線rblb_n[0]預(yù)充電。在示出的實(shí)施例中，預(yù)充電FET301是PMOSFET0也耦連到VDD的串行耦連的反饋和保持器FET302、303響應(yīng)于來自反相器221-0的輸出的信號(hào)和保持器信號(hào)rke印b變成0N，以鎖存由預(yù)充電FET301所提供的預(yù)充電。在示出的實(shí)施例中，反饋和保持器FET302、303是PMOS FET。
[0045]耦連到VDD的預(yù)充電FET311響應(yīng)于預(yù)充電信號(hào)(例如rmuxpc_n)變成0N，以將多路復(fù)用器北輸出讀取線rmux_n220預(yù)充電。在示出的實(shí)施例中，預(yù)充電FET311是PMOS FET。也耦連到VDD的串行耦連的反饋和保持器FET312、313響應(yīng)于來自NAND門240的輸出的信號(hào)和保持器信號(hào)rke印b變成0N，以鎖存由預(yù)充電FET311所提供的預(yù)充電。在示出的實(shí)施例中，反饋和保持器FET312、313是PMOS FET。
[0046]圖4是從SRAM讀取數(shù)據(jù)的方法的一個(gè)實(shí)施例的流程圖。當(dāng)期望讀取存儲(chǔ)器陣列中的位單元時(shí)，方法開始于開始步驟410。在步驟420中，稱連在位單元和第一 FET的柵極之間的位線被預(yù)充電到邏輯一。在步驟430中，耦連在第二 FET和鎖存器的輸入之間的讀取線被預(yù)充電到邏輯一。在步驟440中，鎖存器的輸入被預(yù)充電到邏輯一。[0047]在步驟450中，位單元中的經(jīng)反相的值被提供到第一 FET的柵極。在一個(gè)實(shí)施例中，步驟450的提供包括將值反相。在步驟460中，列選擇信號(hào)被提供到與第一 FET串行地耦連的第二 FET的柵極。在步驟470中，采用第一和第二 FET以在耦連到鎖存器的輸入的NAND門的輸入上強(qiáng)加邏輯零。在步驟480中，僅當(dāng)?shù)谝缓偷诙?FET是ON時(shí)，進(jìn)一步采用第一和第二 FET (經(jīng)由NAND門)以在鎖存器的輸入上強(qiáng)加邏輯零。方法結(jié)束于結(jié)束步驟490。
[0048]應(yīng)注意的是，上文的方法步驟可以并發(fā)地或以任何順序?qū)嵭?。例如，步驟420、430、440可并發(fā)地實(shí)行，步驟460可在步驟450之前或之后實(shí)行。這些僅是可替代實(shí)施例的示例。
[0049]上文所描述的電路和方法實(shí)施例從字線到鎖存器的輸出來測(cè)量表現(xiàn)為比常規(guī)基于傳輸門的多路復(fù)用器快接近33%。該速度的改進(jìn)是顯著的。但是，速度的改進(jìn)量可能有所改變，取決于SRAM架構(gòu)的復(fù)雜性、制造和操作情況和位線長(zhǎng)度。
[0050]本申請(qǐng)相關(guān)領(lǐng)域的技術(shù)人員應(yīng)理解的是，可對(duì)所描述的實(shí)施例進(jìn)行其他和進(jìn)一步的增加、刪除、替換和修改。
【權(quán)利要求】
1.一種列選擇多路復(fù)用器，包括: 第一場(chǎng)效應(yīng)晶體管，具有經(jīng)由反相器耦連到隨機(jī)存取存儲(chǔ)器陣列的位線的柵極； 第二場(chǎng)效應(yīng)晶體管，與所述第一場(chǎng)效應(yīng)晶體管串行地耦連并具有耦連到所述隨機(jī)存取存儲(chǔ)器陣列的列選擇總線的柵極；以及 鎖存器，具有耦連到所述第一和第二場(chǎng)效應(yīng)晶體管的輸入。
2.根據(jù)權(quán)利要求1所述的列選擇多路復(fù)用器，進(jìn)一步包括耦連到所述第二場(chǎng)效應(yīng)晶體管的NAND門。
3.根據(jù)權(quán)利要求2所述的列選擇多路復(fù)用器，進(jìn)一步包括耦連在所述NAND門和所述鎖存器之間的場(chǎng)效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1所述的列選擇多路復(fù)用器，進(jìn)一步包括與所述位線相關(guān)聯(lián)的預(yù)充電場(chǎng)效應(yīng)晶體管。
5.根據(jù)權(quán)利要求1所述的列選擇多路復(fù)用器，進(jìn)一步包括與所述位線相關(guān)聯(lián)的保持器場(chǎng)效應(yīng)晶體管。
6.根據(jù)權(quán)利要求1所述的列選擇多路復(fù)用器，其中所述隨機(jī)存取存儲(chǔ)器陣列是靜態(tài)隨機(jī)存取存儲(chǔ)器陣列。
7.—種存儲(chǔ)器子系統(tǒng),包括: 存儲(chǔ)器控制器； 第一隨機(jī)存取存儲(chǔ)器陣列，耦連到所述存儲(chǔ)器控制器； 第二隨機(jī)存取存儲(chǔ)器陣列，耦連到所述存儲(chǔ)器控制器；以及 列選擇多路復(fù)用器，耦連到所述第一隨機(jī)存取存儲(chǔ)器陣列和所述第二隨機(jī)存取存儲(chǔ)器陣列并包括: 第一場(chǎng)效應(yīng)晶體管，具有耦連到所述第一隨機(jī)存取存儲(chǔ)器陣列的位線的柵極， 第二場(chǎng)效應(yīng)晶體管，與所述第一場(chǎng)效應(yīng)晶體管串行地耦連并具有耦連到所述隨機(jī)存取存儲(chǔ)器陣列的列選擇總線的柵極，以及 鎖存器，具有耦連到所述第一和第二場(chǎng)效應(yīng)晶體管的輸入。
8.根據(jù)權(quán)利要求7所述的列選擇多路復(fù)用器，進(jìn)一步包括耦連到所述第二場(chǎng)效應(yīng)晶體管的NAND門。
9.根據(jù)權(quán)利要求7所述的存儲(chǔ)器子系統(tǒng)，進(jìn)一步包括耦連在所述NAND門和所述鎖存器之間的場(chǎng)效應(yīng)晶體管。
10.根據(jù)權(quán)利要求7所述的存儲(chǔ)器子系統(tǒng)，進(jìn)一步包括與所述位線相關(guān)聯(lián)的預(yù)充電場(chǎng)效應(yīng)晶體管。
【文檔編號(hào)】G06F13/16GK103680601SQ201310429672
【公開日】2014年3月26日 申請(qǐng)日期:2013年9月18日 優(yōu)先權(quán)日:2012年9月25日
【發(fā)明者】安德烈亞斯·戈特巴, 喬爾·德威特, 馬列克·斯莫茲納 申請(qǐng)人:輝達(dá)公司