嵌入式linux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)、方法
【專利摘要】本發(fā)明公開(kāi)了一種嵌入式linux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)、通信方法，包括SOC處理器、FPGA芯片，SOC處理器的外部存儲(chǔ)器接口EMIF與FPGA芯片的IO引腳電氣連接。SOC處理器的外部存儲(chǔ)器接口EMIF與FPGA芯片的IO引腳電氣連接方式包括FPGA?RAM存儲(chǔ)器模式和FPGA?FIFO模式。本發(fā)明具有以下優(yōu)點(diǎn)：1、在SOC處理器上運(yùn)行嵌入式linux操作系統(tǒng)并實(shí)現(xiàn)FPGA的設(shè)備驅(qū)動(dòng)，為FPGA與SOC處理器在嵌入式領(lǐng)域?qū)崿F(xiàn)高效高速數(shù)據(jù)通信提供了一種方法；2、在實(shí)際應(yīng)用中，通過(guò)用戶對(duì)FPGA硬件編程后可以擴(kuò)展SOC處理器實(shí)現(xiàn)各種用戶自定義的復(fù)雜功能。該發(fā)明在無(wú)線通信領(lǐng)域、多通道高速數(shù)據(jù)采集顯示領(lǐng)域、自動(dòng)控制領(lǐng)域應(yīng)用潛力巨大。
【專利說(shuō)明】嵌入式I inux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)、
方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及Iinux內(nèi)核驅(qū)動(dòng)、SOC處理器、和FPGA硬件可編程技術(shù),特別涉及一種嵌入式Iinux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)及通信方法。
【背景技術(shù)】
[0002]SOC處理器以其高性能、低功耗、多功能等特點(diǎn)在信息家電、工業(yè)控制等領(lǐng)域得到了廣泛的應(yīng)用。在嵌入式控制中，單片機(jī)+FPGA、DSP+FPGA都是常見(jiàn)的解決方案。FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列）具有編程方便、集成度高、速度快等優(yōu)點(diǎn)，電子設(shè)計(jì)人員能夠通過(guò)硬件編程的方法來(lái)實(shí)現(xiàn)FPGA芯片各種功能的研發(fā)。高端的SOC處理器(如TI公司的達(dá)芬奇系列處理器、OMAP系列處理器為雙核ARM+DSP架構(gòu))，運(yùn)行速度快，可以實(shí)現(xiàn)非常復(fù)雜的功能，通常在處理器平臺(tái)上都運(yùn)行著嵌入式操作系統(tǒng)。Linux以其內(nèi)核精煉、高效，源代碼開(kāi)放且免費(fèi)等優(yōu)勢(shì)，在嵌入式SOC領(lǐng)域得到了廣泛的應(yīng)用。SOC處理器上常見(jiàn)的數(shù)據(jù)通信接口有：UART、USB、I2C、SPI、GPI0、SDI0、以太網(wǎng)口等。芯片廠家為其SOC處理器做Iinux移植時(shí)，為這些常見(jiàn)接口提供了驅(qū)動(dòng)支持，所以嵌入式Iinux開(kāi)發(fā)者開(kāi)發(fā)這類應(yīng)用接口較為簡(jiǎn)單。在系統(tǒng)板級(jí)集成中，SOC處理器運(yùn)行Iinux系統(tǒng)和FPGA可以通過(guò)通用的I2C、SPI、GPI0、UART接口實(shí)現(xiàn)低速數(shù)據(jù)通信，在FPGA中實(shí)現(xiàn)I2C、SPI、GPI0、UART接口的難度一般；SDI0接口的速度較快，但其通信接口在FPGA中實(shí)現(xiàn)較為復(fù)雜；而以太網(wǎng)口適合遠(yuǎn)程通信，不適合應(yīng)用到SOC處理器+FPGA的板級(jí)系統(tǒng)集成中。

【發(fā)明內(nèi)容】

[0003]本發(fā)明所要解決的技術(shù)問(wèn)題是，針對(duì)現(xiàn)有技術(shù)的不足，提供一種嵌入式Iinux軟件平臺(tái)下簡(jiǎn)單、高速適合系統(tǒng)板級(jí)集成的SOC處理器與FPGA芯片的通信系統(tǒng)、方法。
[0004]為解決上述技術(shù)問(wèn)題，本發(fā)明的技術(shù)方案是：一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，包括SOC處理器、FPGA芯片，所述的SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的輸入輸出弓I腳電氣連接。
[0005]所述的SOC處理器的外部存儲(chǔ)器接口 EMIF的引腳包括輸入引腳、片選信號(hào)引腳EM_CS、寫(xiě)數(shù)據(jù)信號(hào)引腳EM_WE、讀數(shù)據(jù)信號(hào)引腳ΕΜ_0Ε、讀寫(xiě)使能信號(hào)引腳EM_R/W、地址引腳ADDR、數(shù)據(jù)引腳EM_D。
[0006]所述的SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的輸入輸出引腳電氣連接方式包括FPGA RAM存儲(chǔ)器模式和FPGA先入先出隊(duì)列模式。
[0007]所述的FPGA芯片內(nèi)部包括實(shí)現(xiàn)EMIF控制模塊和分布式塊隨機(jī)存儲(chǔ)器模塊。
[0008]所述的分布式塊隨機(jī)存儲(chǔ)器模塊用于緩存FPGA芯片和SOC處理器進(jìn)行數(shù)據(jù)交換。
[0009]所述的EMIF控制模塊，用于進(jìn)行SOC處理器和FPGA芯片中分布式塊隨機(jī)存儲(chǔ)器模塊的時(shí)序匹配。
[0010]一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)的通信方法，所述的方法包括以下步驟：
[0011 ] 在FPGA先入先出隊(duì)列模式下，EMIF控制模塊中的內(nèi)部計(jì)數(shù)器根據(jù)寫(xiě)數(shù)據(jù)信號(hào)EM_WE (低有效）或讀數(shù)據(jù)信號(hào)ΕΜ_0Ε (低有效）自動(dòng)產(chǎn)生地址并提供給分布式塊隨機(jī)存儲(chǔ)器模塊；
[0012]在FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊將SOC處理器提供的地址線寬度匹配到分布式塊隨機(jī)存儲(chǔ)器模塊的地址寬度；
[0013]在FPGA先入先出隊(duì)列模式或FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊都需要SOC處理器提供一個(gè)幾乎滿信號(hào)almost_full, —個(gè)幾乎空almost_empty信號(hào)連接到SOC處理器的輸入引腳GPIO[I: O], SOC處理器寫(xiě)數(shù)和讀數(shù)時(shí)檢測(cè)almost_full, almost_empty信號(hào)，只有almost_full信號(hào)無(wú)效時(shí)才能向FPGA寫(xiě)數(shù)據(jù),只有almost_empty信號(hào)無(wú)效時(shí)才能讀數(shù)據(jù)。
[0014]FPGA設(shè)備驅(qū)動(dòng)支持以模塊的形式向嵌入式Linux系統(tǒng)動(dòng)態(tài)加載和卸載；
[0015]insmod模塊加載實(shí)現(xiàn)驅(qū)動(dòng)的初始化，rmmod模塊卸載實(shí)現(xiàn)資源的釋放。
[0016]本發(fā)明采用上述結(jié)構(gòu)和方法，具有以下優(yōu)點(diǎn)：1、在SOC處理器上運(yùn)行嵌入式Iinux操作系統(tǒng)并實(shí)現(xiàn)FPGA的設(shè)備驅(qū)動(dòng)，為FPGA與SOC處理器在嵌入式領(lǐng)域?qū)崿F(xiàn)高效高速數(shù)據(jù)通信提供了一種方法；2、在實(shí)際應(yīng)用中，通過(guò)用戶對(duì)FPGA硬件編程后可以擴(kuò)展SOC處理器實(shí)現(xiàn)各種用戶自定義的復(fù)雜功能。該發(fā)明在無(wú)線通信領(lǐng)域、多通道高速數(shù)據(jù)采集顯示領(lǐng)域、自動(dòng)控制領(lǐng)域應(yīng)用潛力巨大。
【專利附圖】

【附圖說(shuō)明】
[0017]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明；
[0018]圖I為本發(fā)明中FPGA RAM存儲(chǔ)器模式和SOC處理器的電氣連接圖；
[0019]圖2為本發(fā)明中FPGA RAM存儲(chǔ)器模式與SOC處理器接口功能框圖；
[0020]圖3為本發(fā)明中FPGA FIFO模式和SOC處理器的電氣連接圖；
[0021]圖4為本發(fā)明中FPGA FIFO模式與SOC處理器接口功能框圖；
[0022]圖5為本發(fā)明中SOC處理器異步讀FPGA時(shí)序圖；
[0023]圖6為本發(fā)明中SOC處理器異步寫(xiě)FPGA時(shí)序圖；
[0024]圖7為本發(fā)明中DBRAM模塊寫(xiě)數(shù)讀數(shù)時(shí)序圖；
[0025]圖8為本發(fā)明中FPGA驅(qū)動(dòng)模塊初始化流程圖；
[0026]圖9為本發(fā)明中FPGA驅(qū)動(dòng)寫(xiě)數(shù)操作流程圖；
[0027]圖10為本發(fā)明中FPGA驅(qū)動(dòng)讀數(shù)操作流程圖；
[0028]圖11為本發(fā)明中FPGA驅(qū)動(dòng)mmap操作流程圖；
【具體實(shí)施方式】
[0029]如圖I所示一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC (System on Chip)處理器與現(xiàn)場(chǎng)可編程門(mén)陣列芯片（即Field-Programmable Gate Array, FPGA芯片)的通信系統(tǒng),包括SOC處理器、FPGA芯片，SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的輸入輸出（Input/Output, 10)引腳電氣連接。SOC處理器的外部存儲(chǔ)器接口（EMIF接口）具有讀寫(xiě)數(shù)據(jù)速度快的優(yōu)點(diǎn)。[0030]在Linux下，設(shè)備驅(qū)動(dòng)程序是應(yīng)用程序與硬件之間的一個(gè)中間軟件層，設(shè)備驅(qū)動(dòng)程序?yàn)閼?yīng)用程序屏蔽了硬件的細(xì)節(jié)。在應(yīng)用程序看來(lái)，硬件設(shè)備只是一個(gè)設(shè)備文件，應(yīng)用程序可以像操作普通文件一樣對(duì)硬件設(shè)備進(jìn)行操作，設(shè)備驅(qū)動(dòng)程序是內(nèi)核的一部分，它主要實(shí)現(xiàn)的功能有：對(duì)設(shè)備進(jìn)行初始化和釋放；把數(shù)據(jù)從內(nèi)核傳送到硬件和從硬件讀取數(shù)據(jù)；讀取應(yīng)用程序傳送給設(shè)備文件的數(shù)據(jù)，回送應(yīng)用程序請(qǐng)求的數(shù)據(jù)以及檢測(cè)和處理設(shè)備出現(xiàn)的錯(cuò)誤。Linux將設(shè)備分為最基本的兩大類：一類是字符設(shè)備；另一類是塊設(shè)備。字符設(shè)備和塊設(shè)備的主要區(qū)分在于是否使用了緩沖技術(shù)。字符設(shè)備以單個(gè)字節(jié)為單位進(jìn)行順序讀/寫(xiě)操作，通常不使用緩沖技術(shù)。本發(fā)明中的SOC處理器運(yùn)行嵌入式Linux系統(tǒng)，為了讓?xiě)?yīng)用層軟件能夠和FPGA進(jìn)行數(shù)據(jù)交互必須要實(shí)現(xiàn)基于SOC處理器EMIF接口的FPGA設(shè)備驅(qū)動(dòng)。本發(fā)明為了最小化數(shù)據(jù)傳輸延遲，以字符設(shè)備驅(qū)動(dòng)的形式在嵌入式Linux下實(shí)現(xiàn)了FPGA設(shè)備驅(qū)動(dòng)。
[0031]本發(fā)明中FPGA設(shè)備驅(qū)動(dòng)支持以模塊的形式向嵌入式Linux系統(tǒng)動(dòng)態(tài)加載和卸載。insmod模塊加載實(shí)現(xiàn)驅(qū)動(dòng)的初始化,rmmod模塊卸載實(shí)現(xiàn)資源的釋放。FPGA驅(qū)動(dòng)的初始化中將會(huì)完成SOC處理器的引腳復(fù)用配置、設(shè)置EMIF讀寫(xiě)時(shí)序等工作，并向系統(tǒng)注冊(cè)操作函數(shù)方法dljFPGA read O ;寫(xiě)FPGA write ( ) ;FPGA內(nèi)存線性地映射mmap O等。
[0032]SOC處理器的外部存儲(chǔ)器接口 EMIF (External Memory Interface)的引腳包括輸入引腳、片選信號(hào)引腳EM_CS (低有效)、寫(xiě)數(shù)據(jù)信號(hào)引腳EM_WE (低有效)、讀數(shù)據(jù)信號(hào)引腳ΕΜ_0Ε (低有效)、讀寫(xiě)使能信號(hào)引腳EM_R/W (高為讀、低為寫(xiě))、地址引腳ADDR[22:0](地址寬度根據(jù)不同CPU略有不同)、數(shù)據(jù)引腳EM_D[7:0](數(shù)據(jù)寬度可為8位、16位或32位)。SOC處理器通過(guò)控制外部存儲(chǔ)器接口實(shí)現(xiàn)異步數(shù)據(jù)讀寫(xiě)。
[0033]SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的IO引腳電氣連接方式包括FPGARAM存儲(chǔ)器模式和FPGA先入先出隊(duì)列（First Input First Output, FIFO)模式，其區(qū)別在于FPGA是否使用了 SOC提供的地址線。FPGA芯片內(nèi)部包括實(shí)現(xiàn)EMIF控制模塊和分布式塊隨機(jī)存儲(chǔ)器（DBRAM)模塊；分布式塊隨機(jī)存儲(chǔ)器（DBRAM)模塊用于緩存FPGA芯片和SOC處理器進(jìn)行數(shù)據(jù)交換。EMIF控制模塊，用于進(jìn)行SOC處理器和FPGA芯片中分布式塊隨機(jī)存儲(chǔ)器（DBRAM)模塊的時(shí)序匹配。本發(fā)明中的SOC處理器與FPGA的通信方法主要適用于TI公司的達(dá)芬奇系列處理器和任意型號(hào)的FPGA。
[0034]圖2為FPGA RAM存儲(chǔ)器模式與SOC接口功能框圖，為FPGA內(nèi)部硬件編程的邏輯功能框圖。FPGA具有靈活的硬件可編程能力，其內(nèi)部有大量的BRAM資源，本發(fā)明中通過(guò)硬件可編程在FPGA內(nèi)部實(shí)現(xiàn)EMIF控制模塊和分布式塊隨機(jī)存儲(chǔ)器（DBRAM)模塊（雙端口塊RAM)。DBRAM (雙端口塊RAM)用于緩存FPGA和SOC進(jìn)行數(shù)據(jù)交互的。如圖5、6、7所示，分布式塊隨機(jī)存儲(chǔ)器（DBRAM)模塊的讀寫(xiě)數(shù)據(jù)時(shí)序和SOC處理器的EMIF讀寫(xiě)時(shí)序并不一致，通過(guò)EMIF控制模塊進(jìn)行SOC處理器和FPGA中DBRAM模塊的時(shí)序匹配。
[0035]圖3為FPGA FIFO模式和SOC處理器的電氣連接圖，圖4為FPGA FIFO模式與SOC接口功能框圖。FIFO模式下，F(xiàn)PGA中的EMIF控制模塊不需要SOC處理器提供地址信號(hào)ADDR，EMIF控制模塊中的內(nèi)部計(jì)數(shù)器根據(jù)寫(xiě)數(shù)據(jù)信號(hào)EM_WE (低有效）或讀數(shù)據(jù)信號(hào)ΕΜ_0Ε(低有效）自動(dòng)產(chǎn)生地址并提供給DBRAM模塊；RAM存儲(chǔ)器模式，EMIF控制模塊將SOC處理器提供的地址線寬度匹配到DBRAM的地址寬度。
[0036]嵌入式Linux下，F(xiàn)PGA設(shè)備驅(qū)動(dòng)程序是應(yīng)用層軟件與FPGA之間的一個(gè)中間軟件層，F(xiàn)PGA設(shè)備驅(qū)動(dòng)為應(yīng)用程序屏蔽了硬件的細(xì)節(jié)。本發(fā)明中FPGA設(shè)備驅(qū)動(dòng)支持以模塊的形式向嵌入式Linux系統(tǒng)動(dòng)態(tài)加載和卸載。insmod模塊加載實(shí)現(xiàn)驅(qū)動(dòng)的初始化，rmmod模塊卸載實(shí)現(xiàn)資源的釋放。圖8為FPGA驅(qū)動(dòng)模塊初始化流程圖。FPGA驅(qū)動(dòng)的初始化中將會(huì)完成SOC處理器的引腳復(fù)用配置、設(shè)置EMIF讀寫(xiě)時(shí)序等工作，并向系統(tǒng)注冊(cè)操作函數(shù)方法：讀 fpga_read();寫(xiě) fpga_write ( ) ;FPGA 內(nèi)存線性地映射 fpga_mmap O 等。
[0037]圖9為FPGA驅(qū)動(dòng)寫(xiě)數(shù)操作流程圖，Iinux進(jìn)程調(diào)用時(shí),fpga_read O申請(qǐng)互斥信號(hào)量實(shí)現(xiàn)對(duì)資源的保護(hù)，fpga_read()從FPGA讀取數(shù)據(jù)到內(nèi)核空間并向Iinux用戶空間拷貝數(shù)據(jù)，然后釋放信號(hào)量完成讀數(shù)操作。fpga_write ()的過(guò)程和fpga_write ()類似只是數(shù)據(jù)傳遞方向相反。讀fpga_read()和寫(xiě)fpga_write ()方法都涉及Iinux用戶空間和內(nèi)核空間的數(shù)據(jù)拷貝效率較低。圖10為本發(fā)明中FPGA驅(qū)動(dòng)讀數(shù)操作流程圖。圖11為FPGA驅(qū)動(dòng)_ap操作流程圖。Linux下的內(nèi)存線性地映射_ap方法可以讓用戶進(jìn)程空間直接操作物理地址,執(zhí)行效率較高。fpga_mmap()是通過(guò)調(diào)用remap_page_range ()函數(shù)來(lái)實(shí)現(xiàn)一段線性物理地址的映射，調(diào)用remap_page_range ()。
[0038]一種嵌入式Iinux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)的通信方法，方法包括以下步驟：在FPGA FIFO模式下，EMIF控制模塊中的內(nèi)部計(jì)數(shù)器根據(jù)寫(xiě)數(shù)據(jù)信號(hào)EM_WE(低有效）或讀數(shù)據(jù)信號(hào)ΕΜ_0Ε (低有效）自動(dòng)產(chǎn)生地址并提供給DBRAM模塊；在FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊將SOC處理器提供的地址線寬度匹配到DBRAM的地址寬度；
[0039]在FPGA FIFO模式或FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊都需要SOC處理器提供一個(gè)幾乎滿信號(hào)almost_full, —個(gè)幾乎空almost_empty信號(hào)連接到SOC處理器的輸入引腳GPI0[1:0], SOC處理器寫(xiě)數(shù)和讀數(shù)時(shí)檢測(cè)almost_full, almost_empty信號(hào)，只有almost_full信號(hào)無(wú)效時(shí)才能向FPGA寫(xiě)數(shù)據(jù),只有almost_empty信號(hào)無(wú)效時(shí)才能讀數(shù)據(jù)。FPGA設(shè)備驅(qū)動(dòng)支持以模塊的形式向嵌入式Linux系統(tǒng)動(dòng)態(tài)加載和卸載。
[0040]上面結(jié)合附圖對(duì)本發(fā)明進(jìn)行了示例性描述，顯然本發(fā)明具體實(shí)現(xiàn)并不受上述方式的限制，只要采用了本發(fā)明的方法構(gòu)思和技術(shù)方案進(jìn)行的各種改進(jìn)，或未經(jīng)改進(jìn)直接應(yīng)用于其它場(chǎng)合的，均在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，包括SOC處理器、FPGA芯片，其特征在于：所述的SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的輸入輸出引腳電氣連接。
2.根據(jù)權(quán)利要求I所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，其特征在于：所述的SOC處理器的外部存儲(chǔ)器接口 EMIF的引腳包括輸入引腳、片選信號(hào)引腳EM_CS、寫(xiě)數(shù)據(jù)信號(hào)引腳EM_WE、讀數(shù)據(jù)信號(hào)引腳ΕΜ_0Ε、讀寫(xiě)使能信號(hào)引腳EM_R/W、地址弓I腳ADDR、數(shù)據(jù)弓I腳EM_D。
3.根據(jù)權(quán)利要求I所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，其特征在于：所述的SOC處理器的外部存儲(chǔ)器接口 EMIF與FPGA芯片的輸入輸出引腳電氣連接方式包括FPGA RAM存儲(chǔ)器模式和FPGA先入先出隊(duì)列模式。
4.根據(jù)權(quán)利要求I所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，其特征在于：所述的FPGA芯片內(nèi)部包括實(shí)現(xiàn)EMIF控制模塊和分布式塊隨機(jī)存儲(chǔ)器模塊。
5.根據(jù)權(quán)利要求I所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，其特征在于：所述的分布式塊隨機(jī)存儲(chǔ)器模塊用于緩存FPGA芯片和SOC處理器進(jìn)行數(shù)據(jù)交換。
6.根據(jù)權(quán)利要求I所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)，其特征在于：所述的EMIF控制模塊，用于進(jìn)行SOC處理器和FPGA芯片中分布式塊隨機(jī)存儲(chǔ)器模塊的時(shí)序匹配。
7.一種根據(jù)權(quán)利要求1-3任一項(xiàng)所述的嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)的通信方法，其特征在于：所述的方法包括以下步驟： 在FPGA先入先出隊(duì)列模式下，EMIF控制模塊中的內(nèi)部計(jì)數(shù)器根據(jù)寫(xiě)數(shù)據(jù)信號(hào)EM_WE(低有效)或讀數(shù)據(jù)信號(hào)ΕΜ_0Ε (低有效）自動(dòng)產(chǎn)生地址并提供給分布式塊隨機(jī)存儲(chǔ)器模塊； 在FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊將SOC處理器提供的地址線寬度匹配到分布式塊隨機(jī)存儲(chǔ)器模塊的地址寬度。
8.根據(jù)權(quán)利要求7所述的一種嵌入式Iinux平臺(tái)下片上系統(tǒng)SOC處理器與FPGA芯片的通信系統(tǒng)的通信方法，其特征在于：在FPGA先入先出隊(duì)列模式或FPGA RAM存儲(chǔ)器模式下，EMIF控制模塊都需要SOC處理器提供一個(gè)幾乎滿信號(hào)almoSt_full，一個(gè)幾乎空almost_empty信號(hào)連接到SOC處理器的輸入引腳GPIO[I:O]，SOC處理器寫(xiě)數(shù)和讀數(shù)時(shí)檢測(cè)almost_full, almost_empty信號(hào),只有almost_full信號(hào)無(wú)效時(shí)才能向FPGA寫(xiě)數(shù)據(jù),只有almost_empty信號(hào)無(wú)效時(shí)才能讀數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的一種嵌入式Iinux平臺(tái)下SOC處理器與FPGA芯片的通信系統(tǒng)的通信方法，其特征在于=FPGA設(shè)備驅(qū)動(dòng)支持以模塊的形式向嵌入式Linux系統(tǒng)動(dòng)態(tài)加載和卸載； insmod模塊加載實(shí)現(xiàn)驅(qū)動(dòng)的初始化，rmmod模塊卸載實(shí)現(xiàn)資源的釋放。
【文檔編號(hào)】G06F15/76GK103488607SQ201310404188
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年9月7日 優(yōu)先權(quán)日:2013年9月7日
【發(fā)明者】徐勁松, 楊良勇, 孫琴, 方小偉, 孫義軍 申請(qǐng)人:安徽華東光電技術(shù)研究所