一種巡檢式無(wú)線射頻讀卡器的制造方法
【專利摘要】本發(fā)明公開了一種巡檢式無(wú)線射頻讀卡器，包括:主處理器;多個(gè)從處理器，與所述主處理器分別相連，每個(gè)從處理器與一個(gè)地址列表或地址范圍相關(guān)聯(lián)，該地址列表或地址范圍用于指示至少一個(gè)待識(shí)別標(biāo)識(shí)卡的地址;多個(gè)無(wú)線射頻模塊，每個(gè)無(wú)線射頻模塊與一個(gè)從處理器相連，在該從處理器的控制下對(duì)位于上述地址列表或地址范圍內(nèi)的標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢，并將每次獲得的狀態(tài)數(shù)據(jù)返回該從處理器;所述主處理器以預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢，從各從處理器獲取所述狀態(tài)數(shù)據(jù)。本發(fā)明所提出的巡檢式無(wú)線射頻讀卡器能夠大幅度提升標(biāo)識(shí)卡的并發(fā)識(shí)別數(shù)，而且通過主、從處理器的協(xié)同工作，可以簡(jiǎn)化對(duì)大量標(biāo)識(shí)卡的管理。
【專利說明】一種巡檢式無(wú)線射頻讀卡器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及計(jì)算機(jī)信息處理及通信【技術(shù)領(lǐng)域】，尤其涉及一種巡檢式無(wú)線射頻讀卡器。
【背景技術(shù)】
[0002]計(jì)算機(jī)信息處理及通信技術(shù)已滲透到各行各業(yè)，在礦井作業(yè)中為保護(hù)作業(yè)人員的生命安全起到了巨大的作用，其中一個(gè)典型設(shè)備就是讀卡器。讀卡器是井下人員定位系統(tǒng)的關(guān)鍵部件，為在井下的惡劣環(huán)境中定位和跟蹤工作人員提供了極大的便利。現(xiàn)有的讀卡器都是通過不斷接收井下作業(yè)人員所攜帶的標(biāo)識(shí)卡發(fā)射的無(wú)線信號(hào)來(lái)確定井下作業(yè)人員的位置及活動(dòng)區(qū)域，在人員并發(fā)量較大的情形下，會(huì)由于多個(gè)標(biāo)識(shí)卡發(fā)射的信號(hào)間的相互干擾導(dǎo)致較高的漏讀率，因此并發(fā)識(shí)別數(shù)量一般限定在100 (10的2次方數(shù)量級(jí))，這在很大程度上限制了讀卡器的使用。為了識(shí)別更多作業(yè)人員，通常需要配備大量的讀卡器，不僅成本急劇增加，而且要對(duì)這些相互獨(dú)立的大量讀卡器進(jìn)行管理也是非常困難的。

【發(fā)明內(nèi)容】

[0003]為克服以上問題，本發(fā)明提出了如下技術(shù)方案:
[0004]一種巡檢式無(wú)線射頻讀卡器，其特征在于，包括:
[0005]主處理器；
[0006]多個(gè)從處理器，與所述主處理器分別相連，每個(gè)從處理器與一個(gè)地址列表或地址范圍相關(guān)聯(lián)，該地址列表或地址范圍用于指示至少一個(gè)待識(shí)別標(biāo)識(shí)卡的地址；
[0007]多個(gè)無(wú)線射頻模塊，每個(gè)無(wú)線射頻模塊與一個(gè)從處理器相連，在該從處理器的控制下對(duì)位于上述地址列表或地址范圍內(nèi)的標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢，并將每次獲得的狀態(tài)數(shù)據(jù)返回該從處理器；
[0008]所述主處理器以預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢，從各從處理器獲取所述狀態(tài)數(shù)據(jù)。
[0009]進(jìn)一步地，所述主處理器以預(yù)設(shè)的周期或方式自動(dòng)將獲得的所述狀態(tài)數(shù)據(jù)傳輸給與所述讀卡器相連的上位機(jī)。
[0010]進(jìn)一步地，當(dāng)所述主處理器收到來(lái)自上位機(jī)的數(shù)據(jù)請(qǐng)求時(shí)，所述主處理器將獲得的所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)。
[0011]進(jìn)一步地，所述主處理器在將所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)之前先將所述狀態(tài)數(shù)據(jù)封裝和/或壓縮成數(shù)據(jù)幀，然后將該數(shù)據(jù)幀傳輸至上位機(jī)。
[0012]進(jìn)一步地，每個(gè)所述從處理器自身存儲(chǔ)所述地址列表或地址范圍，或者
[0013]每個(gè)所述從處理器從外部讀取所述地址列表或地址范圍。
[0014]進(jìn)一步地，所述地址列表或地址范圍由所述主處理器分配。
[0015]進(jìn)一步地，每個(gè)無(wú)線射頻模塊對(duì)標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢具體包括:
[0016]所述無(wú)線射頻模塊依次向上述地址列表或地址范圍內(nèi)的每一個(gè)地址發(fā)送無(wú)線信號(hào)，如果收到具有該地址的標(biāo)識(shí)卡返回的應(yīng)答信號(hào)，則記錄該地址；如果沒有收到應(yīng)答信號(hào)，則繼續(xù)向下一個(gè)地址發(fā)送無(wú)線信號(hào)，直至所述地址列表或地址范圍內(nèi)的所有地址被檢測(cè)完畢，記錄的地址即構(gòu)成所述狀態(tài)數(shù)據(jù)。
[0017]進(jìn)一步地，所述主處理器以預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢具體包括:
[0018]所述主處理器依次向每個(gè)與其相連的從處理器發(fā)送數(shù)據(jù)請(qǐng)求，每個(gè)從處理器在收到該數(shù)據(jù)請(qǐng)求后將自已獲得的所有狀態(tài)數(shù)據(jù)返回主處理器。
[0019]進(jìn)一步地，每個(gè)從處理器在將自已獲得的所有狀態(tài)數(shù)據(jù)返回主處理器之前先將所有狀態(tài)數(shù)據(jù)封裝和/或壓縮成數(shù)據(jù)幀，然后將該數(shù)據(jù)幀返回主處理器。
[0020]進(jìn)一步地，所述主處理器與從處理器之間通過高速總線傳輸數(shù)據(jù)。
[0021]進(jìn)一步地，所述主處理器與上位機(jī)之間通過有線方式或無(wú)線方式傳輸數(shù)據(jù)。
[0022]進(jìn)一步地，所述主處理器和/或從處理器為單片機(jī)。
[0023]進(jìn)一步地，所述無(wú)線射頻模塊包括支持RFID雙向通信的射頻芯片。
[0024]進(jìn)一步地，當(dāng)從處理器的數(shù)量超出主處理器的IO端口處理能力時(shí)，在所述主處理器與所述多個(gè)從處理器之間連接至少一個(gè)多路模擬開關(guān)，進(jìn)行端口復(fù)用。
[0025]本發(fā)明所提出的巡檢式無(wú)線射頻讀卡器能夠大幅度提升標(biāo)識(shí)卡的并發(fā)識(shí)別數(shù)，而且通過主、從處理器的協(xié)同工作，可以簡(jiǎn)化對(duì)大量標(biāo)識(shí)卡的管理。
【專利附圖】

【附圖說明】
[0026]圖1是本發(fā)明實(shí)施例所述的巡檢式無(wú)線射頻讀卡器的結(jié)構(gòu)圖；
[0027]圖2是從處理器的示例性處理流程圖；
[0028]圖3是主處理器的示例性處理流程圖。
【具體實(shí)施方式】
[0029]下面結(jié)合附圖并通過【具體實(shí)施方式】來(lái)進(jìn)一步說明本發(fā)明的技術(shù)方案。
[0030]圖1是本發(fā)明的優(yōu)選實(shí)施方式所述的巡檢式無(wú)線射頻讀卡器的結(jié)構(gòu)圖。 如圖1所示，本實(shí)施例所述的無(wú)線射頻讀卡器100包括:主處理器101;多個(gè)從處理器102a、102b、……102η，分別與所述主處理器101相連;多個(gè)無(wú)線射頻模塊103a、103b、……103η,每個(gè)無(wú)線射頻模塊與一個(gè)從處理器相連。所述主處理器和從處理器可以選用現(xiàn)有技術(shù)中的任何一種實(shí)現(xiàn)，例如二者都可以以單片機(jī)方式實(shí)現(xiàn)，本實(shí)施例優(yōu)選ARM系列和51系列單片機(jī)，所述主處理器與從處理器之間通過高速總線傳輸數(shù)據(jù)，例如SPI總線，所述無(wú)線射頻模塊具有雙向無(wú)線射頻通信功能，例如可以通過支持RFID雙向通信的NRF24L01芯片實(shí)現(xiàn)其核心的通信功能。
[0031]每個(gè)從處理器與一個(gè)地址列表或地址范圍相關(guān)聯(lián)(圖中未示出)，該地址列表或地址范圍用于指示至少一個(gè)待識(shí)別的標(biāo)識(shí)卡的地址。地址列表包括一個(gè)或多個(gè)待識(shí)別標(biāo)識(shí)卡的地址，而地址范圍則僅包括一個(gè)起始地址和一個(gè)終止地址，位于該起始地址和終止地址范圍內(nèi)的所有地址都是該從處理器負(fù)責(zé)識(shí)別的范圍。
[0032]主處理器或上位機(jī)可以事先為每個(gè)從處理器分配地址列表或地址范圍，然后每個(gè)從處理器將其保存在自身的存儲(chǔ)空間中；當(dāng)然，也可以在從處理器外部維護(hù)所述地址列表或地址范圍，然后從處理器在需要時(shí)實(shí)時(shí)從外部讀取。
[0033]每個(gè)無(wú)線射頻模塊與一個(gè)從處理器相連，在該從處理器的控制下對(duì)位于上述地址列表或地址范圍內(nèi)的標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢，并將每次獲得的狀態(tài)數(shù)據(jù)返回該從處理器。每個(gè)無(wú)線射頻模塊對(duì)標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢的具體方式參見圖2所示的示例性流程圖。在該示例中，以地址范圍為例進(jìn)行說明，另外，為了指示從處理器是否已完成對(duì)其相關(guān)地址范圍內(nèi)的標(biāo)識(shí)卡的巡檢操作，可以為每個(gè)從處理器賦予一個(gè)“巡檢完成標(biāo)志位”來(lái)指示其操作狀態(tài)，例如以O(shè)表不尚未完成巡檢，以I表不已經(jīng)完成巡檢。
[0034]接下來(lái)詳細(xì)描述狀態(tài)輪詢的具體流程。上電或復(fù)位后，首先將待巡檢的目標(biāo)地址設(shè)置為所述地址范圍中的起始地址(即最小地址)，并將“巡檢完成標(biāo)志位”復(fù)位為O;然后，無(wú)線射頻模塊向上述目標(biāo)地址發(fā)送無(wú)線信號(hào)，如果地址與該目標(biāo)地址相同的標(biāo)識(shí)卡收到該無(wú)線信號(hào)，則向所述無(wú)線射頻模塊發(fā)送應(yīng)答信號(hào)；如果無(wú)線射頻模塊收到該應(yīng)答信號(hào)則表示具有該目標(biāo)地址的標(biāo)識(shí)卡位于讀卡器的有效讀取范圍內(nèi)，于是將該目標(biāo)地址記錄下來(lái)；如果沒有收到應(yīng)答信號(hào)則表示相應(yīng)標(biāo)識(shí)卡不在讀卡器的有效讀取范圍內(nèi)，此時(shí)不記錄該目標(biāo)地址；也就是說，此處是通過僅記錄在有效讀取范圍內(nèi)的標(biāo)識(shí)卡的地址來(lái)反映標(biāo)識(shí)卡的狀態(tài)，當(dāng)然也可以通過其他方式來(lái)記錄標(biāo)識(shí)卡的狀態(tài)信息，此處不再贅述。到目前為止，對(duì)一個(gè)地址的巡檢已經(jīng)完成，接下來(lái)，將當(dāng)前的目標(biāo)地址加I得到下一個(gè)目標(biāo)地址，然后按照與上面相同的方式對(duì)這個(gè)新的目標(biāo)地址進(jìn)行巡檢，直至所述地址范圍內(nèi)的所有地址被檢測(cè)完畢?？梢酝ㄟ^以下方式來(lái)判斷是否所有地址被檢測(cè)完畢，即判斷當(dāng)前新的目標(biāo)地址是否大于所述地址范圍的終止地址(最大地址)，如果是，則表示已完成對(duì)所有地址的檢測(cè)，此時(shí)將“巡檢完成標(biāo)志位”置位為1，巡檢結(jié)束，前面記錄下來(lái)的地址即構(gòu)成該地址范圍內(nèi)標(biāo)識(shí)卡的狀態(tài)數(shù)據(jù)；否則繼續(xù)對(duì)該新目標(biāo)地址的檢測(cè)。
[0035]以上描述了從處理器對(duì)與其相關(guān)聯(lián)的地址范圍內(nèi)的標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢或巡檢的詳細(xì)過程，下面說明主處理器對(duì)與其相連的各從處理器進(jìn)行狀態(tài)輪詢或巡檢的過程。
[0036]主處理器可以按照預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢，從各從處理器獲取所述狀態(tài)數(shù)據(jù)。圖3給出了一個(gè)示例性的巡檢流程，在該示例中，各從處理器被分別賦予從O到η-l的η個(gè)數(shù)字編號(hào)，以一個(gè)數(shù)字編號(hào)來(lái)指代某個(gè)具體的從處理器。上電或復(fù)位后，首先將待檢測(cè)從處理器編號(hào)N設(shè)置為0，然后判斷該從處理器N是否已經(jīng)完成對(duì)其地址范圍內(nèi)的標(biāo)識(shí)卡的巡檢工作，例如可以判斷該從處理器的“巡檢完成標(biāo)志位”，如果為I表示巡檢已經(jīng)完成，如果為O表示尚未完成。
[0037]通過以上判斷，如果當(dāng)前從處理器N已經(jīng)完成對(duì)標(biāo)識(shí)卡的巡檢，則主處理器向該該從處理器N發(fā)送數(shù)據(jù)請(qǐng)求信號(hào)，當(dāng)該從處理器收到數(shù)據(jù)請(qǐng)求信號(hào)后將自已獲得的所有狀態(tài)數(shù)據(jù)傳輸至主處理器。為了減少數(shù)據(jù)量，在傳輸之前還可以對(duì)數(shù)據(jù)進(jìn)行封裝和/或壓縮操作，然后再傳輸給主處理器。主處理器接收完后，將該從處理器編號(hào)N設(shè)置為(Ν+1)%η，其中％表示求余操作，η表示與主處理器相連的從處理器的總數(shù)。接下來(lái)，按照與上面相同的方式對(duì)從處理器N進(jìn)行狀態(tài)讀取，直至所有從處理器被檢測(cè)完畢?？梢酝ㄟ^多種方式來(lái)判斷是否所有從處理器被檢測(cè)完畢，例如可以判斷當(dāng)前最新的編號(hào)N是否等于0，若是，則表示已完成對(duì)所有從處理器的檢測(cè)，否則繼續(xù)對(duì)該從處理器N的檢測(cè)。
[0038]通過以上判斷，如果當(dāng)前從處理器N尚未完成對(duì)標(biāo)識(shí)卡的巡檢，則跳過該從處理器N繼續(xù)對(duì)下一個(gè)從處理器執(zhí)行狀態(tài)讀取操作。[0039]主處理器在從各從處理器得到標(biāo)識(shí)卡的狀態(tài)數(shù)據(jù)后，還可以將獲得的數(shù)據(jù)以主動(dòng)或被動(dòng)的方式傳輸給與該讀卡器相連的上位機(jī)，由上位機(jī)對(duì)這些數(shù)據(jù)做進(jìn)一步的處理。其中，主動(dòng)傳輸?shù)姆绞绞侵杆鲋魈幚砥饕灶A(yù)設(shè)的周期或方式自動(dòng)將獲得的所述狀態(tài)數(shù)據(jù)傳輸給與所述讀卡器相連的上位機(jī)，例如，可以根據(jù)需要靈活設(shè)置一個(gè)數(shù)值作為主處理器向上位機(jī)上傳數(shù)據(jù)的時(shí)間間隔，一旦時(shí)間間隔滿足該數(shù)值，主處理器則自發(fā)向上位機(jī)傳輸數(shù)據(jù)。當(dāng)然，該數(shù)據(jù)也可以根據(jù)實(shí)際需求進(jìn)行修改。另外，所述被動(dòng)傳輸方式是指主處理器不會(huì)自發(fā)向上位機(jī)傳輸數(shù)據(jù)，只有當(dāng)所述主處理器收到來(lái)自上位機(jī)的數(shù)據(jù)請(qǐng)求時(shí),所述主處理器才會(huì)將獲得的所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)。這樣，上位機(jī)可以根據(jù)自身需求主動(dòng)控制數(shù)據(jù)上傳的時(shí)間，而且，通過周期性地向讀卡器的主處理器發(fā)送數(shù)據(jù)請(qǐng)求信號(hào)，同樣能夠?qū)崿F(xiàn)以特定間隔獲取數(shù)據(jù)的目的。
[0040]為了降低數(shù)據(jù)量及通信負(fù)荷，所述主處理器在將所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)之前還可以先將所述狀態(tài)數(shù)據(jù)封裝和/或壓縮成數(shù)據(jù)幀，然后再將該數(shù)據(jù)幀傳輸至上位機(jī)。另夕卜，讀卡器的主處理器與上位機(jī)之間通過RS485、TCP/IP、藍(lán)牙、或WiFi等現(xiàn)有的或者將來(lái)可能出現(xiàn)的通信方式傳輸數(shù)據(jù)。
[0041]為保證實(shí)時(shí)性，每個(gè)從處理器所分配的地址范圍不超過2000個(gè)，當(dāng)標(biāo)識(shí)卡在讀卡器無(wú)線信號(hào)覆蓋范圍內(nèi)，從處理器所連接的無(wú)線射頻模塊自發(fā)射無(wú)線信號(hào)至接收到應(yīng)答信號(hào)時(shí)間不會(huì)超過500us，一個(gè)巡檢周期總計(jì)不超過Is。更進(jìn)一步地，當(dāng)從處理器的數(shù)量超出主處理器的IO端口處理能力時(shí)，可以通過在所述主處理器與所述多個(gè)從處理器之間連接至少一個(gè)多路模擬開關(guān)的方式進(jìn)行端口復(fù)用，例如可以采用CD4067等多路模擬開關(guān)來(lái)實(shí)現(xiàn)上述功能。
[0042]本發(fā)明所提出的巡檢式無(wú)線射頻讀卡器能夠大幅度提升標(biāo)識(shí)卡的并發(fā)識(shí)別數(shù)，而且通過主、從處理器的協(xié)同工作，可以簡(jiǎn)化對(duì)大量標(biāo)識(shí)卡的管理。
[0043]本發(fā)明中各實(shí)施例提供的技術(shù)方案中的部分內(nèi)容可以通過軟件編程實(shí)現(xiàn)，其軟件程序存儲(chǔ)在可讀取的存儲(chǔ)介質(zhì)中，存儲(chǔ)介質(zhì)例如:計(jì)算機(jī)中的硬盤、光盤或軟盤。
[0044]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種巡檢式無(wú)線射頻讀卡器，其特征在于，包括: 主處理器； 多個(gè)從處理器，與所述主處理器分別相連，每個(gè)從處理器與一個(gè)地址列表或地址范圍相關(guān)聯(lián)，該地址列表或地址范圍用于指示至少一個(gè)待識(shí)別標(biāo)識(shí)卡的地址； 多個(gè)無(wú)線射頻模塊，每個(gè)無(wú)線射頻模塊與一個(gè)從處理器相連，在該從處理器的控制下對(duì)位于上述地址列表或地址范圍內(nèi)的標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢，并將每次獲得的狀態(tài)數(shù)據(jù)返回該從處理器； 所述主處理器以預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢，從各從處理器獲取所述狀態(tài)數(shù)據(jù)。
2.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于， 所述主處理器以預(yù)設(shè)的周期或方式自動(dòng)將獲得的所述狀態(tài)數(shù)據(jù)傳輸給與所述讀卡器相連的上位機(jī)。
3.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于， 當(dāng)所述主處理器收到來(lái)自上位機(jī)的數(shù)據(jù)請(qǐng)求時(shí)，所述主處理器將獲得的所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)。
4.如權(quán)利要求2或3所述的無(wú)線射頻讀卡器，其特征在于， 所述主處理器在將所述狀態(tài)數(shù)據(jù)傳輸給上位機(jī)之前先將所述狀態(tài)數(shù)據(jù)封裝和/或壓縮成數(shù)據(jù)幀，然后將該數(shù)據(jù)幀傳輸至上位機(jī)。
5.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于， 每個(gè)所述從處理器自身存儲(chǔ)所述地址列表或地址范圍，或者 每個(gè)所述從處理器從外部讀取所述地址列表或地址范圍。
6.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于， 優(yōu)選的，所述地址列表或地址范圍由所述主處理器分配。
7.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于，每個(gè)無(wú)線射頻模塊對(duì)標(biāo)識(shí)卡進(jìn)行狀態(tài)輪詢具體包括: 所述無(wú)線射頻模塊依次向上述地址列表或地址范圍內(nèi)的每一個(gè)地址發(fā)送無(wú)線信號(hào)，如果收到具有該地址的標(biāo)識(shí)卡返回的應(yīng)答信號(hào)，則記錄該地址；如果沒有收到應(yīng)答信號(hào)，則繼續(xù)向下一個(gè)地址發(fā)送無(wú)線信號(hào)，直至所述地址列表或地址范圍內(nèi)的所有地址被檢測(cè)完畢，記錄的地址即構(gòu)成所述狀態(tài)數(shù)據(jù)。
8.如權(quán)利要求1所述的無(wú)線射頻讀卡器，其特征在于，所述主處理器以預(yù)設(shè)的周期或方式對(duì)所述多個(gè)從處理器進(jìn)行輪詢具體包括: 所述主處理器依次向每個(gè)與其相連的從處理器發(fā)送數(shù)據(jù)請(qǐng)求，每個(gè)從處理器在收到該數(shù)據(jù)請(qǐng)求后將自已獲得的所有狀態(tài)數(shù)據(jù)返回主處理器。
9.如權(quán)利要求8所述的無(wú)線射頻讀卡器，其特征在于，每個(gè)從處理器在將自已獲得的所有狀態(tài)數(shù)據(jù)返回主處理器之前先將所有狀態(tài)數(shù)據(jù)封裝和/或壓縮成數(shù)據(jù)幀，然后將該數(shù)據(jù)幀返回主處理器。
10.如權(quán)利要求3所述的無(wú)線射頻讀卡器，其特征在于， 所述主處理器與從處理器之間通過高速總線傳輸數(shù)據(jù)，所述主處理器與上位機(jī)之間通過有線方式或無(wú)線方式傳輸數(shù)據(jù)；所述主處理器和/或從處理器為單片機(jī)；所述無(wú)線射頻模塊包括支持RFID雙向通信的射頻芯片； 當(dāng)從處理器的數(shù)量超出主處理器的IO端口處理能力時(shí)，在所述主處理器與所述多個(gè)從處理器之間連接至少一個(gè)多路 模擬開關(guān)，進(jìn)行端口復(fù)用。
【文檔編號(hào)】G06K7/00GK103473519SQ201310374470
【公開日】2013年12月25日 申請(qǐng)日期:2013年8月23日 優(yōu)先權(quán)日:2013年8月23日
【發(fā)明者】何瑞科, 鄧偉, 蘆增輝, 史郁文, 王普, 聶琪, 王曉菲 申請(qǐng)人:西安重裝渭南光電科技有限公司