集成電路設(shè)計(jì)保護(hù)裝置及其方法
【專利摘要】本發(fā)明公開了一種集成電路設(shè)計(jì)保護(hù)裝置，包括切換裝置以及非易失性內(nèi)存。切換裝置包括M個(gè)輸入端口、N個(gè)輸出端口、N個(gè)多路復(fù)用器以及S個(gè)選擇端。上述N個(gè)多路復(fù)用器的每個(gè)多路復(fù)用器包括I個(gè)輸入端、一輸出端以及至少一選擇端。上述I個(gè)輸入端耦接于上述M個(gè)輸入端口中的I個(gè)輸入端口。上述輸出端耦接于上述N個(gè)輸出端口中的一個(gè)輸入端口。非易失性內(nèi)存耦接于切換裝置的S個(gè)選擇端，用以提供多個(gè)選擇碼到切換裝置。由此，只有集成電路設(shè)計(jì)者才知道正確的選擇碼，故可確實(shí)地提升集成電路于設(shè)計(jì)及制造的安全性，并防止集成電路設(shè)計(jì)被非法地復(fù)制或盜取。
【專利說明】集成電路設(shè)計(jì)保護(hù)裝置及其方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種集成電路中的裝置，特別是涉及一種在集成電路中用以保護(hù)該集成電路的設(shè)計(jì)的裝置。
【背景技術(shù)】
[0002]當(dāng)集成電路代工成為一種經(jīng)濟(jì)趨勢的時(shí)候，多數(shù)的集成電路(IC)設(shè)計(jì)公司會(huì)將他們的集成電路制造委由第三方的代工廠代工。然而，這樣的作法可能會(huì)增加保護(hù)其集成電路設(shè)計(jì)的智慧財(cái)產(chǎn)(intellectual property, IP)的困難度,并可能造成集成電路設(shè)計(jì)公司巨大的損失。此外，盜版的集成電路很可能是有缺陷的，如果這些盜版集成電路被使用在關(guān)鍵設(shè)備，則可能會(huì)把人眾的生命置于危險(xiǎn)。此外，如果集成電路是用于軍事設(shè)備，則國家安全則可能因敵方對(duì)集成電路使用了反向工程而遭到侵害。
[0003]集成電路的反向工程可能是透過解封(decapsulation, DECAP)來進(jìn)行，而這是一種相關(guān)產(chǎn)業(yè)中常見集成電路的反向工程。因此，找出一種能防止集成電路被仿制，或者至少能增加其它人對(duì)集成電路進(jìn)行反向工程的困難度以保護(hù)其集成電路設(shè)計(jì)的智慧財(cái)產(chǎn)的方法，這對(duì)此業(yè)界的人來說是很重要的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明一實(shí)施例公開一種集成電路設(shè)計(jì)保護(hù)裝置，其包含切換裝置以及非易失性內(nèi)存。該切換裝置包含M個(gè)輸入端口、N個(gè)多路復(fù)用器(multiplexer)以及S個(gè)選擇端。N個(gè)多路復(fù)用器的每個(gè)多路復(fù)用器包含I個(gè)輸入端、一個(gè)輸出端以及至少一選擇端。其中，上述I個(gè)輸入端耦接于該些M個(gè)輸入端口中的I個(gè)輸入端口，而該輸出端耦接于上述N個(gè)輸出端口中的一個(gè)輸入端口。所述非易失性內(nèi)存耦接于該切換裝置的S個(gè)選擇端，用以提供多個(gè)選擇碼到該切換裝置。其中，M3N蘭1，且M、N、I及S皆為正整數(shù)。
[0005]本發(fā)明另一實(shí)施例公開一種集成電路的設(shè)計(jì)保護(hù)方法。該設(shè)計(jì)保護(hù)方法首先在該集成電路中配置第一電路及第二電路。之后，模擬該第一電路及該第二電路的功能。對(duì)該第一電路及該第二電路進(jìn)行布置及路由選擇。將該第一電路的多個(gè)連接端口對(duì)應(yīng)到該第二電路的多個(gè)連接端口。在該集成電路的該第一電路及該第二電路之間，設(shè)置一集成電路設(shè)計(jì)保護(hù)裝置。其中，該集成電路設(shè)計(jì)保護(hù)裝置包含一切換裝置及一非易失性內(nèi)存，而該切換裝置包含多個(gè)耦接于該非易失性內(nèi)存的多路復(fù)用器。該設(shè)計(jì)保護(hù)方法還產(chǎn)生多個(gè)選擇碼以輸入到該些多路復(fù)用器。連接該些選擇碼到該些多路復(fù)用器。產(chǎn)生多個(gè)布線檔(layoutfiles) 0依據(jù)該些布線檔，處理該集成電路。程序化該些選擇碼于該非易失性內(nèi)存中，以及對(duì)該集成電路進(jìn)行打線及封裝。
[0006]本發(fā)明所公開的集成電路設(shè)計(jì)保護(hù)裝置及方法可通過將多個(gè)選擇碼儲(chǔ)存于非易失性內(nèi)存的方式，保護(hù)集成電路設(shè)計(jì)者的智慧財(cái)產(chǎn)。由此，只有集成電路設(shè)計(jì)者才知道正確的選擇碼，且因該些選擇碼是在集成電路被制造完成后才被程序化于非易失性內(nèi)存，故即或是第三方的制造者也無法知道該些選擇碼。如此，可確實(shí)地提升集成電路于設(shè)計(jì)及制造的安全性，并防止集成電路設(shè)計(jì)被非法地復(fù)制或盜取。
【專利附圖】

【附圖說明】
[0007]圖1為依據(jù)本發(fā)明一實(shí)施例的集成電路的功能方塊圖。
[0008]圖2為圖1的集成電路設(shè)計(jì)保護(hù)裝置的功能方塊圖。
[0009]圖3A及圖3B為依據(jù)本發(fā)明一實(shí)施例的方法以保護(hù)圖1的集成電路的流程圖。
[0010]圖4A及圖4B為依據(jù)本發(fā)明另一實(shí)施例的方法以保護(hù)圖1的集成電路的流程圖。
[0011]其中，附圖標(biāo)記說明如下:
[0012]100集成電路
[0013]102傀儡輸入連接
[0014]104實(shí)際輸入連接
[0015]106實(shí)際輸出連接
[0016]120集成電路設(shè)計(jì)保護(hù)裝置
[0017]202非易失性內(nèi)存
[0018]204切換裝置
[0019]206多路復(fù)用器
[0020]208輸入端
[0021]210輸出端
[0022]212選擇端
[0023]218輸入端口
[0024]220輸出端口
[0025]300、400方法
[0026]304 到 338、404 到 434流程步驟
[0027]Al到An、BI到Bn電路區(qū)塊
【具體實(shí)施方式】
[0028]請(qǐng)參考圖1及圖2。圖1為依據(jù)本發(fā)明一實(shí)施例的集成電路100的功能方塊圖。集成電路100可包括多個(gè)電路區(qū)塊Al到An以及BI到Bn、集成電路設(shè)計(jì)保護(hù)裝置120、多個(gè)傀儡(dummy)輸入連接102、多個(gè)實(shí)際輸入連接104以及多個(gè)實(shí)際輸出連接106。集成電路設(shè)計(jì)保護(hù)裝置120用以根據(jù)其本身被程序化的內(nèi)容，通過實(shí)際輸入連接104以及實(shí)際輸出連接106，將上述電路區(qū)塊Al到An中的至少一個(gè)電路區(qū)塊連接到電路區(qū)塊BI到Bn中所對(duì)應(yīng)的電路區(qū)塊。集成電路設(shè)計(jì)保護(hù)裝置120也耦接到上述多個(gè)傀儡輸入連接102。
[0029]圖2為圖1的集成電路設(shè)計(jì)保護(hù)裝置120的功能方塊圖。集成電路設(shè)計(jì)保護(hù)裝置120可包括非易失性內(nèi)存202以及切換裝置204。切換裝置204可具有M個(gè)輸入端口 218以及N個(gè)輸出端口 220，且可具有N個(gè)多路復(fù)用器206。每一個(gè)多路復(fù)用器206可具有I個(gè)輸入端208、一個(gè)輸出端210以及至少一個(gè)選擇端212。N個(gè)多路復(fù)用器206的選擇端212的總數(shù)等于S。非易失性內(nèi)存202耦接于每一個(gè)多路復(fù)用器206的選擇端212。M、N、I和S皆為正整數(shù)，且M3 NS I。為使說明簡潔便于了解，圖2中僅繪示了三個(gè)多路復(fù)用器206，但本發(fā)明并不以此為限，切換裝置204中可具有N個(gè)多路復(fù)用器206。以最左側(cè)的多路復(fù)用器206為例，并假設(shè)M等于8、N等于3、I等于4，且最左側(cè)的多路復(fù)用器206具有兩個(gè)選擇端212。最左側(cè)的多路復(fù)用器206的四個(gè)輸入端208耦接于切換裝置204的八個(gè)輸入端口218中的四個(gè)輸入端口 208，且此四個(gè)輸入端208中只有一個(gè)輸入端208耦接于上述多個(gè)實(shí)際輸入連接104中的一個(gè)，而四個(gè)輸入端208中其余三個(gè)輸入端208則耦接于上述多個(gè)傀儡輸入連接102。最左側(cè)的多路復(fù)用器206的輸出端210耦接于切換裝置204的三個(gè)輸出端口 220中的一個(gè)輸出端口 220。最左側(cè)的多路復(fù)用器206的兩個(gè)選擇端212耦接于非易失性內(nèi)存202，并自非易失性內(nèi)存202接收一個(gè)選擇碼。
[0030]選擇端的每一連接可表示上述選擇碼的一個(gè)位，且因最左側(cè)的多路復(fù)用器206的兩個(gè)選擇端212耦接于非易失性內(nèi)存202，多路復(fù)用器206可自非易失性內(nèi)存202接收一個(gè)兩位的選擇碼。以上述的兩位的選擇碼是「00」為例，多路復(fù)用器206的最左側(cè)的輸入端208的訊號(hào)可被輸出到多路復(fù)用器206的輸出端210，以作為實(shí)際輸出連接106的訊號(hào)，以建立電路區(qū)塊Al到An其中一個(gè)電路區(qū)塊與電路區(qū)塊BI到Bn中一個(gè)對(duì)應(yīng)的電路區(qū)塊之間的電性連接。其中，傀儡輸入連接102的訊號(hào)不會(huì)被輸出。此外，非易失性內(nèi)存202可被程序化，以儲(chǔ)存每一個(gè)多路復(fù)用器206的選擇碼，如此可通過每個(gè)多路復(fù)用器206的選擇端212控制每個(gè)多路復(fù)用器206選擇實(shí)際輸入連接104的訊號(hào)作為實(shí)際輸出連接106的訊號(hào)，并忽略每個(gè)多路復(fù)用器206的傀儡輸入連接102的訊號(hào)。因此，切換裝置204的M個(gè)輸入端口 218中的N個(gè)輸入端口 218電性連接到實(shí)際輸入連接104，以將實(shí)際輸入連接104的訊號(hào)輸出到與上述N個(gè)輸出端口 220耦接的實(shí)際輸出連接106。切換裝置204的其它M-N個(gè)輸入端口 218為耦接到傀儡輸入連接102的傀儡輸入端口，而不被用來在集成電路100中傳遞訊號(hào)。
[0031]非易失性內(nèi)存202可通過使用浮動(dòng)閘(floating gate)技術(shù)或抗熔斷器切換(antifuse switch)技術(shù)被程序化，以儲(chǔ)存上述的多個(gè)選擇碼。因盜版的集成電路制造者很難存取其中所儲(chǔ)存的多個(gè)選擇碼，故集成電路很不容易被仿制，而可確保其安全性。
[0032]如圖1及圖2所示，只有集成電路的設(shè)計(jì)者才知道哪些耦接到集成電路設(shè)計(jì)保護(hù)裝置120的連接是實(shí)際輸入連接104，而需要被輸出到實(shí)際輸出連接106，以將電路區(qū)塊Al到An耦接到對(duì)應(yīng)的電路區(qū)塊BI到Bn。集成電路的設(shè)計(jì)者可將上述多個(gè)選擇碼程序化于非易失性內(nèi)存202，如此在不知道該些選擇碼的情況下，即無法知道電路區(qū)塊Al到An的哪些連接是對(duì)應(yīng)到電路區(qū)塊BI到Bn的連接，而使得集成電路100中的實(shí)際連接無法被反向工程。如此一來，集成電路100的設(shè)計(jì)即可獲得保護(hù)。
[0033]圖3A及圖3B為依據(jù)本發(fā)明一實(shí)施例的方法300以保護(hù)圖1的集成電路100的流程圖。方法300可包括下列步驟:
[0034]步驟304:在集成電路100中配置第一電路及第二電路。
[0035]步驟306:模擬第一電路及第二電路的功能。
[0036]步驟308:對(duì)第一電路及第二電路進(jìn)行布置及路由選擇(placing and routing)。
[0037]步驟310:進(jìn)行第一電路及第二電路的第一定時(shí)分析(timing analysis)以及萃取(extraction)。
[0038]步驟312:執(zhí)行第一電路及第二電路的第一模擬。
[0039]步驟314:將第一電路的多個(gè)連接端口對(duì)應(yīng)到第二電路的多個(gè)連接端口。
[0040]步驟316:在集成電路100內(nèi)的第一電路及第二電路之間，設(shè)置集成電路設(shè)計(jì)保護(hù)裝置120。
[0041]步驟318:產(chǎn)生多個(gè)選擇碼以輸入到該些多路復(fù)用器206。
[0042]步驟320:連接該些選擇碼到該些多路復(fù)用器206。
[0043]步驟322:進(jìn)行集成電路100的第二定時(shí)分析以及萃取。
[0044]步驟324:執(zhí)行集成電路100的第二模擬，并檢查集成電路100是否通過第二模擬；若通過，則執(zhí)行步驟326 ;若不通過，則執(zhí)行步驟318。
[0045]步驟326:產(chǎn)生多個(gè)布線檔(layout files)。
[0046]步驟328:依據(jù)該些布線檔，進(jìn)行集成電路100的制造工藝。
[0047]步驟330:將該些選擇碼程序化于非易失性內(nèi)存202中。
[0048]步驟332:對(duì)集成電路100進(jìn)行晶圓測試(wafer test)。
[0049]步驟334:對(duì)集成電路100進(jìn)行打線及封裝。
[0050]步驟336:對(duì)集成電路100進(jìn)行最終測試(final test)。
[0051]步驟338:對(duì)集成電路100進(jìn)行出貨。
[0052]方法300的第一電路可為圖1中的電路區(qū)塊Al到An，而方法300的第二電路可為圖1中的電路區(qū)塊BI到Bn。集成電路設(shè)計(jì)者于步驟304中設(shè)計(jì)并配置第一電路及第二電路。步驟308中對(duì)第一電路及第二電路進(jìn)行布置及路由選擇可通過電子設(shè)計(jì)自動(dòng)化(electronic design automation, EDA)工具來進(jìn)行。在步驟314中，除了集成電路設(shè)計(jì)者可決定并選擇對(duì)應(yīng)的連接以外，也可由電子設(shè)計(jì)自動(dòng)化工具協(xié)助集成電路設(shè)計(jì)者選擇第一電路的連接端口與第二電路的連接端口之間的對(duì)應(yīng)連接。在步驟316中，集成電路設(shè)計(jì)保護(hù)裝置120被設(shè)置在集成電路100內(nèi)的第一電路及第二電路之間。之后，在步驟318及320中，該些選擇碼由集成電路設(shè)計(jì)者輸入或由電子設(shè)計(jì)自動(dòng)化工具產(chǎn)生，并被連接到電路模擬，而作為步驟322及324所使用的后模擬限制(post simulation constraint)。若在步驟318所產(chǎn)生并輸入到上述多個(gè)多路復(fù)用器206的多個(gè)選擇碼是正確的，則集成電路100可通過步驟324中的后模擬(postsimulation);若不正確,集成電路100則未能通過后模擬,且步驟318、320、322及324須重新被執(zhí)行。步驟326中的布線檔可為⑶S II檔案。在步驟328中，進(jìn)行集成電路100的制造工藝。在步驟330中，集成電路設(shè)計(jì)者在此階段實(shí)際上會(huì)將上述多個(gè)選擇碼程序化于非易失性內(nèi)存202中。換句話說，上述多個(gè)選擇碼可于完成集成電路100的制造后再被程序化。如此，即使第三方的制造者也無法知道對(duì)應(yīng)多個(gè)連接的多個(gè)選擇碼，而使得集成電路100受到強(qiáng)大的保護(hù)，而免于非法的盜版。在本實(shí)施例中，步驟310及312可選擇性地省略，而僅執(zhí)行步驟322及324中集成電路的定時(shí)分析、萃取及模擬。
[0053]圖4A及圖4B為依據(jù)本發(fā)明另一實(shí)施例的方法400以保護(hù)圖1的集成電路100的流程圖。方法400可包括下列步驟:
[0054]步驟404:在集成電路100中配置第一電路及第二電路；
[0055]步驟406:模擬第一電路及第二電路的功能。
[0056]步驟408:將第一電路的多個(gè)連接端口對(duì)應(yīng)到第二電路的多個(gè)連接端口。
[0057]步驟410:在集成電路100內(nèi)的第一電路及第二電路之間，設(shè)置集成電路設(shè)計(jì)保護(hù)裝置120。
[0058]步驟412:產(chǎn)生多個(gè)選擇碼以輸入到該些多路復(fù)用器206。[0059]步驟414:連接該些選擇碼到該些多路復(fù)用器206。
[0060]步驟416:對(duì)第一電路及第二電路進(jìn)行布置及路由選擇。
[0061]步驟418:進(jìn)行集成電路100的定時(shí)分析以及萃取。
[0062]步驟420:執(zhí)行集成電路100的模擬，并檢查集成電路100是否通過模擬；若通過，則執(zhí)行步驟422 ;若不通過，則執(zhí)行步驟412。
[0063]步驟422:產(chǎn)生多個(gè)布線檔。
[0064]步驟424:依據(jù)該些布線檔，進(jìn)行集成電路100的制造工藝。
[0065]步驟426:將該些選擇碼程序化于非易失性內(nèi)存202中。
[0066]步驟428:對(duì)集成電路100進(jìn)行晶圓測試(wafer test)。
[0067]步驟430:對(duì)集成電路100進(jìn)行打線及封裝。
[0068]步驟432:對(duì)集成電路100進(jìn)行最終測試(final test)。
[0069]步驟434:對(duì)集成電路100進(jìn)行出貨。
[0070]在圖4A及圖4B中，電子設(shè)計(jì)自動(dòng)化工具除了具有布置及路由選擇功能以外，還可整合功能并支持工作流程以執(zhí)行步驟408到420。步驟418及420可以執(zhí)行如同集成電路100的后模擬(post simulation) 一般。倘若步驟412中所產(chǎn)生而被輸入到上述多個(gè)多路復(fù)用器206的多個(gè)選擇碼是正確的，集成電路100可通過步驟420的后模擬；若不正確，集成電路100則未能通過后模擬，而步驟412、414、418及420須重新被執(zhí)行。
[0071]綜上所述，本發(fā)明公開一種集成電路設(shè)計(jì)保護(hù)裝置及方法，而可通過將多個(gè)選擇碼儲(chǔ)存于非易失性內(nèi)存的方式，保護(hù)集成電路設(shè)計(jì)者的智慧財(cái)產(chǎn)。由此，只有集成電路設(shè)計(jì)者才知道該些選擇碼以正確地連接電路區(qū)塊之間的多個(gè)對(duì)應(yīng)連接，且因該些選擇碼是在集成電路被制造完成后才被程序化于非易失性內(nèi)存，故即或是第三方的制造者也無法知道該些選擇碼。此外，倘若有人嘗試解封(DECAP)集成電路，他可能會(huì)被傀儡輸入連接所蒙騙，而在不知道非易失性內(nèi)存中的該些選擇碼的情況下，無法得知實(shí)際連接的任何信息。如此，可確實(shí)地提升集成電路于設(shè)計(jì)及制造的安全性，并防止集成電路設(shè)計(jì)被非法地復(fù)制或盜取。
[0072]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種集成電路設(shè)計(jì)保護(hù)裝置，包括: 切換裝置，包括: M個(gè)輸入端口； N個(gè)輸出端口； N個(gè)多路復(fù)用器，該些N個(gè)多路復(fù)用器的每個(gè)多路復(fù)用器包括: I個(gè)輸入端，耦接于該些M個(gè)輸入端口中的I個(gè)輸入端口 ； 輸出端，耦接于該些N個(gè)輸出端口中的一個(gè)輸入端口；以及 至少一選擇端；以及 S個(gè)選擇端；以及 非易失性內(nèi)存，耦接于該切換裝置的該些S個(gè)選擇端，用以提供多個(gè)選擇碼到該切換裝置； 其中，M芎N芎1，且M、N、I及S皆為正整數(shù)。
2.如權(quán)利要求1所述的集成電路設(shè)計(jì)保護(hù)裝置，其特征在于，該些M個(gè)輸入端口包括N個(gè)實(shí)際輸入端口以及M-N個(gè)傀儡輸入端口。
3.如權(quán)利要求1所述的集成電路設(shè)計(jì)保護(hù)裝置，其特征在于，該非易失性內(nèi)存耦接于每一該些N個(gè)多路復(fù)用器的該至少一選擇端。
4.如權(quán)利要求1所述的集成`電路設(shè)計(jì)保護(hù)裝置，其特征在于，該多個(gè)選擇碼通過浮動(dòng)閘技術(shù)被儲(chǔ)存于該非易失性內(nèi)存。
5.如權(quán)利要求1所述的集成電路設(shè)計(jì)保護(hù)裝置，其特征在于，該多個(gè)選擇碼通過抗熔斷器切換技術(shù)被儲(chǔ)存于該非易失性內(nèi)存。
6.一種集成電路的設(shè)計(jì)保護(hù)方法，包括: 在該集成電路中配置第一電路及第二電路； 模擬該第一電路及該第二電路的功能； 對(duì)該第一電路及該第二電路進(jìn)行布置及路由選擇； 將該第一電路的多個(gè)連接端口對(duì)應(yīng)到該第二電路的多個(gè)連接端口 ； 在該集成電路內(nèi)的該第一電路及該第二電路之間，設(shè)置集成電路設(shè)計(jì)保護(hù)裝置，該集成電路設(shè)計(jì)保護(hù)裝置包括切換裝置及非易失性內(nèi)存，該切換裝置包括多個(gè)耦接于該非易失性內(nèi)存的多路復(fù)用器； 產(chǎn)生多個(gè)選擇碼以輸入到該些多路復(fù)用器； 連接該些選擇碼到該些多路復(fù)用器； 產(chǎn)生多個(gè)布線檔； 依據(jù)該些布線檔，進(jìn)行該集成電路的制造工藝； 程序化該些選擇碼于該非易失性內(nèi)存中；以及 對(duì)該集成電路進(jìn)行打線及封裝。
7.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，更包括: 在對(duì)該第一電路及該第二電路進(jìn)行布置及路由選擇后，進(jìn)行定時(shí)分析及萃取。
8.如權(quán)利要求7所述的集成電路的設(shè)計(jì)保護(hù)方法，更包括: 在進(jìn)行該定時(shí)分析及萃取后，執(zhí)行該第一電路及該第二電路的模擬。
9.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，更包括:在連接該些選擇碼到該些多路復(fù)用器后，進(jìn)行定時(shí)分析及萃取。
10.如權(quán)利要求9所述的集成電路的設(shè)計(jì)保護(hù)方法，更包括: 在進(jìn)行該定時(shí)分析及萃取后，執(zhí)行該第一電路及該第二電路的模擬。
11.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，其特征在于，程序化該些選擇碼于該非易失性內(nèi)存中包括: 使用浮動(dòng)閘技術(shù)將該些選擇碼程序化于該非易失性內(nèi)存中。
12.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，其特征在于，程序化該些選擇碼于該非易失性內(nèi)存中包括: 使用抗熔斷器切換技術(shù)將該些選擇碼程序化于該非易失性內(nèi)存中。
13.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，其特征在于，連接該些選擇碼到該些多路復(fù)用器后，才對(duì)該第一電路及該第二電路進(jìn)行布置及路由選擇。
14.如權(quán)利要求6所述的集成電路的設(shè)計(jì)保護(hù)方法，更包括: 于程序化該些選擇碼于該非易失性內(nèi)存中以后，測試該集成電路。
15.如權(quán)利要求6所述 的集成電路的設(shè)計(jì)保護(hù)方法，更包括: 于對(duì)該集成電路進(jìn)行打線及封裝以后，測試該集成電路。
【文檔編號(hào)】G06F21/75GK103778391SQ201310227528
【公開日】2014年5月7日 申請(qǐng)日期:2013年6月8日 優(yōu)先權(quán)日:2012年10月21日
【發(fā)明者】郭東政, 陳圣凱 申請(qǐng)人:力旺電子股份有限公司