數(shù)據(jù)儲(chǔ)存裝置與快閃存儲(chǔ)器控制方法
【專利摘要】數(shù)據(jù)儲(chǔ)存裝置與其中快閃存儲(chǔ)器的控制方法。該方法包括：將快閃存儲(chǔ)器的多個(gè)區(qū)塊劃分由多個(gè)存取通道作存??；于一隨機(jī)存取存儲(chǔ)器中規(guī)劃至少一套高速緩存空間，所述一套高速緩存空間針對(duì)上述多個(gè)存取通道分別提供寫入數(shù)據(jù)的占存空間；令一主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道；以及，于上述一套高速緩存空間中關(guān)于上述各個(gè)存取通道所對(duì)應(yīng)的數(shù)據(jù)暫存空間均整理完成后，將整理完成的數(shù)據(jù)自該套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器。
【專利說明】數(shù)據(jù)儲(chǔ)存裝置與快閃存儲(chǔ)器控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明有關(guān)于以快閃存儲(chǔ)器實(shí)現(xiàn)的一種數(shù)據(jù)儲(chǔ)存裝置、以及快閃存儲(chǔ)器的控制方法。
【背景技術(shù)】
[0002]現(xiàn)今數(shù)據(jù)儲(chǔ)存裝置常以快閃存儲(chǔ)器(FLASH memory)為儲(chǔ)存媒體。以與非門型的快閃存儲(chǔ)器(即NAND FLASH)為例，常用作記憶卡(memory card)、通用串行總線閃存裝置(USB flash device)、固態(tài)硬盤(SSD)…等產(chǎn)品。另外有一種應(yīng)用是用多芯片封裝、將NANDFLASH芯片與控制芯片包成一顆芯片一稱為嵌入式快閃存儲(chǔ)器模塊(eMMC)。
[0003]快閃存儲(chǔ)器不只應(yīng)用廣泛，其容量更隨著工藝技術(shù)發(fā)展顯著提升。然而，愈來愈龐大的存儲(chǔ)器容量使得快閃存儲(chǔ)器的控制方式更加顯著影響快閃存儲(chǔ)器的運(yùn)作效能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明揭露一種以快閃存儲(chǔ)器實(shí)現(xiàn)的數(shù)據(jù)儲(chǔ)存裝置，并且揭露一快閃存儲(chǔ)器的控制方法。
[0005]根據(jù)一種實(shí)施方式所實(shí)現(xiàn)的一數(shù)據(jù)儲(chǔ)存裝置包括:一快閃存儲(chǔ)器以及一控制器。該快閃存儲(chǔ)器具有多個(gè)區(qū)塊、且各區(qū)塊具有多個(gè)頁。該等區(qū)塊劃分由多個(gè)存取通道作存取。該控制器耦接該快閃存儲(chǔ)器，且包括:一運(yùn)算單元、一只讀存儲(chǔ)器以及一隨機(jī)存取存儲(chǔ)器。該只讀存儲(chǔ)器所載程序由該運(yùn)算單元執(zhí)行，作為該數(shù)據(jù)儲(chǔ)存裝置的固件。該隨機(jī)存取存儲(chǔ)器在執(zhí)行該固件的該運(yùn)算單元規(guī)劃下供應(yīng)至少一套高速緩存空間。各套高速緩存空間針對(duì)上述多個(gè)存取通道分別提供寫入數(shù)據(jù)的暫存空間。該運(yùn)算單元令一主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道，再于上述一套高速緩存空間中關(guān)于上述各個(gè)存取通道所對(duì)應(yīng)的數(shù)據(jù)暫存空間均整理完成后，將整理完成的數(shù)據(jù)自該套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器。
[0006]根據(jù)本發(fā)明另一種實(shí)施方式，快閃存儲(chǔ)器的控制方法包括:將一,決閃存儲(chǔ)器的多個(gè)區(qū)塊劃分由多個(gè)存取通道作存?。挥谝浑S機(jī)存取存儲(chǔ)器中規(guī)劃至少一套高速緩存空間，各套高速緩存空間針對(duì)上述多個(gè)存取通道分別提供寫入數(shù)據(jù)的暫存空間；令一主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道，以及，于上述一套高速緩存空間中關(guān)于上述各個(gè)存取通道所對(duì)應(yīng)的數(shù)據(jù)暫存空間均整理完成后，將整理完成的數(shù)據(jù)自該套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器。
[0007]下文特舉實(shí)施例，并配合所附附圖，詳細(xì)說明本
【發(fā)明內(nèi)容】
。
【專利附圖】

【附圖說明】
[0008]圖1圖解根據(jù)本發(fā)明一種實(shí)施方式所實(shí)現(xiàn)的一數(shù)據(jù)儲(chǔ)存裝置102，其與一主機(jī)104溝通；
[0009]圖2更圖解所揭露的數(shù)據(jù)整并操作；[0010]圖3依照時(shí)序描述第一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN以及第二套高速緩存空間Cache2_CEl、Cache2_CE2...Cache2_CEN的使用方式；
[0011]圖4圖解各存取通道CEl…CEN的寫入?yún)^(qū)間；
[0012]圖5以流程圖方式圖解一快閃存儲(chǔ)器寫入操作，其中規(guī)劃有多套高速緩存空間；
[0013]圖6依照時(shí)序描述單一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN的使用方式；以及 [0014]圖7以流程圖方式圖解一快閃存儲(chǔ)器寫入操作，其中僅規(guī)劃單套高速緩存空間。【具體實(shí)施方式】
[0015]以下敘述列舉本發(fā)明的多種實(shí)施例。以下敘述介紹本發(fā)明的基本概念，且并非意圖限制本
【發(fā)明內(nèi)容】
。實(shí)際發(fā)明范圍應(yīng)依照權(quán)利要求書界定之。
[0016]圖1圖解根據(jù)本發(fā)明一種實(shí)施方式所實(shí)現(xiàn)的一數(shù)據(jù)儲(chǔ)存裝置102，其與一主機(jī)104溝通。數(shù)據(jù)儲(chǔ)存裝置102包括:一快閃存儲(chǔ)器(FLASH memory) 106以及一控制器108。
[0017]此段落討論快閃存儲(chǔ)器106的設(shè)計(jì)。為了同時(shí)處理一個(gè)以上的操作指令，快閃存儲(chǔ)器106采用多存取通道技術(shù)，其中，快閃存儲(chǔ)器106的多個(gè)區(qū)塊(blocks)劃分由多個(gè)存取通道作存取。如圖中所示實(shí)施方式，快閃存儲(chǔ)器106是以多個(gè)芯片CE1、CE2-CEN(涉及chip enabled技術(shù))實(shí)現(xiàn)多存取通道。單一芯片對(duì)應(yīng)單一存取通道，以下將該些存取通道相應(yīng)該些芯片CEl、CE2…CEN作同樣標(biāo)號(hào)。各芯片提供有多個(gè)區(qū)塊(blocks)。各區(qū)塊具有多個(gè)頁(pages，標(biāo)號(hào)PAGE111~PAGE2NK所示即“頁”)。盡管單一芯片同時(shí)段僅允許單一存取操作，但多芯片所形成的多存取通道設(shè)計(jì)使得快閃存儲(chǔ)器106同時(shí)可應(yīng)付多個(gè)存取操作。
[0018]以下接著討論控制器108的設(shè)計(jì)。
[0019]控制器108耦接該快閃存儲(chǔ)器106，且包括:一運(yùn)算單元110、一只讀存儲(chǔ)器112以及一隨機(jī)存取存儲(chǔ)器114。只讀存儲(chǔ)器112所載程序由該運(yùn)算單元110執(zhí)行，作為該數(shù)據(jù)儲(chǔ)存裝置102的固件(firmware)。隨機(jī)存取存儲(chǔ)器114在執(zhí)行該固件的該運(yùn)算單元110規(guī)劃下供應(yīng)至少一套高速緩存空間(Cache Space，圖中實(shí)施例圖解兩套高速緩存空間:第一套高速緩存空間Cachel_CEl、Cachel_CE2...Cachel_CEN ;以及第二套高速緩存空間Cache2_CEl、Cache2_CE2…Cache2_CEN)。各套高速緩存空間針對(duì)上述多個(gè)存取通道CE1、CE2…CEN分別提供一個(gè)“快閃存儲(chǔ)器寫入單位”的空間作數(shù)據(jù)整理。例如，第一套高速緩存空間針對(duì)芯片CE 1、CE2…CEN分別提供空間Cache 1_CE 1、Cache 1_CE2…Cache 1_CEN作數(shù)據(jù)整理，空間Cachel_CEl、Cachel_CE2...Cachel_CEN各自占據(jù)一個(gè)“快閃存儲(chǔ)器寫入單位”?；蛘撸瑓⒖嫉诙赘咚倬彺婵臻g，其針對(duì)芯片CEl、CE2…CEN分別提供空間Cache2_CEl、Cache2_CE2...Cache2_CEN 作數(shù)據(jù)整理，空間 Cache2_CEl、Cache2_CE2...Cache2_CEN 各自占據(jù)一個(gè)“快閃存儲(chǔ)器寫入單位”。在一種實(shí)施方式中，“快閃存儲(chǔ)器寫入單位”為“寫入頁(super page)”，尺寸為K個(gè)“頁(page)”，K為一數(shù)量值?！皩懭腠?super page) ”設(shè)計(jì)使得K頁的寫入得以由單一寫入指令實(shí)現(xiàn)，有效減少指令數(shù)量。
[0020]至于所述高速緩存空間的使用，討論如下。運(yùn)算單元110令主機(jī)104下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道CE1、CE2…CEN，以對(duì)應(yīng)暫存至一套上述高速緩存空間(例如，第一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN)與讀自該快閃存儲(chǔ)器106的數(shù)據(jù)作整并。待上述各個(gè)存取通道CE1、CE2...CEN都有一個(gè)“快閃存儲(chǔ)器寫入單位”的數(shù)據(jù)完成整理后(即，第一套高速緩存空間Cachel_CEl、Cachel_CE2…Cachel_CEN寫滿后)，該運(yùn)算單元110將整理完成的數(shù)據(jù)自上述第一套高速緩存空間Cache 1_CE1、Cache 1_CE2...Cachel_CEN依照所屬的存取通道寫入該快閃存儲(chǔ)器106。特別是，復(fù)制第一套高速緩存空間Cache 1_CE1、Cache 1_CE2...Cache 1_CEN至該快閃存儲(chǔ)器106時(shí)，運(yùn)算單元110可更切換成以第二套高速緩存空間Cache2_CEl、Cache2_CE2...Cache2_CEN對(duì)該主機(jī)104新下達(dá)的寫入數(shù)據(jù)作整理。第一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN以及第二套高速緩存空間Cache2_CEl、Cache2_CE2…Cache2_CEN交錯(cuò)使用來作數(shù)據(jù)整理。
[0021]圖2更圖解所述的數(shù)據(jù)整并操作，其中以第一套高速緩存空間Cachel_CEl、Cache 1_CE2…Cache 1_CEN為例。主機(jī)104下達(dá)的寫入操作涉及邏輯位址HPAGEA、HPAGEB…HPAGEN0運(yùn)算單元110令該些邏輯位址HPAGEA、HPAGEB…HPAGEN分散對(duì)應(yīng)不同的存取通道CEl、CE2...CEN，并據(jù)以將主機(jī)104所下達(dá)、關(guān)于該些邏輯位址HPageA、HPageB…HPageN的寫入數(shù)據(jù)對(duì)應(yīng)暫存至第一套高速緩存空間Cachel_CEl、Cachel_CE2…Cachel_CEN。如圖所示，邏輯位址HPageA的寫入數(shù)據(jù)由空間Cachel_CEl暫存，邏輯位址HPageB的寫入數(shù)據(jù)由空間Cache 1_CE2暫存…邏輯位址HPageN的寫入數(shù)據(jù)由空間Cachel_CEN暫存。至于僅需要局部寫入的邏輯位址一例如，一寫入操作的起始邏輯位址HPageA與終止邏輯位址HPageN—其無須更新的數(shù)據(jù)HPageA_01d、HPageN_01d須由快閃存儲(chǔ)器106復(fù)制至隨機(jī)存取存儲(chǔ)器114上對(duì)應(yīng)的空間Cachel_CEl、Cache 1_CEN與主機(jī)104下達(dá)的寫入數(shù)據(jù)作整并。如此一來，邏輯位址HPageA、HPageB…HPageN各自完整的快閃存儲(chǔ)器寫入單位的數(shù)據(jù)整理于第一套高速緩存空間Cachel_CEl、Cachel_CE2...Cachel_CEN，得以依照所屬的存取通道CE1、CE2...CEN寫入該快閃存儲(chǔ)器106。第二套高速緩存空間Cache2_CEl、Cache2_CE2— Cache2_CEN也是依照同樣方式用來作數(shù)據(jù)整理。
[0022]圖3依照時(shí)序描述第一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN以及第二套高速緩存空間Cache2_CEl、Cache2_CE2…Cache2_CEN的使用方式。時(shí)段Tl，數(shù)據(jù)整理由第一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN實(shí)現(xiàn)。時(shí)段T2，第一套高速緩存空間Cachel_CEl、Cache 1_CE2…Cache 1_CEN的內(nèi)容分別經(jīng)存取通道CE1、CE2...CEN寫入快閃存儲(chǔ)器106。以圖1為例，空間Cachel_CEl所整理得的“寫入頁(super page) ”經(jīng)存取通道CEl寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁P(yáng)AGEl 11...PAGEl IK ;空間Cachel_CE2所整理得的“寫入頁”經(jīng)存取通道CE2寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁P(yáng)AGE121...PAGE12K ;以此類推至空間Cachel_CEN，其中整理得的“寫入頁(super page) ”經(jīng)存取通道CEN寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε1ΝΡ..ΡΑ6Ε1ΝΚ。此外，時(shí)段Τ2中，數(shù)據(jù)整理的功能切換由第二套高速緩存空間Cache2_CEl、Cache2_CE2...Cache2_CEN實(shí)現(xiàn)。接著，時(shí)段T3，第二套高速緩存空間Cache2_CEl、Cache2_CE2…Cache2_CEN的內(nèi)容分別經(jīng)存取通道CE1、CE2"?CEN寫入快閃存儲(chǔ)器106。以圖1為例，空間Cache2_CEl所整理得的“寫入頁(super page) ”經(jīng)存取通道CEl寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁P(yáng)AGE211…PAGE21K ；空間Cache2_CE2所整理得的“寫入頁”經(jīng)存取通道CE2寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε221...ΡΑ6Ε22Κ ;以此類推至空間Cache2_CEN，其中整理得的“寫入頁(super page) ”經(jīng)存取通道CEN寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε2ΝΡ..ΡΑ6Ε2ΝΚ。此外，時(shí)段Τ3中，數(shù)據(jù)整理的功能切換回以第一套高速緩存空間Cachel_CEl、Cache2_CEl-Cache 1_CEN實(shí)現(xiàn)。
[0023]整理之，所揭露的技術(shù)對(duì)寫入操作的數(shù)據(jù)整理提供了專用的整理空間，并對(duì)整理時(shí)機(jī)有特別的設(shè)計(jì)。如此一來，快閃存儲(chǔ)器106可以更高效率利用其多個(gè)存取通道，進(jìn)而使效能提升。圖4圖解各存取通道CEl-CEN的寫入?yún)^(qū)間。如圖所示，除了短暫的準(zhǔn)備時(shí)間外，不同存取通道的寫入?yún)^(qū)間大多是重迭的。快閃存儲(chǔ)器106以高效率使用其存取通道。
[0024]圖5以流程圖方式圖解一快閃存儲(chǔ)器寫入操作，其中規(guī)劃有多套高速緩存空間。步驟S502以一隨機(jī)存取存儲(chǔ)器上規(guī)劃的一套高速緩存空間作數(shù)據(jù)整理。步驟S504則是被反復(fù)執(zhí)行，其中將整理完成的該套高速緩存空間的內(nèi)容依照所屬存取通道寫入該快閃存儲(chǔ)器，并且切換以隨機(jī)存取存儲(chǔ)器上所規(guī)劃的另一套高速緩存空間作數(shù)據(jù)整理。
[0025]然而，在隨機(jī)存取存儲(chǔ)器114空間有限的狀況下，所揭露技術(shù)也可僅規(guī)劃一套高速緩存空間(例如，僅規(guī)劃Cache 1_CE1、Cache 1_CE2…Cache 1_CEN)。圖6依照時(shí)序描述單一套高速緩存空間Cache 1_CE1、Cache 1_CE2…Cache 1_CEN的使用方式。時(shí)段Tl，數(shù)據(jù)整理由該套高速緩存空間Cache 1_CE 1、Cache 1_CE2…Cache 1_CEN實(shí)現(xiàn)。時(shí)段T2，該套高速緩存空間 Cache 1_CE1、Cache 1_CE2...Cache 1_CEN 的內(nèi)容分別經(jīng)存取通道 CE1、CE2...CEN 寫入快閃存儲(chǔ)器106。以圖1為例，空間Cachel_CEl所整理得的“寫入頁(super page) ”經(jīng)存取通道CEl寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε111...ΡΑ6Ε11Κ ;空間Cachel_CE2所整理得的“寫入頁”經(jīng)存取通道CE2寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε121...ΡΑ6Ε12Κ ；以此類推至空間Cache 1_CEN，所整理得的“寫入頁(super page) ”經(jīng)存取通道CEN寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁P(yáng)AGE INl…PAGE INK。時(shí)段T3，再度以該套高速緩存空間Cache 1_CE 1、Cache 1_CE2…Cache 1_CEN實(shí)現(xiàn)數(shù)據(jù)整理。時(shí)段T4，該套高速緩存空間Cache 1_CE 1、Cache 1_CE2...Cache 1_CEN的內(nèi)容分別經(jīng)通道CE1、CE2...CEN寫入快閃存儲(chǔ)器106。以圖1為例，空間Cachel_CEl所整理得的“寫入頁(super page) ”經(jīng)存取通道CEl寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε211...ΡΑ6Ε21Κ ;空間Cachel_CE2所整理得的“寫入頁”經(jīng)存取通道CE2寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁P(yáng)AGE221-PAGE22K ;以此類推至空間Cachel_CEN，所整理得的“寫入頁(super page) ”經(jīng)存取通道CEN寫入快閃存儲(chǔ)器106中K個(gè)區(qū)塊的K頁ΡΑ6Ε2ΝΡ..ΡΑ6Ε2ΝΚ。相較于雙套高速緩存空間的實(shí)施方式(圖3)，單套高速緩存空間須待其內(nèi)容全部寫入快閃存儲(chǔ)器106后方能對(duì)主機(jī)104新下達(dá)的寫入數(shù)據(jù)作整理，靈活度略差，但效果依然顯著。
[0026]圖7以流程圖方式圖解一快閃存儲(chǔ)器寫入操作，其中僅規(guī)劃單套高速緩存空間。步驟S702以一隨機(jī)存取存儲(chǔ)器上規(guī)劃的單一套高速緩存空間作數(shù)據(jù)整理。步驟S704將整并完成的該單一套高速緩存空間的內(nèi)容依照所對(duì)應(yīng)的存取通道分別寫入快閃存儲(chǔ)器。步驟S702.S704可被反復(fù)執(zhí)行。
[0027]以上實(shí)施例所揭露的數(shù)據(jù)儲(chǔ)存裝置可實(shí)現(xiàn)為記憶卡(memory card)、通用串行總線閃存裝置(USB flash device)、固態(tài)硬盤(SSD)…等產(chǎn)品。另外有一種實(shí)施方式是采多芯片封裝、將NAND FLASH芯片與控制芯片包成一顆芯片一稱為嵌入式快閃存儲(chǔ)器模塊(eMMC)。
[0028]以上所揭露的內(nèi)容可以程序化方式呈固件實(shí)現(xiàn)。相關(guān)程序碼可載于只讀存儲(chǔ)器112中，由運(yùn)算單元110執(zhí)行之。此外，除了以上所揭露的控制器108結(jié)構(gòu)，其他采用同樣概念控制快閃存儲(chǔ)器的技術(shù)都屬于本案所欲保護(hù)的范圍。本案更涉及快閃存儲(chǔ)器的控制方法，不限定以圖1所示的控制器108結(jié)構(gòu)實(shí)現(xiàn)。
[0029]雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何熟悉此項(xiàng)技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許更動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視后附的權(quán)利要求書范圍所界定者為準(zhǔn)。
[0030]【符號(hào)說明】
[0031]102~數(shù)據(jù)儲(chǔ)存裝置；
[0032]104 ~主機(jī)；
[0033]106~快閃存儲(chǔ)器；
[0034]108~控制器；
[0035]110~運(yùn)算單元；
[0036]112~只讀處理器；
[0037]114~隨機(jī)存取存儲(chǔ)器；
[0038]Cachel_CEl、Cachel_CE2...Cacehl_CEN ~第一套高速緩存空間；
[0039]Cache2_CEl、Cache2_CE2...Cacehe2_CEN ~第二套高速緩存空間； [0040]CE1、CE2...CEN~芯片/存取通道；
[0041]HPageA、HPageB…HPageN ~邏輯位址；
[0042]HPageA_01d、HPageN_01d~邏輯位址HPageA與HPageN中不需更新的數(shù)據(jù)；
[0043]PAGE 111...PAGE I IK、PAGE 121 …PAGE 12K、PAGE IN1...PAGE INK、PAGE211 …PAGE2 IK、PAGE221 — PAGE22K, PAGE2N1 — PAGE2NK ~頁；
[0044]S502、S504 ~步驟；
[0045]S702、S704 ~步驟；
[0046]T1、T2、T3、T4 ~時(shí)段。
【權(quán)利要求】
1.一種數(shù)據(jù)儲(chǔ)存裝置，包括: 一快閃存儲(chǔ)器，具有多個(gè)區(qū)塊、且各區(qū)塊具有多個(gè)頁，所述多個(gè)區(qū)塊劃分由多個(gè)存取通道作存?。灰约? 耦接該快閃存儲(chǔ)器的一控制器，包括: 一運(yùn)算單元； 一只讀存儲(chǔ)器，所載程序由該運(yùn)算單元執(zhí)行，作為該數(shù)據(jù)儲(chǔ)存裝置的固件；以及 一隨機(jī)存取存儲(chǔ)器，在執(zhí)行該固件的該運(yùn)算單元規(guī)劃下供應(yīng)至少一套高速緩存空間，上述一套高速緩存空間針對(duì)上述多個(gè)存取通道分別提供寫入數(shù)據(jù)的暫存空間； 其中，該運(yùn)算單元令一主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道，再于上述一套高速緩存空間中關(guān)于上述各個(gè)存取通道所對(duì)應(yīng)的數(shù)據(jù)暫存空間均整理完成后，將整理完成的數(shù)據(jù)自該套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器。
2.如權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存裝置，其特征在于，該運(yùn)算單元于該隨機(jī)存取存儲(chǔ)器中規(guī)劃的上述至少一套高速緩存空間包括第一套高速緩存空間以及第二套高速緩存空間。
3.如權(quán)利要求2所述的數(shù)據(jù)儲(chǔ)存裝置，其特征在于，該運(yùn)算單元在將整理完成的數(shù)據(jù)自上述第一套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器時(shí)，更切換以上述第二套高速緩存空間對(duì)該主機(jī)新下達(dá)的寫入數(shù)據(jù)作整理。
4.如權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存裝置，其特征在于，快閃存儲(chǔ)器寫入單位的尺寸為K個(gè)上述頁，K為一數(shù)量值。
5.如權(quán)利要求4所述的數(shù)據(jù)儲(chǔ)存裝置，其特征在于，該運(yùn)算單元將整理完成的一個(gè)快閃存儲(chǔ)器寫入單位的數(shù)據(jù)依所屬的存取通道分散儲(chǔ)存至K個(gè)區(qū)塊。
6.如權(quán)利要求1所述的數(shù)據(jù)儲(chǔ)存裝置，其特征在于，該運(yùn)算單元令該主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道，并對(duì)應(yīng)一套暫存于上述高速緩存空間的數(shù)據(jù)作整并。
7.—種快閃存儲(chǔ)器控制方法,包括: 將一快閃存儲(chǔ)器的多個(gè)區(qū)塊劃分由多個(gè)存取通道作存取，各區(qū)塊具有多個(gè)頁； 于一隨機(jī)存取存儲(chǔ)器中規(guī)劃至少一套高速緩存空間，上述一套高速緩存空間針對(duì)上述多個(gè)存取通道分別提供寫入數(shù)據(jù)的暫存空間； 令一主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì)應(yīng)上述多個(gè)存取通道；以及 于上述一套高速緩存空間中關(guān)于上述各個(gè)存取通道所對(duì)應(yīng)的數(shù)據(jù)暫存空間均整理完成后，將整理完成的數(shù)據(jù)自該套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器。
8.如權(quán)利要求7所述的快閃存儲(chǔ)器控制方法，其特征在于，規(guī)劃于該隨機(jī)存取存儲(chǔ)器中的上述至少一套高速緩存空間包括第一套高速緩存空間以及第二套高速緩存空間。
9.如權(quán)利要求8所述的快閃存儲(chǔ)器控制方法，其特征在于，更在將整理完成的數(shù)據(jù)自上述第一套高速緩存空間依照所屬的存取通道寫入該快閃存儲(chǔ)器時(shí)，切換以上述第二套高速緩存空間對(duì)該主機(jī)新下達(dá)的寫入數(shù)據(jù)作整理。
10.如權(quán)利要求7所述的快閃存儲(chǔ)器控制方法，其特征在于，快閃存儲(chǔ)器寫入單位的尺寸為K個(gè)上述頁，K為一數(shù)量值。
11.如權(quán)利要求10所述的快閃存儲(chǔ)器控制方法，其特征在于，將整理完成的一個(gè)快閃存儲(chǔ)器寫入單位的數(shù)據(jù)依所屬的存取通道分散儲(chǔ)存至K個(gè)區(qū)塊。
12.如權(quán)利要求7所述的快閃存儲(chǔ)器控制方法，其特征在于，令該主機(jī)下達(dá)的寫入數(shù)據(jù)分散對(duì) 應(yīng)上述多個(gè)存取通道，并對(duì)應(yīng)一套暫存于上述高速緩存空間的數(shù)據(jù)作整并。
【文檔編號(hào)】G06F12/08GK104020959SQ201310131475
【公開日】2014年9月3日 申請(qǐng)日期:2013年4月16日 優(yōu)先權(quán)日:2013年3月1日
【發(fā)明者】鄭張鎧, 柯冠宇 申請(qǐng)人:慧榮科技股份有限公司