專利名稱：一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，屬于集成電路存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)技術(shù)領(lǐng)域。
背景技術(shù)：
CPU性能每年以55%的速度增長(zhǎng)，而存儲(chǔ)器性能每年以7%的速度增長(zhǎng)。CPU與存儲(chǔ)器性能提升速度之間的巨大差距嚴(yán)重影響了計(jì)算機(jī)系統(tǒng)性能的提升速度。程序?qū)Υ鎯?chǔ)空間的需求不斷增大，且較快的存儲(chǔ)器造價(jià)較高。依據(jù)程序訪問(wèn)的局部性原理和內(nèi)存技術(shù)的性價(jià)比所提出的存儲(chǔ)器層次化結(jié)構(gòu)解決了以上問(wèn)題。上層存儲(chǔ)器相對(duì)下層存儲(chǔ)器具有較小的存儲(chǔ)容量，更快的存取速度以及更高的每字節(jié)制造價(jià)格。這種組織結(jié)構(gòu)利用最小的制造價(jià)格使系統(tǒng)讀取達(dá)到與最快的一層存儲(chǔ)器速度。Cache位于處理器與主存之間，將處理器近期用到的數(shù)據(jù)以數(shù)據(jù)行的形式從主存調(diào)入cache內(nèi)，減少了 CPU與主存之間的數(shù)據(jù)通信次數(shù)，極大提高了系統(tǒng)運(yùn)行速度。Cache與片外的數(shù)據(jù)交換通過(guò)burst方式傳輸，而不同程序應(yīng)用對(duì)cache數(shù)據(jù)行的大小具有不同的要求。例如:I)對(duì)于圖像傳輸，往往每次要求傳輸?shù)臄?shù)據(jù)長(zhǎng)度大，因此啟動(dòng)cache寬數(shù)據(jù)行的數(shù)據(jù)傳輸能夠更有效的利用片外存儲(chǔ)器傳輸效率和傳輸帶寬；2)對(duì)于指令數(shù)據(jù)傳輸，往往長(zhǎng)度較短且在地址空間上并不連續(xù)，其需要的cache數(shù)據(jù)傳輸?shù)臄?shù)據(jù)寬度 較短，這種情況下使用較長(zhǎng)的數(shù)據(jù)傳輸會(huì)造成片外存儲(chǔ)器數(shù)據(jù)傳輸效率和傳輸帶寬的浪費(fèi)。因此對(duì)cache數(shù)據(jù)行寬度實(shí)施動(dòng)態(tài)控制，根據(jù)不同應(yīng)用程序控制給出cache數(shù)據(jù)行的burst傳輸長(zhǎng)度，同時(shí)兼顧不同應(yīng)用長(zhǎng)須對(duì)cache數(shù)據(jù)傳輸長(zhǎng)度的不同需求，提高cache與片外存儲(chǔ)器數(shù)據(jù)傳輸效率，避免固定cache數(shù)據(jù)行寬度傳輸所帶來(lái)的數(shù)據(jù)傳輸效率和傳輸帶寬的浪費(fèi)，提高系統(tǒng)存儲(chǔ)性能。

發(fā)明內(nèi)容
針對(duì)不同程序?qū)ache數(shù)據(jù)行寬度要求不同，在處理器cache尋址類型為指令或者某些臨時(shí)數(shù)據(jù)時(shí)，由于數(shù)據(jù)較短且地址不連續(xù)，較大的數(shù)據(jù)行在與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)會(huì)造成傳輸時(shí)間浪費(fèi)，無(wú)法實(shí)現(xiàn)系統(tǒng)性能最優(yōu)化等問(wèn)題，本發(fā)明提供一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法。本發(fā)明采用如下技術(shù)手段實(shí)現(xiàn)發(fā)明目的:一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，其特征在于，包括以下步驟:I)將一個(gè)大小為M字節(jié)的cache數(shù)據(jù)行均分為N個(gè)分塊，分別標(biāo)號(hào)為BBO，BBl,BB2……BBN-1，每個(gè)分塊大小為K字節(jié)，則有M=N*K
其中，Μ、K、N均為2的整數(shù)次冪，即有21=1(，2~」=隊(duì)1=2~(丨+」)，丨，j為整數(shù)。2)增加cache數(shù)據(jù)行寬度選擇位Select，共m位；3)根據(jù)程序?qū)ache數(shù)據(jù)行寬度的需求，給出cache控制命令，通過(guò)改變選擇位Select的大小動(dòng)態(tài)的選擇cache數(shù)據(jù)行的寬度，同時(shí)修改burst傳輸大小寄存器。作為對(duì)本技術(shù)方案的進(jìn)一步限定，所述步驟(3)包括如下步驟:(I)判斷程序?qū)ache數(shù)據(jù)行寬度的需求，當(dāng)處理器cache尋址內(nèi)容為較長(zhǎng)且存地址連續(xù)的數(shù)據(jù)類型發(fā)生缺失需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(2);當(dāng)處理器cache尋址類型為較短且為存儲(chǔ)地址不連續(xù)的指令或臨時(shí)數(shù)據(jù)缺失發(fā)生需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(3)；(2)程序給出cache控制命令,通過(guò)改變Select位選擇較大的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器，以提高burst傳輸效率；(3)程序給出cache控制命令，通過(guò)改變Select位選擇較小的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器內(nèi)容，以減少無(wú)效傳輸時(shí)間。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和積極效果是:當(dāng)處理器cache尋址內(nèi)容為較長(zhǎng)且存地址連續(xù)的數(shù)據(jù)類型發(fā)生缺失需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，由程序給出cache控制命令，通過(guò)改變Select位選擇較大的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器，以提高burst傳輸效率；當(dāng)處理器cache尋址類型為較短且存儲(chǔ)地址不連續(xù)的指令或臨時(shí)數(shù)據(jù)且缺失發(fā)生需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，由程序給出cache控制命令，通過(guò)改變Select位選擇較小的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器內(nèi)容，以減少無(wú)效傳輸時(shí)間。保留了較大的數(shù)據(jù)行及較小數(shù)據(jù)行在傳輸效率上的優(yōu)勢(shì)，使系統(tǒng)存儲(chǔ)性能達(dá)到最優(yōu)化。本發(fā)明通過(guò)增加cache數(shù)據(jù)行寬度選擇位，可以根據(jù)控制命令動(dòng)態(tài)選擇cache數(shù)據(jù)行的寬度，解決了傳統(tǒng)cache數(shù)據(jù)行寬度固定無(wú)法實(shí)現(xiàn)cache性能最優(yōu)化等問(wèn)題，為存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)提供新的解決方案。


圖1是本發(fā)明的設(shè)計(jì)結(jié)構(gòu)圖。圖2是本發(fā)明的控制結(jié)構(gòu)圖。其中，1、Select,2、Tag, 3、Index, 4、Offset, 5、BB, 6、Select 置為 0,7、Select 置為1,8、Select置為2~m,9、數(shù)據(jù)行寬度為K個(gè)字節(jié)，10、數(shù)據(jù)行寬度為2K個(gè)字節(jié)，11、數(shù)據(jù)行寬度為(2~m)K個(gè)字節(jié)。
具體實(shí)施例方式下面結(jié)合附圖和優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明。參見圖1和圖2，一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，包括以下步驟:I)將一個(gè)大小為M字節(jié)的cache數(shù)據(jù)行均分為N個(gè)分塊，分別標(biāo)號(hào)為BBO，BBl, BB2......BBN-1,每個(gè)分塊大小為K字節(jié)，則有M=N*K其中，Μ、K、N均為2的整數(shù)次冪，即有2~i=K，2~j=N，M=2~(i+j)，i，j為整數(shù)。
2)增加cache數(shù)據(jù)行寬度選擇位Select，共m位；3)根據(jù)程序?qū)ache數(shù)據(jù)行寬度的需求，給出cache控制命令，通過(guò)改變選擇位Select的大小動(dòng)態(tài)的選擇cache數(shù)據(jù)行的寬度，同時(shí)修改burst傳輸大小寄存器。所述步驟(3)包括如下步驟:(I)判斷程序?qū)ache數(shù)據(jù)行寬度的需求，當(dāng)處理器cache尋址內(nèi)容為較長(zhǎng)且存地址連續(xù)的數(shù)據(jù)類型發(fā)生缺失需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(2);當(dāng)處理器cache尋址類型為較短且為存儲(chǔ)地址不連續(xù)的指令或臨時(shí)數(shù)據(jù)缺失發(fā)生需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(3)；(2)程序給出cache控制命令,通過(guò)改變Select位選擇較大的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器，以提高burst傳輸效率；(3)程序給出cache控制命令，通過(guò)改變Select位選擇較小的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器內(nèi)容，以減少無(wú)效傳輸時(shí)間。當(dāng)然，上述說(shuō)明并非對(duì)本發(fā)明的限制，本發(fā)明也不僅限于上述舉例，本技術(shù)領(lǐng)域的普通技術(shù)人員在本發(fā)明的實(shí)質(zhì)范圍內(nèi)所做出的變化、改型、添加或替換，也屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，其特征在于，包括以下步驟: 1)將一個(gè)大小為M字節(jié)的cache數(shù)據(jù)行均分為N個(gè)分塊，分別標(biāo)號(hào)為BBO，BB1，BB2……BBN-1,每個(gè)分塊大小為K字節(jié)，則有M=N*K 其中，Μ、K、N均為2的整數(shù)次冪，即有2~i=K，2~j=N，M=2~(i+j)，i，j為整數(shù)。
2)增加cache數(shù)據(jù)行寬度選擇位Select，*iWi; 3)根據(jù)程序?qū)ache數(shù)據(jù)行寬度的需求，給出cache控制命令，通過(guò)改變選擇位Select的大小動(dòng)態(tài)的選擇cache數(shù)據(jù)行的寬度，同時(shí)修改burst傳輸大小寄存器。
2.根據(jù)權(quán)利要求1所述數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，其特征在于，所述步驟(3)包括如下步驟: (1)判斷程序?qū)ache數(shù)據(jù)行寬度的需求，當(dāng)處理器cache尋址內(nèi)容為較長(zhǎng)且存地址連續(xù)的數(shù)據(jù)類型發(fā)生缺失需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(2);當(dāng)處理器cache尋址類型為較短且為存儲(chǔ)地址不連續(xù)的指令或臨時(shí)數(shù)據(jù)缺失發(fā)生需與片外存儲(chǔ)進(jìn)行數(shù)據(jù)傳輸時(shí)，轉(zhuǎn)步驟(3)； (2)程序給出cache控制命令,通過(guò)改變Select位選擇較大的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存器，以提高burst傳輸效率； (3)程序給出cache控制命令，通過(guò)改變Select位選擇較小的cache數(shù)據(jù)行寬度，同時(shí)修改burst傳輸大小寄存 器內(nèi)容，以減少無(wú)效傳輸時(shí)間。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)行寬度可動(dòng)態(tài)配置的cache結(jié)構(gòu)設(shè)計(jì)方法，屬于集成電路存儲(chǔ)器層次結(jié)構(gòu)設(shè)計(jì)領(lǐng)域。包括以下步驟1)將一個(gè)大小為M字節(jié)的cache數(shù)據(jù)行均分為N個(gè)分塊，分別標(biāo)號(hào)為BB0，BB1，BB2……BBN-1,每個(gè)分塊大小為K字節(jié)，則有M=N*K其中，M、K、N均為2的整數(shù)次冪，即有2^i=K,2^j=N,M=2^(i+j)，i，j為整數(shù)。2)增加cache數(shù)據(jù)行寬度選擇位Select，共m位。3)根據(jù)程序?qū)ache數(shù)據(jù)行寬度的需求，給出cache控制命令，通過(guò)改變選擇位Select的大小動(dòng)態(tài)的選擇cache數(shù)據(jù)行的寬度，同時(shí)修改burst傳輸大小寄存器。
文檔編號(hào)G06F12/08GK103207843SQ201310129658
公開日2013年7月17日 申請(qǐng)日期2013年4月15日 優(yōu)先權(quán)日2013年4月15日
發(fā)明者周莉, 王佳, 孫濤 申請(qǐng)人:山東大學(xué)