專利名稱：一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)及其構(gòu)建方法
技術(shù)領(lǐng)域：
本發(fā)明涉及數(shù)字處理技術(shù)，尤其涉及一種針對(duì)高層次綜合硬件電路設(shè)計(jì)的軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)及其構(gòu)建方法。
背景技術(shù)：
技術(shù)詞解釋:
Binary Decision Diagram:二叉判定圖，簡(jiǎn)稱為 BBDBoolean Satisfiability Problem:布爾可滿足問題，簡(jiǎn)稱為 SATSystemC:其是一種能同時(shí)實(shí)現(xiàn)高層次的軟件和硬件描述的系統(tǒng)級(jí)設(shè)計(jì)語(yǔ)言在基于寄存器傳輸級(jí)(RTL)的設(shè)計(jì)中，業(yè)界通常使用基于Binary Decision Diagram(BBD)、Boolean Satisfiability Problem (SAT)等形式的驗(yàn)證方法來(lái)驗(yàn)證RTL與網(wǎng)表(netlist)、RTL與RTL以及網(wǎng)表與網(wǎng)表設(shè)計(jì)的等價(jià)性以確保設(shè)計(jì)的正確性。然而，隨著設(shè)計(jì)的復(fù)雜性以及芯片容量的增加，基于寄存器傳輸級(jí)的設(shè)計(jì)已經(jīng)不能滿足時(shí)間到市場(chǎng)(time-to-market)的需求了，因此系統(tǒng)級(jí)的設(shè)計(jì)開始盛行并開始取代傳統(tǒng)的基于寄存器傳輸級(jí)的設(shè)計(jì)。但是由于系統(tǒng)級(jí)設(shè)計(jì)與寄存器傳輸級(jí)設(shè)計(jì)存在許多難以克服的鴻溝，例如接口的時(shí)序差異、系統(tǒng)級(jí)與寄存器傳輸級(jí)在內(nèi)部狀態(tài)的差異以及操作位寬的差異，因此，基于BDD或者SAT這種靜態(tài)的形式驗(yàn)證方法并不適用于寄存器傳輸級(jí)與系統(tǒng)級(jí)設(shè)計(jì)的等價(jià)性驗(yàn)證，也就是說在系統(tǒng)級(jí)的設(shè)計(jì)中，系統(tǒng)級(jí)設(shè)計(jì)與寄存器傳輸級(jí)設(shè)計(jì)之間的功能性等價(jià)驗(yàn)證平臺(tái)并不完善。另外，系統(tǒng)級(jí)設(shè)計(jì)與寄存器傳輸級(jí)設(shè)計(jì)之間的功能性等價(jià)驗(yàn)證有助于早期地發(fā)現(xiàn)高層次綜合工具中存在的漏洞，也有助于生成正確的硬件電路。因此一種系統(tǒng)級(jí)設(shè)計(jì)與寄存器傳輸級(jí)設(shè)計(jì)之間的功能性等價(jià)驗(yàn)證平臺(tái)是迫切需要解決的技術(shù)問題。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，本發(fā)明的目的是提供一種能夠?qū)酶邔哟尉C合工具設(shè)計(jì)的硬件電路進(jìn)行驗(yàn)證的，以及軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法。本發(fā)明的另一目的是提供一種能夠?qū)酶邔哟尉C合工具設(shè)計(jì)的硬件電路進(jìn)行驗(yàn)證的，以及軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)。本發(fā)明所采用的技術(shù)方案是:一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，該方法包括:
對(duì)輸入的測(cè)試信息進(jìn)行獲??；
對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型；
根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層；
通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果；
調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)果； 判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。進(jìn)一步，所述對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型這一步驟，其具體為:
對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。進(jìn)一步，所述判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性這一步驟，其具體為:
判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。進(jìn)一步，所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。進(jìn)一步，所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。本發(fā)明所采用的另一技術(shù)方案是:一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，包括:
測(cè)試信息獲取模塊，用于對(duì)輸入的測(cè)試信息進(jìn)行獲??；
硬件模型生成模塊，用于對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型；
軟硬件接口層生成模塊，用于根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層；
第一計(jì)算模塊，用于通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果；
第二計(jì)算模塊，用于調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)
果;
判斷結(jié)果輸出模塊，用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。進(jìn)一步，所述的硬件模型生成模塊用于對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。進(jìn)一步，所述的判斷結(jié)果輸出模塊用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。進(jìn)一步，所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。
進(jìn)一步，所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。本發(fā)明的有益效果是:由于本發(fā)明的方法利用了基于SystemC的周期精度的硬件模型，以及能夠自動(dòng)生成軟硬件接口層，因此加速了仿真的速度，從而極大提高了高層次綜合設(shè)計(jì)中仿真驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間等價(jià)性的效率，另外，通過使用本發(fā)明的方法還能用以檢測(cè)高層次綜合工具的正確性，這樣為硬件電路的設(shè)計(jì)工作節(jié)省了許多的麻煩。本發(fā)明的另一有益效果是:由于本發(fā)明的驗(yàn)證平臺(tái)利用了基于SystemC的周期精度的硬件模型，以及能夠自動(dòng)生成軟硬件接口層，因此加速了驗(yàn)證平臺(tái)的仿真速度，從而極大提高了高層次綜合設(shè)計(jì)中仿真驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間等價(jià)性的效率，另外，通過使用本發(fā)明的驗(yàn)證平臺(tái)還能夠用以檢測(cè)高層次綜合工具的正確性，這樣為硬件電路的設(shè)計(jì)工作帶來(lái)了便利。


下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步說明:
圖1是本發(fā)明一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法的方法步驟 圖2是本發(fā)明一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)結(jié)構(gòu)示意圖。
具體實(shí)施例方式由圖1所示，一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，該方法包括:
對(duì)輸入的測(cè)試信息進(jìn)行獲取；
對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型；
根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層；
通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果；
調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)果；
判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。對(duì)于所述的基準(zhǔn)函數(shù)，其行為功能是確定無(wú)誤的，而對(duì)于由用戶設(shè)計(jì)的功能函數(shù)，由于其是由用戶設(shè)計(jì)的，因此其行為功能不一定是確定無(wú)誤的。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型這一步驟，其具體為:
對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性這一步驟，其具體為:
當(dāng)高層次綜合工具是設(shè)計(jì)完備無(wú)誤的，并且所述的功能函數(shù)為由用戶設(shè)計(jì)的功能函數(shù)時(shí)，判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的，也就是說，用戶設(shè)計(jì)的功能函數(shù)是有誤的。例如，用戶在設(shè)計(jì)功能函數(shù)時(shí)，使用了未定義的變量從而導(dǎo)致了未定義的行為，這樣就會(huì)使得高層次綜合工具不能綜合出等價(jià)的電路，因此通過使用本發(fā)明來(lái)驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性，用戶就能快速地了解到自己設(shè)計(jì)的功能函數(shù)是否有誤的，而若有誤，那么用戶就會(huì)對(duì)自己設(shè)計(jì)的功能函數(shù)進(jìn)行修改。由此可得，這樣能夠大大提高了利用高層次綜合工具設(shè)計(jì)硬件電路的效率，為用戶利用高層次綜合工具設(shè)計(jì)硬件電路帶來(lái)了極大的便利。另外，當(dāng)所述的功能函數(shù)為基準(zhǔn)函數(shù)時(shí)，判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的，而由于所述的功能函數(shù)為基準(zhǔn)函數(shù)，并且基準(zhǔn)函數(shù)的行為功能是準(zhǔn)確無(wú)誤的，因此，此時(shí)就能判斷出高層次綜合工具是有問題的。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。根據(jù)上述可得的本發(fā)明方法，其具體實(shí)施的步驟如下:
S1、對(duì)輸入的測(cè)試信息進(jìn)行獲取。S2、對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。所述的硬件模型模擬了寄存器傳輸級(jí)硬件設(shè)計(jì)的行為，并且具有與寄存器傳輸級(jí)硬件設(shè)計(jì)一致的周期，因此所述的硬件模型可以仿真寄存器傳輸級(jí)硬件設(shè)計(jì)的行為。S3、根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層，進(jìn)而使軟件程序能夠調(diào)用所述的硬件模型。所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信，同時(shí)負(fù)責(zé)軟件程序和硬件模型之間的執(zhí)行調(diào)度管理，并且所述的軟硬件接口層不僅可支持基本的訪存操作，而且所述的軟硬件接口層還能夠支持高級(jí)訪存操作。另外，所述的軟硬件接口層解決了軟件接口與硬件接口不一樣的矛盾。由于硬件接口對(duì)硬件的位數(shù)，接口的握手協(xié)議都有一定的要求，而軟件的輸入輸出位數(shù)是基于設(shè)計(jì)語(yǔ)言的內(nèi)置類型而定，比如C具有char (8位)、int (32位)與long long (64位)等內(nèi)置類型，而且軟件接口并無(wú)握手協(xié)議，因此，所述的軟硬件接口層可隔離了軟件與硬件通信的矛盾使得軟件程序可以通過軟硬件接口層來(lái)訪問調(diào)用硬件模型。而所述的軟硬件接口層和所述的硬件模型則組成軟硬件協(xié)同仿真模型。S4、軟件程序通過生成的軟硬件接口層調(diào)用所述的硬件模型，即軟件程序通過運(yùn)行軟硬件協(xié)同仿真模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果； 55、軟件程序調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)果，步驟S4中所述的軟件程序和步驟S5中所述的軟件程序?yàn)橥卉浖绦颍?br> 56、判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路實(shí)現(xiàn)的功能與功能函數(shù)實(shí)現(xiàn)的功能是一致的，即由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。而若高層次綜合工具是設(shè)計(jì)完備的，并且所述的功能函數(shù)是有用戶設(shè)計(jì)的，那么當(dāng)?shù)谝挥?jì)算處理結(jié)果和第二計(jì)算處理結(jié)果不一致時(shí)，則表明用戶設(shè)計(jì)的功能函數(shù)是有誤的。而若所述的功能函數(shù)為基準(zhǔn)函數(shù)，由于基準(zhǔn)函數(shù)是確定無(wú)誤的，那么當(dāng)?shù)谝挥?jì)算處理結(jié)果和第二計(jì)算處理結(jié)果不一致時(shí)，則表明高層次綜合工具是有問題的。由上述可得，通過使用本發(fā)明的方法，能夠加速驗(yàn)證平臺(tái)仿真的速度，從而極大提高了高層次綜合設(shè)計(jì)中仿真驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間等價(jià)性的效率，而且還能檢測(cè)高層次綜合工具是否存在漏洞。另外上述的步驟Si只要設(shè)置在步驟S4之前即可，也就是說上述的步驟SI可設(shè)置在步驟S3和步驟S4之間。由圖2所示，一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，包括:
測(cè)試信息獲取模塊，用于對(duì)輸入的測(cè)試信息進(jìn)行獲取；
硬件模型生成模塊，用于對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型；
軟硬件接口層生成模塊，用于根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層；
第一計(jì)算模塊，用于通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果；
第二計(jì)算模塊，用于調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)
果;
判斷結(jié)果輸出模塊，用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的硬件模型生成模塊用于對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的判斷結(jié)果輸出模塊用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。當(dāng)高層次綜合工具是設(shè)計(jì)完備無(wú)誤的，并且所述的功能函數(shù)為由用戶設(shè)計(jì)的功能函數(shù)時(shí)，判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的，也就是說，用戶設(shè)計(jì)的功能函數(shù)是有誤的。例如，用戶在設(shè)計(jì)功能函數(shù)時(shí)，使用了未定義的變量從而導(dǎo)致了未定義的行為，這樣就會(huì)使得高層次綜合工具不能綜合出等價(jià)的電路，因此通過使用本發(fā)明來(lái)驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性，用戶就能快速地了解到自己設(shè)計(jì)的功能函數(shù)是否有誤的，而若有誤，那么用戶就會(huì)對(duì)自己設(shè)計(jì)的功能函數(shù)進(jìn)行修改。由此可得，這樣能夠大大提高了利用高層次綜合工具設(shè)計(jì)硬件電路的效率，為用戶利用高層次綜合工具設(shè)計(jì)硬件電路帶來(lái)了極大的便利。另外，當(dāng)所述的功能函數(shù)為基準(zhǔn)函數(shù)時(shí)，判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的，而由于所述的功能函數(shù)為基準(zhǔn)函數(shù)，并且基準(zhǔn)函數(shù)的行為功能是準(zhǔn)確無(wú)誤的，因此，此時(shí)就能判斷出高層次綜合工具是有問題的。進(jìn)一步作為優(yōu)選的實(shí)施方式，所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。上述本發(fā)明的方法部分中所提到的所有技術(shù)特征均適用于本發(fā)明的系統(tǒng)部分中。以上是對(duì)本發(fā)明的較佳實(shí)施進(jìn)行了具體說明，但本發(fā)明創(chuàng)造并不限于所述實(shí)施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本發(fā)明精神的前提下還可做作出種種的等同變形或替換，這些等同的變形或替換均包含在本申請(qǐng)權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求
1.一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，其特征在于:該方法包括: 對(duì)輸入的測(cè)試信息進(jìn)行獲?。? 對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型； 根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層； 通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果； 調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)果； 判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。
2.根據(jù)權(quán)利要求1所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，其特征在于:所述對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型這一步驟，其具體為: 對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。
3.根據(jù)權(quán)利要求1所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，其特征在于:所述判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性這一步驟，其具體為: 判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。
4.根據(jù)權(quán)利要求1所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，其特征在于:所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。
5.根據(jù)權(quán)利要求1所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)構(gòu)建方法，其特征在于:所述的軟硬件接口層用于對(duì)系統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。
6.一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，其特征在于:包括: 測(cè)試信息獲取模塊，用于對(duì)輸入的測(cè)試信息進(jìn)行獲?。? 硬件模型生成模塊，用于對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型； 軟硬件接口層生成模塊，用于根據(jù)所述的硬件模型，進(jìn)而生成與所述硬件模型相適配對(duì)應(yīng)的軟硬件接口層； 第一計(jì)算模塊，用于通過生成的軟硬件接口層調(diào)用所述的硬件模型，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第一計(jì)算處理結(jié)果； 第二計(jì)算模塊，用于調(diào)用功能函數(shù)，進(jìn)而對(duì)測(cè)試信息進(jìn)行處理，并得到第二計(jì)算處理結(jié)果；判斷結(jié)果輸出模塊，用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且根據(jù)判斷的結(jié)果進(jìn)而驗(yàn)證由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)之間的等價(jià)性。
7.根據(jù)權(quán)利要求6所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，其特征在于:所述的硬件模型生成模塊用于對(duì)由功能函數(shù)經(jīng)高層次綜合工具綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并運(yùn)行開源工具對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯，進(jìn)而得到基于SystemC的周期精度的硬件模型。
8.根據(jù)權(quán)利要求6所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，其特征在于:所述的判斷結(jié)果輸出模塊用于判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致，并且當(dāng)判斷的結(jié)果為是時(shí)，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是等價(jià)的；反之，則表示由寄存器傳輸級(jí)硬件電路代碼生成的硬件電路與功能函數(shù)是不等價(jià)的。
9.根據(jù)權(quán)利要求6所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，其特征在于:所述的功能函數(shù)為基準(zhǔn)函數(shù)或者由用戶設(shè)計(jì)的功能函數(shù)。
10.根據(jù)權(quán)利要求6所述一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)，其特征在于:所述的軟硬件接口層用于對(duì)系 統(tǒng)總線和通信設(shè)備進(jìn)行了模擬，使軟件程序和所述的硬件模型進(jìn)行通信。
全文摘要
本發(fā)明公開了一種軟硬件協(xié)同仿真的驗(yàn)證平臺(tái)及其構(gòu)建方法，該驗(yàn)證平臺(tái)包括測(cè)試信息獲取模塊、硬件模型生成模塊、軟硬件接口層生成模塊、第一計(jì)算模塊、第二計(jì)算模塊以及判斷結(jié)果輸出模塊。該方法包括對(duì)由功能函數(shù)綜合輸出的寄存器傳輸級(jí)硬件電路代碼進(jìn)行獲取，并對(duì)獲取的寄存器傳輸級(jí)硬件電路代碼進(jìn)行反編譯后，得到基于SystemC的周期精度的硬件模型；生成軟硬件接口層；通過生成的軟硬件接口層調(diào)用所述的硬件模型進(jìn)而對(duì)測(cè)試信息進(jìn)行處理；調(diào)用功能函數(shù)對(duì)測(cè)試信息進(jìn)行處理；判斷第一計(jì)算處理結(jié)果和第二計(jì)算處理結(jié)果是否一致。本發(fā)明提高了高層次綜合設(shè)計(jì)的仿真驗(yàn)證效率，而且還能檢驗(yàn)高層次綜合工具的正確性。本發(fā)明廣泛應(yīng)用于系統(tǒng)級(jí)設(shè)計(jì)中。
文檔編號(hào)G06F17/50GK103150441SQ201310082569
公開日2013年6月12日 申請(qǐng)日期2013年3月14日 優(yōu)先權(quán)日2013年3月14日
發(fā)明者陳弟虎, 鄭洪濱, 劉傾瑞, 涂玏 申請(qǐng)人:中山大學(xué)