專利名稱：存儲控制裝置、存儲裝置和控制存儲控制裝置的控制方法
技術領域：
本公開涉及存儲控制裝置。更具體地，本公開涉及一種控制具有不同存取時間的兩個存儲塊的存儲控制裝置、存儲裝置和用于控制所述存儲控制裝置的控制方法。
背景技術：
過去，一些組合了具有不同存取時間的兩個存儲塊的存儲裝置構成具有減小的存取時間(延遲)的高容量存儲裝置。例如，閃速存儲器用作具有較短存取時間(低延遲)的一個存儲塊，并且硬盤驅(qū)動器(HDD)用作具有較長存取時間(高延遲)的另一個存儲塊。在另一示例中，NVRAM (非易失性隨機存取存儲器)用作低延遲存儲塊，并且閃速存儲器作為高延遲存儲塊。在組合具有不同存取時間的存儲塊的情況下，低延遲存儲塊通常具有比高延遲存儲塊較小的容量，因為低延遲存儲塊通常比高延遲存儲塊每單元容量成本更高。在數(shù)據(jù)待寫到上述組合了具有不同存取時間的存儲塊的存儲裝置的情況下，該存儲裝置需要確定所關注數(shù)據(jù)待寫到存儲塊中的哪一個。關于寫數(shù)據(jù)的目的地的確定，已提出將具有高存取頻率的數(shù)據(jù)優(yōu)先寫到低延遲存儲塊的方法(例如，見日本專利特許公開號2009-205335)。所提出的方法意圖在從其中取回具有高存取頻率的數(shù)據(jù)時減小整個存儲裝置的存取時間。

發(fā)明內(nèi)容
然而，再上述現(xiàn)有技術的情況下，有時難以增進在消耗存取時間時每單位時間讀出數(shù)據(jù)的數(shù)量(即，吞吐量)。例如，如果數(shù)據(jù)項已寫到存儲裝置中的各種位置，則可能非常少的數(shù)據(jù)項被寫到低延遲存儲塊。在此情況下，從完成自低延遲存儲塊讀取數(shù)據(jù)的時間到在高延遲存儲塊中開始讀出數(shù)據(jù)的時間，可能經(jīng)過一段延長的空閑時間。于是可能使吞吐量減少所述空閑時間所對應的量。并且，如果存在很多數(shù)據(jù)項被寫到低延遲存儲塊，這意味著低延遲存儲塊的容量可能已被浪費使用。如在已寫到低延遲存儲塊的數(shù)據(jù)項的數(shù)量不適當?shù)那闆r下可見，存在的風險是低延遲存儲塊的容量被浪費使用或整個存儲裝置的吞吐量未被充分改善。本公開鑒于以上情形而做出，并且提供一種技術，該技術用于增進整個存儲裝置的吞吐量同時高效使用該存儲裝置的容量。根據(jù)本公開的一個實施例，提供一種存儲控制裝置以及用于其的控制方法。該存儲控制裝置包括:寫入塊，配置成使得:給定一種具有比高速存取存儲塊的存取時間更長的存取時間的低速存取存儲塊，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到所述數(shù)據(jù)被讀取的時間，所述寫入塊設立為高速存取數(shù)據(jù)計數(shù)，所述高速存取數(shù)據(jù)計數(shù)為在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量；所述寫入塊進一步寫入，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)；和讀取塊，配置成使得:如果已寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)待從其中讀取，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)、和發(fā)布請求到所述低速存取存儲塊以在所述高速存取數(shù)據(jù)已被讀出之后開始讀所述低速存取數(shù)據(jù)。根據(jù)以上概述的存儲控制裝置以及用于其的控制方法，其中，多個數(shù)據(jù)待寫入時，將如高速存取數(shù)據(jù)計數(shù)一樣多的高速存取數(shù)據(jù)寫到所述高速存取存儲塊，并且將剩余低速存取數(shù)據(jù)寫到所述低速存取存儲塊。其中，多個數(shù)據(jù)待讀取時，發(fā)布請求以從這些塊讀取所述高速存取數(shù)據(jù)和低速存取數(shù)據(jù)。優(yōu)選地，本公開的存儲控制裝置還可包括配置成存儲管理信息的管理信息存儲塊，所述管理信息用于從所述高速存取數(shù)據(jù)已被寫入所在的高速存取地址獲取待被首次讀取的所述低速存取數(shù)據(jù)已被寫入所在的低速存取開始地址。如果所述高速存取數(shù)據(jù)待從所述高速存取地址被讀取，則所述讀取塊可發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，所述讀取塊進一步基于所述管理信息獲取所述低速存取開始地址，所述讀取塊進一步發(fā)布請求到所述低速存取存儲塊以從所述低速存取開始地址讀取所述低速存取數(shù)據(jù)。此優(yōu)選結(jié)構使得所述低速存取開始地址能夠從所述高速存取地址獲得。優(yōu)選地，上述管理信息存儲塊可將各高速存取地址與所述低速存取開始地址之間的相對位置關系存儲為所述管理信息。當從所述高速存取地址的任一個讀取所述高速存取數(shù)據(jù)時，所述讀取塊可從所論及的高速存取地址和從對應于所述高速存取地址的所述管理信息獲取所述低速存取開始地址。此優(yōu)選結(jié)構使得所述低速存取開始地址能夠從所述高速存取地址與所述低速存取開始地址之間的相對位置關系以及從所述高速存取地址獲得。優(yōu)選地，上述讀取塊可同時發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)和發(fā)布請求到所述低速存取存儲塊以讀取所述低速存取數(shù)據(jù)。此優(yōu)選結(jié)構容許同時發(fā)布請求以讀取所述高速存取數(shù)據(jù)和發(fā)布請求以讀取所述低速存取數(shù)據(jù)。優(yōu)選地，如果利用指令指定所述高速存取數(shù)據(jù)計數(shù)以寫入所述多個數(shù)據(jù)，則上述寫入塊可在設立所指定的高速存取數(shù)據(jù)計數(shù)時寫入所述多個數(shù)據(jù)。此優(yōu)選結(jié)構使得所指定的高速存取數(shù)據(jù)計數(shù)能夠得以設立。優(yōu)選地，如果利用所述指令進行指示以寫入:已被寫入數(shù)據(jù)將要在以后以高速讀取，則上述寫入塊可將如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為所述高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為所述低速存取數(shù)據(jù)。根據(jù)此優(yōu)選結(jié)構，如果指示寫入數(shù)據(jù)以便在以后以高速讀取，則將所述數(shù)據(jù)中的高速存取數(shù)據(jù)寫到所述高速存取存儲塊，并且將低速存取數(shù)據(jù)寫到所述低速存取存儲塊。根據(jù)本公開的另外一個實施例，提供一種存儲裝置，包括:高速存取存儲塊；低速存取存儲塊，配置成具有比所述高速存取存儲塊的存取時間更長的存取時間，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到所述數(shù)據(jù)被讀出的時間；和存儲控制裝置，包括:寫入塊，配置成設立為高速存取數(shù)據(jù)計數(shù)，所述高速存取數(shù)據(jù)計數(shù)為在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，所述寫入塊進一步寫入，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)；和讀取塊，配置成使得:如果已寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)待從其中讀取，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)、和發(fā)布請求到所述低速存取存儲塊以在所述高速存取數(shù)據(jù)已被讀出之后開始讀所述低速存取數(shù)據(jù)。根據(jù)以上概述的存儲裝置，其中，多個數(shù)據(jù)待寫入時，將如高速存取數(shù)據(jù)計數(shù)一樣多的高速存取數(shù)據(jù)寫到所述高速存取存儲塊，并且將剩余低速存取數(shù)據(jù)寫到所述低速存取存儲塊。其中，多個數(shù)據(jù)待讀取時，將用以讀取所述高速存取數(shù)據(jù)的請求和用以讀取所述低速存取數(shù)據(jù)的請求發(fā)布到這些存儲塊。根據(jù)提供以上所概述的有利效果的本公開技術，可充分利用存儲裝置的容量同時增進整個存儲裝置的吞吐量。


圖1是示出本公開實施例的信息處理系統(tǒng)的典型配置的框圖；圖2是示出作為該實施例的一部分的存儲控制單元的具體結(jié)構的框圖；圖3是示出作為該實施例的一部分的存儲控制單元的典型結(jié)構的框圖；圖4是示出作為該實施例的一部分的NVRAM的典型結(jié)構的框圖；圖5A和圖5B是示出由用于該實施例的命令所設置的典型參數(shù)的示意圖；圖6A和圖6B是示出用于該實施例的頁的典型結(jié)構的示意圖；圖7是示出用于該實施例的區(qū)段地址轉(zhuǎn)換表的表格圖；圖8是示出用于該實施例的典型的NVRAM頁地址轉(zhuǎn)換表的表格圖；圖9是示出用于該實施例的典型的閃速存儲器物理地址管理表的表格圖；圖10是示出用于該實施例的典型的NVRAM物理地址管理表的表格圖；圖11是示出作為該實施例的一部分的數(shù)據(jù)寫入塊的典型結(jié)構的框圖；圖12是示出作為該實施例的一部分的數(shù)據(jù)讀取塊的典型結(jié)構的框圖；圖13是該實施例所執(zhí)行的讀處理的序列圖；圖14是說明該實施例所執(zhí)行的數(shù)據(jù)轉(zhuǎn)移的時序的時序圖；圖15是示出該實施例所執(zhí)行的典型的寫處理的流程圖；圖16是示出該實施例所執(zhí)行的典型的讀處理的流程圖；圖17是示出該實施例所執(zhí)行的典型的NVRAM讀處理的流程圖；圖18是示出該實施例所執(zhí)行的典型的閃速存儲器讀處理的流程圖；圖19是示出在數(shù)據(jù)寫到作為該實施例的一部分的閃速存儲器之前生效的典型的區(qū)段地址轉(zhuǎn)換表的表格圖；圖20是示出在數(shù)據(jù)寫到作為該實施例的一部分的閃速存儲器之后生效的典型的區(qū)段地址轉(zhuǎn)換表的表格圖；圖21是示出在數(shù)據(jù)寫到作為該實施例的一部分的NVRAM之前生效的典型的區(qū)段地址轉(zhuǎn)換表的表格圖；圖22是示出在數(shù)據(jù)寫到作為該實施例的一部分的NVRAM之后生效的典型的區(qū)段地址轉(zhuǎn)換表的表格圖；和圖23是示出用于該實施例的變形例的寫命令中待設置的典型參數(shù)的示意圖。
具體實施例方式下面描述本公開技術的一些優(yōu)選實施例(下文簡稱為實施例)。該描述按以下標題給出:1.第一實施例(將預定數(shù)量的數(shù)據(jù)寫到NVRAM，并且將剩余數(shù)據(jù)寫到閃速存儲器的示例)2.變形例〈1.第一實施例>[信息處理系統(tǒng)的典型配置]圖1是示出本公開實施例的信息處理系統(tǒng)的典型配置的框圖。此信息處理系統(tǒng)在信息處理期間寫入和讀取數(shù)據(jù)。該信息處理系統(tǒng)包括主計算機100和數(shù)據(jù)存儲裝置200。在信息處理中，主計算機100將數(shù)據(jù)寫到數(shù)據(jù)存儲裝置200并且從數(shù)據(jù)存儲裝置200讀取寫入的數(shù)據(jù)。在寫數(shù)據(jù)時，主計算機100經(jīng)由信號線109連同寫入數(shù)據(jù)一起輸出寫命令到數(shù)據(jù)存儲裝置20。主計算機100然后經(jīng)由信號線109接收來自數(shù)據(jù)存儲裝置200的對該寫命令的應答。在讀數(shù)據(jù)時，主計算機100經(jīng)由信號線109輸出讀命令到數(shù)據(jù)存儲裝置200。主計算機100然后經(jīng)由信號線109接收對該讀命令的應答以及來自數(shù)據(jù)存儲裝置200的讀數(shù)據(jù)。這里，假定將數(shù)據(jù)寫到數(shù)據(jù)存儲裝置200或從數(shù)據(jù)存儲裝置200讀取按比如512字節(jié)的單元執(zhí)行。對于數(shù)據(jù)存儲裝置200，每個存取單元(512字節(jié))中的數(shù)據(jù)將在下文中稱為“區(qū)段(sector)”。數(shù)據(jù)存儲裝置200在主計算機100的控制下寫數(shù)據(jù)和讀取已寫入的數(shù)據(jù)。數(shù)據(jù)存儲裝置200包括:存儲控制單元300和具有不同的讀存取(read access)時間的兩個存儲塊。這里，所述讀存取時間是從請求發(fā)布到所述存儲塊以讀取數(shù)據(jù)的時間到所論及數(shù)據(jù)已從其中讀出的時間的時間段。例如，具有較短存取時間的存儲塊可以是NVRAM400，并且具有較長存取時間的存儲塊可以是閃速存儲器500。所述存儲塊的組合不限于NVRAM400和閃速存儲器500的組合；而是可組合使用一些具有不同存取時間的其它存儲塊。例如，數(shù)據(jù)存儲裝置200可采用閃速存儲器作為具有相對短存取時間的存儲塊，并且采用硬盤驅(qū)動器(HDD)作為具有相對長存取時間的存儲塊?？勺⒁獾?，數(shù)據(jù)存儲裝置200是權利要求中所描述的存儲裝置的示例，NVRAM400是權利要求中所描述的高速存取存儲塊的示例，并且閃速存儲器500是權利要求中所描述的低速存取存儲塊的示例。在主計算機100的控制下，存儲控制單元300將數(shù)據(jù)寫到NVRAM400和閃速存儲器500或從其中讀取已寫入的數(shù)據(jù)。當接收到指示對包括多個區(qū)段的數(shù)據(jù)的寫入的寫命令時，存儲控制單元300經(jīng)由信號線308輸出和將所述數(shù)據(jù)的預定數(shù)量的(例如，3個)區(qū)段寫到NVRAM400。存儲控制單元300經(jīng)由信號線309將所述數(shù)據(jù)的剩余區(qū)段寫到閃速存儲器500。在接收到讀命令時，存儲控制單元300同時發(fā)布讀請求到NVRAM400和閃速存儲器500。存儲控制單元300接收來自NVRAM400和閃速存儲器500的讀數(shù)據(jù)，并且將該讀數(shù)據(jù)輸出到主計算機100。這里，已寫到NVRAM400的區(qū)段的數(shù)量將在下文稱為“NVRAM連續(xù)區(qū)段計數(shù)”。所述NVRAM連續(xù)區(qū)段計數(shù)為在對應于閃速存儲器500的存取時間的時間段期間內(nèi)可從NVRAM400讀取的區(qū)段的數(shù)量。NVRAM連續(xù)區(qū)段計數(shù)可由NVRAM400的存取時間、閃速存儲器500的存取時間、和NVRAM400的吞吐量而獲得。所述吞吐量表示在存取時間的每單位時間內(nèi)讀取的數(shù)據(jù)(區(qū)段)的數(shù)量。所述存取時間和吞吐量的具體值將在后文隨同基于這些值的用于獲取所述NVRAM連續(xù)區(qū)段計數(shù)的方法一起討論?？勺⒁獾?，所述NVRAM連續(xù)區(qū)段計數(shù)是權利要求中所描述的高速存取數(shù)據(jù)計數(shù)的示例。數(shù)據(jù)可在存儲控制單元300的控制下寫到NVRAM400和閃速存儲器500或從中讀取。這里假定，除糾錯碼(ECC)外，從NVRAM400按256字節(jié)的單元寫入和讀取數(shù)據(jù)。在隨后的描述中，對于NVRAM400，一個存取單元(256字節(jié))中的數(shù)據(jù)將稱為“NVRAM頁”。另一方面，假定除糾錯碼外，從閃速存儲器500按八個區(qū)段的單元寫入和讀取數(shù)據(jù)。在隨后的描述中，對于閃速存儲器500，一個存取單元(512X8字節(jié))中的數(shù)據(jù)將稱為“閃速存儲器頁”。[數(shù)據(jù)存儲裝置的典型結(jié)構]圖2是示出作為該實施例的一部分的存儲控制單元300的具體結(jié)構的框圖。存儲控制單元300包括:處理器311、RAM312、錯誤校正處理塊313、ROM (只讀存儲器)314和總線315。存儲控制單元300還包括:主機接口 316、NVRAM接口 317和閃速存儲器接口 318。處理器311在整體上控制存儲控制單元300。RAM312臨時存儲處理器311在它的處理期間所需的數(shù)據(jù)。錯誤校正處理塊313將糾錯碼添加到待寫入的數(shù)據(jù)，并且基于所述糾錯碼糾正在讀取數(shù)據(jù)中可能發(fā)現(xiàn)的錯誤。R0M314存儲待由處理器311執(zhí)行的程序。總線315提供公共路徑，處理器311、RAM312、錯誤校正處理塊313、R0M314、主機接口 316、NVRAM接口 317和閃速存儲器接口 318經(jīng)由該公共路徑在其間交換數(shù)據(jù)。主機接口 316與主計算機100交換數(shù)據(jù)和命令。NVRAM接口 317與NVRAM400交換數(shù)據(jù)和請求。閃速存儲器接口 318與閃速存儲器500交換數(shù)據(jù)和請求。圖3是示出作為該實施例的一部分的存儲控制單元300的典型結(jié)構的框圖。存儲控制單元300包括數(shù)據(jù)寫入塊320和數(shù)據(jù)讀取塊370。存儲控制單元300還包括:區(qū)段地址轉(zhuǎn)換表330、NVRAM頁地址轉(zhuǎn)換表340、閃速存儲器物理地址管理表350和NVRAM物理地址管理表360。例如，數(shù)據(jù)寫入塊320和數(shù)據(jù)讀取塊370可利用圖2示出的處理器311、RAM312、錯誤校正處理塊313和R0M314實施。所述表可保持在比如圖2所示的RAM312中。區(qū)段地址轉(zhuǎn)換表330將邏輯地址與閃速存儲器500中的物理地址相關聯(lián)。所述邏輯地址每個分配到數(shù)據(jù)存儲裝置200中的一個區(qū)段。所述物理地址每個分配到閃速存儲器500中的一個區(qū)段?？勺⒁獾剑３謪^(qū)段地址轉(zhuǎn)換表330的RAM312是權利要求中所描述的管理信息存儲塊的示例。NVRAM頁地址轉(zhuǎn)換表340將邏輯地址與NVRAM400中的物理地址相關聯(lián)。所述物理地址每個分配到NVRAM400中的一頁NVRAM頁(1/2區(qū)段)。閃速存儲器物理地址管理表350容納閃速存儲器500中的每個物理地址的狀態(tài)。NVRAM物理地址管理表360容納NVRAM400中的每個物理地址的狀態(tài)。所述狀態(tài)可以是例如以下三種類型的任一種:“使用中”、“空閑”和“不良”。所述“使用中”狀態(tài)是數(shù)據(jù)寫到所論及的物理地址時的狀態(tài)；所述“空閑”狀態(tài)是沒有數(shù)據(jù)寫到所述物理地址時的狀態(tài)；所述“不良”狀態(tài)是由于某原因數(shù)據(jù)不能寫到所述物理地址或從其讀取的狀態(tài)。數(shù)據(jù)寫入塊320在主計算機100的控制下將數(shù)據(jù)寫到NVRAM400和閃速存儲器500。在接收到來自主計算機100的寫命令和寫數(shù)據(jù)時，數(shù)據(jù)寫入塊320參考所述表以將由所述寫命令指定的邏輯地址轉(zhuǎn)換成物理地址。數(shù)據(jù)寫入塊320繼續(xù)進行以將所述寫數(shù)據(jù)寫到所述物理地址并且更新所述表?？勺⒁獾?，數(shù)據(jù)寫入塊320是權利要求中所描述的寫入塊的示例。數(shù)據(jù)寫入塊320所執(zhí)行的寫處理將在后文更詳細地討論。數(shù)據(jù)讀取塊370在主計算機100的控制下從NVRAM400和閃速存儲器500讀取數(shù)據(jù)。在接收到來自主計算機100的讀命令時，數(shù)據(jù)讀取塊370參考所述表以將由所述讀命令指定的邏輯地址轉(zhuǎn)換成物理地址。數(shù)據(jù)讀取塊370然后將指定物理地址的讀請求同時發(fā)布到NVRAM400和閃速存儲器500的每一個。在接收來自NVRAM400和閃速存儲器500的讀數(shù)據(jù)之后，數(shù)據(jù)讀取塊370將該讀數(shù)據(jù)輸出到主計算機100?？勺⒁獾剑瑪?shù)據(jù)讀取塊370是權利要求中所描述的讀取塊的示例。數(shù)據(jù)讀取塊370所執(zhí)行的讀處理將在后文更詳細地討論。[NVRAM的典型結(jié)構]圖4是示出作為該實施例的一部分的NVRAM400的典型結(jié)構的框圖。NVRAM400包括:接口 410、存儲器控制塊420、地址解碼器430、緩存寄存器440、數(shù)據(jù)寄存器450和存儲器陣列460。閃速存儲器500具有與NVRAM400大致相同的結(jié)構。接口 410與存儲器控制塊300交換請求和數(shù)據(jù)。存儲器控制塊420在整體上控制NVRAM400。當經(jīng)由接口 410接收到寫請求時，存儲器控制塊420將該寫請求所指定的物理地址輸出到用于解碼的地址解碼器430，并且從地址解碼器430接收該解碼的結(jié)果。此外，存儲器控制塊420控制緩存寄存器440保持從存儲控制單元300轉(zhuǎn)移的寫數(shù)據(jù)(1/2區(qū)段)。如果數(shù)據(jù)可轉(zhuǎn)移到數(shù)據(jù)寄存器450，則存儲器控制塊420控制緩存寄存器440將從存儲控制單元300接收的寫數(shù)據(jù)轉(zhuǎn)移到數(shù)據(jù)寄存器450。此外，存儲器控制塊420控制數(shù)據(jù)寄存器450保持從緩存寄存器440轉(zhuǎn)移的寫數(shù)據(jù)(1/2區(qū)段)和將所論及的寫數(shù)據(jù)寫到存儲器陣列460。這里，存儲器控制塊420可并行執(zhí)行兩個處理:一個處理是在其中將來自存儲控制單元300的數(shù)據(jù)接收到緩存寄存器440中；一個處理是在其中將數(shù)據(jù)寫到數(shù)據(jù)寄存器450 (B卩，所謂的“交錯(interleave)操作”)。利用此特征，NVRAM400可在寫入數(shù)據(jù)的同時從存儲控制單元300接收接下來待寫的數(shù)據(jù)。同時，在經(jīng)由接口 410接收到讀請求時，存儲器控制塊420將該讀請求所指定的物理地址輸出到用于解碼的地址解碼器430，并且從地址解碼器430接收該解碼的結(jié)果。此夕卜，存儲器控制塊420控制數(shù)據(jù)寄存器450保持從存儲器陣列460讀取的讀數(shù)據(jù)(1/2區(qū)段)。如果數(shù)據(jù)可轉(zhuǎn)移到緩存寄存器440，則存儲器控制塊420控制數(shù)據(jù)寄存器450將從存儲器陣列460讀取的該讀數(shù)據(jù)轉(zhuǎn)移到緩存寄存器440。此外，存儲器控制塊420控制緩存寄存器440保持從數(shù)據(jù)寄存器450轉(zhuǎn)移的該讀數(shù)據(jù)(1/2區(qū)段)并且經(jīng)由接口 410將該讀數(shù)據(jù)輸出到存儲控制單元300。這里，存儲器控制塊420也可并行執(zhí)行兩個處理:一個處理是在其中將數(shù)據(jù)讀到數(shù)據(jù)寄存器450中；一個處理是在其中從緩存寄存器440輸出數(shù)據(jù)到存儲控制單元300(交錯操作)。利用此特征，NVRAM400可在將讀數(shù)據(jù)輸出到存儲控制單元300的同時從存儲器陣列460讀取下一步待輸出的數(shù)據(jù)。從讀請求發(fā)布的時間到讀數(shù)據(jù)轉(zhuǎn)移變成可能的時間的這一時間段將在下文稱為“忙時段”。假定:在緩存寄存器440與數(shù)據(jù)寄存器450之間轉(zhuǎn)移讀數(shù)據(jù)所用時間非常短，并且在存儲控制單元300與NVRAM400之間轉(zhuǎn)移讀請求所需的時間也非常短。不考慮這些時間，則從讀請求發(fā)布的時間到NVRAM頁被讀入數(shù)據(jù)寄存器450中的時間的這一時間段對應于所述“忙時段”。地址解碼器430解碼從存儲器控制塊420接收的物理地址，并且基于該解碼的結(jié)果，啟用存儲器陣列460中的適當?shù)拇鎯ζ鲉卧?。此外，地址解碼器430將該解碼的結(jié)果輸出到存儲器控制塊420。緩存寄存器440臨時保持待經(jīng)由接口 410輸出到存儲控制單元300的數(shù)據(jù)或從存儲控制單元300接收的數(shù)據(jù)。數(shù)據(jù)寄存器450臨時保持待寫到存儲器陣列460的數(shù)據(jù)或從存儲器陣列460讀取的數(shù)據(jù)。緩存寄存器440和數(shù)據(jù)寄存器450利用對應于NVRAM頁的大小的多條信號線互連。例如，如果NVRAM頁的大小是265字節(jié)，則使用如265X8 —樣數(shù)量的平行轉(zhuǎn)移信號線以連接所述寄存器。此連接容許緩存寄存器440與數(shù)據(jù)寄存器450之間的高速數(shù)據(jù)轉(zhuǎn)移。存儲器陣列460由以二維柵格圖案安排的多個存儲器單元構成。每個存儲器單元保持預定大小的數(shù)據(jù)。圖5A和圖5B是示出用于該實施例的命令所設置的典型參數(shù)的示意圖。圖5A示出寫命令所設置的典型參數(shù)。該待設置的參數(shù)可包括:第一邏輯地址、數(shù)據(jù)大小和高速指定標志HF。所述第一邏輯地址是目標用于寫數(shù)據(jù)的邏輯地址的第一個。所述數(shù)據(jù)大小可表示例如寫數(shù)據(jù)的區(qū)段的數(shù)量。所述高速指定標志HF是指定是否寫數(shù)據(jù)使得該數(shù)據(jù)可在以后以高速讀取的標志。例如，如果數(shù)據(jù)待寫以便以高速讀取，則高速指定標志HF設置成T (真);否則該高速指定標志HF設置成F (假)。在高速指定標志HF設置成T的情況下，存儲控制單元300將如NVRAM連續(xù)區(qū)段計數(shù)一樣多的寫數(shù)據(jù)的區(qū)段寫到NVRAM400，并且將該寫數(shù)據(jù)的剩余區(qū)段寫到閃速存儲器500。在高速指定標志HF設置成F的情況下，存儲控制單元300將全部寫數(shù)據(jù)寫到閃速存儲器500。雖然該實施例配置成使用高速指定標志HF指定是否寫數(shù)據(jù)使得所述數(shù)據(jù)可在以后以高速讀取，但本公開不限于此?？商娲?，可用不同于普通寫命令的專用寫命令(下文稱為“高速指定寫命令”)進行所述指定。在此情況下，存儲控制單元300僅需驗證是否該寫命令為高速指定寫命令，以確定是否將數(shù)據(jù)寫到NVRAM400。圖5B示出用于該實施例的讀命令所設置的典型參數(shù)。該待設置的參數(shù)可包括:第一邏輯地址和數(shù)據(jù)大小。所述第一邏輯地址是目標用于數(shù)據(jù)的讀取的邏輯地址的第一個。所述數(shù)據(jù)大小可指示例如讀數(shù)據(jù)的區(qū)段的數(shù)量。圖6A和圖6B是示出用于該實施例的頁的典型結(jié)構的示意圖。圖6A示出NVRAM頁的典型結(jié)構。例如，NVRAM頁可以是256字節(jié)數(shù)據(jù)與9字節(jié)的糾錯碼(ECC)所構成的265字節(jié)數(shù)據(jù)。圖6B示出閃速存儲器頁的典型結(jié)構。例如，閃速存儲器頁可以是由八個540字節(jié)數(shù)據(jù)項構成的4，320字節(jié)數(shù)據(jù)。每個540字節(jié)數(shù)據(jù)項由512字節(jié)數(shù)據(jù)(區(qū)段)和28字節(jié)糾錯碼構成。圖7是示出用于該實施例的典型區(qū)段地址轉(zhuǎn)換表330的表格圖。該區(qū)段地址轉(zhuǎn)換表330容納關于每個邏輯地址的區(qū)段管理信息。該區(qū)段管理信息包括:閃速存儲器物理地址、物理地址偏移、使能標志、NVRAM標志、NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)。所述閃速存儲器物理地址是分配到閃速存儲器500中的邏輯地址的物理地址。所述物理地址偏移指示每個物理地址參照于閃速存儲器頁中的給定物理地址的相對位置。例如，如果閃速存儲器頁由八個區(qū)段構成，則給出以十六進制標記的值O至7作為所述物理地址偏移。所述使能標志是指定是否NVRAM400或閃速存儲器500中的物理地址分配到邏輯地址的標志。例如，如果物理地址分配到邏輯地址，則該使能標志設置成T (真)；如果沒有物理地址分配到邏輯地址，則使能標志設置成F (假)。所述NVRAM標志是指定是否NVRAM400中的物理地址分配到邏輯地址的標志。例如，如果NVRAM400中的物理地址分配到邏輯地址，則NVRAM標志設置成T (真)；如果NVRAM400中沒有物理地址分配到邏輯地址，則NVRAM標志設置成F (假)。 所述NVRAM區(qū)段號碼指示每個邏輯地址參照于NVRAM400中的第一邏輯地址的相對位置。例如，如果NVRAM連續(xù)區(qū)段計數(shù)是3，則給出以十六進制標記的值O至2作為NVRAM區(qū)段號碼。所述NVRAM連續(xù)區(qū)段計數(shù)表示待連續(xù)寫到NVRAM400的區(qū)段的數(shù)量。通過參考NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)，數(shù)據(jù)讀取塊370可容易獲得從閃速存儲器500首次讀取數(shù)據(jù)所在的邏輯地址(所述地址在下文稱為“開始邏輯地址”)。具體地，數(shù)據(jù)讀取塊370可利用以下表達式I計算所述開始邏輯地址:(開始邏輯地址)=(第一 邏輯地址)+(NVRAM連續(xù)區(qū)段計數(shù))_ (NVRAM區(qū)段號碼)…(表達式I)不求助于以上表達式1，也可通過參考各個邏輯地址的NVRAM標志從而獲得所述開始邏輯地址。然而，如果NVRAM連續(xù)區(qū)段計數(shù)是大數(shù)量，則可能需要花時間執(zhí)行所述計算。在NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)得到表示的情況下，所述開始邏輯地址可由這些數(shù)計算出。這使得可減小軟件的開銷。雖然存儲控制單元300配置成從NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)獲得開始邏輯地址，但是其它方法也可用于獲取開始邏輯地址。例如，在寫數(shù)據(jù)時，存儲控制單元300可將所述開始邏輯地址自身與NVRAM標志為T (真)的邏輯地址相關聯(lián)地表示；在讀所述數(shù)據(jù)時，存儲控制單元300可讀取該開始邏輯地址。圖8是示出用于該實施例的典型的NVRAM頁地址轉(zhuǎn)換表340的表格圖。NVRAM頁地址轉(zhuǎn)換表340容納邏輯地址偏移和關于各邏輯地址的NVRAM頁管理信息。所述NVRAM頁管理信息包括=NVRAM物理地址、物理頁號碼和連續(xù)物理頁計數(shù)。所述邏輯地址偏移指示每個邏輯地址參照于區(qū)段中的給定邏輯地址的相對位置。例如，如果一個區(qū)段被分成兩個NVRAM頁，則給出以十六進制標記的值O或I作為邏輯地址偏移。所述NVRAM物理地址是分配到由邏輯地址和邏輯地址偏移所確定出的地址的物理地址。NVRAM連續(xù)物理頁計數(shù)表示待連續(xù)寫到NVRAM400的NVRAM頁的數(shù)量。NVRAM連續(xù)物理頁計數(shù)利用以下表達式2而確定:(NVRAM連續(xù)物理頁計數(shù))=(NVRAM連續(xù)區(qū)段計數(shù))X (區(qū)段大小)/ (NVRAM頁大小)...(表達式2)在表達式2中，區(qū)段大小和NVRAM頁大小每個為不包括糾錯碼的數(shù)據(jù)大小。例如，如果NVRAM連續(xù)區(qū)段計數(shù)為3，區(qū)段大小為512字節(jié)，并且NVRAM頁大小為256字節(jié)，則NVRAM連續(xù)物理頁計數(shù)基于以上表達式2確定為6。所述物理頁號碼指示每個NVRAM頁參照于給定NVRAM頁的相對位置。例如，如果NVRAM連續(xù)物理頁計數(shù)為6，則給出以十六進制標記的值O至5作為物理頁號碼。圖9是示出用于該實施例的典型閃速存儲器物理地址管理表350的表格圖。閃速存儲器物理地址管理表350容納每個閃速存儲器物理地址的狀態(tài)。所述閃速存儲器物理地址是閃速存儲器500中的物理地址。所述狀態(tài)可以是例如以下三種類型的任一種:“使用中”、“空閑”和“不良”。圖10是示出用于該實施例的典型的NVRAM物理地址管理表360的表格圖。NVRAM物理地址管理表360容納各NVRAM物理地址的狀態(tài)。所述NVRAM物理地址是NVRAM400中的物理地址。所述狀態(tài)可以是例如以下三種類型的任一種:“使用中”、“空閑”和“不良”。[數(shù)據(jù)寫入塊的典型結(jié)構]圖11是示出作為該實施例的一部分的數(shù)據(jù)寫入塊320的典型結(jié)構的框圖。數(shù)據(jù)寫入塊320包括:命令分析部分321、寫目的地確定部分322、數(shù)據(jù)寫請求部分323和表更新部分324。命令分析部分321分析所述寫命令?；谠摲治龅慕Y(jié)果，命令分析部分321將該寫命令所指定的第一物理地址和數(shù)據(jù)大小輸出到數(shù)據(jù)寫請求部分323。此外，命令分析部分321將該寫命令所指定的數(shù)據(jù)大小和高速指定標志輸出到寫目的地確定部分322。寫目的地確定部分322確定NVRAM400和閃速存儲器500中的哪一個是寫數(shù)據(jù)的目的地。寫目的地確定部分322從命令分析部分321接收數(shù)據(jù)大小和高速指定標志，并且從數(shù)據(jù)寫請求部分323接收應答。如果高速指定標志設置成F，則寫目的地確定部分322確定閃速存儲器500為寫目的地，并且將該目的地的結(jié)果輸出到數(shù)據(jù)寫請求部分323。另一方面，如果高速指定標志設置成T，則寫目的地確定部分322確定NVRAM400為所述數(shù)據(jù)大小所指示的如NVRAM連續(xù)區(qū)段計數(shù)一樣多的區(qū)段被寫入的目的地，并且將該目的地的結(jié)果輸出到數(shù)據(jù)寫請求部分323。然后寫目的地確定部分322確定閃速存儲器500為剩余區(qū)段被寫入的目的地，并且將該目的地的結(jié)果輸出到數(shù)據(jù)寫請求部分323。待寫區(qū)段相對于第一區(qū)段的初始位置由寫目的地確定部分322計算從數(shù)據(jù)寫請求部分323輸出的應答而獲得。數(shù)據(jù)寫請求部分323將數(shù)據(jù)寫到NVRAM400或閃速存儲器500。數(shù)據(jù)寫請求部分323從命令分析部分321接收第一邏輯地址和數(shù)據(jù)大小，并且從主計算機100接收寫數(shù)據(jù)。此外，數(shù)據(jù)寫請求部分323從寫目的地確定部分322接收寫目的地確定的結(jié)果。數(shù)據(jù)寫請求部分323將接續(xù)于第一邏輯地址的如所述數(shù)據(jù)大小一樣多的邏輯地址認作是目標用于數(shù)據(jù)的寫入的地址。根據(jù)來自寫目的地確定部分322的確定結(jié)果，數(shù)據(jù)寫請求部分323確定對應于目標用于數(shù)據(jù)的寫入的邏輯地址的物理地址。如果NVRAM400為寫目的地，則數(shù)據(jù)寫請求部分323將每個區(qū)段分成256字節(jié)的單元以產(chǎn)生各補充有糾錯碼的NVRAM頁。此外，數(shù)據(jù)寫請求部分323經(jīng)由信號線348參考NVRAM頁地址轉(zhuǎn)換表340以確定是否存在分配到目標用于寫入的邏輯地址的物理地址。如果沒有這種物理地址被分配，則數(shù)據(jù)寫請求部分323經(jīng)由信號線368參考NVRAM物理地址管理表360，以將空閑物理地址的一些分配到所述邏輯地址。數(shù)據(jù)寫請求部分323繼續(xù)進行以將NVRAM頁寫到所分配到所述邏輯地址的物理地址。如果閃速存儲器500為寫目的地，則數(shù)據(jù)寫請求部分323將每個區(qū)段補充糾錯碼。此外，數(shù)據(jù)寫請求部分323經(jīng)由信號線338參考區(qū)段地址轉(zhuǎn)換表330以確定是否存在分配到目標用于寫入的邏輯地址的物理地址。如果沒有這種物理地址被分配，則數(shù)據(jù)寫請求部分323經(jīng)由信號線358參考閃速存儲器物理地址管理表350以便將空閑物理地址的一些分配到所述邏輯地址。數(shù)據(jù)寫請求部分323繼續(xù)進行以將數(shù)據(jù)按八個區(qū)段的單元寫到所分配到所述邏輯地址的物理地址。因為閃速存儲器頁大小大于所述區(qū)段大小，所以數(shù)據(jù)寫請求部分323典型地可在寫數(shù)據(jù)之前將一個閃速存儲器頁的數(shù)據(jù)按需保持在緩沖區(qū)中。每當寫入一個區(qū)段的數(shù)據(jù)時，數(shù)據(jù)寫請求部分323將宣告一個區(qū)段的數(shù)據(jù)已被寫入的應答輸出到寫目的地確定部分322，并且將邏輯地址和對應于該邏輯地址的物理地址輸出到表更新部分324。在全部區(qū)段已被寫入之后，數(shù)據(jù)寫請求部分323將宣告該寫命令的終止的應答輸出到主計算機100。表更新部分324從數(shù)據(jù)寫請求部分323接收所述邏輯和物理地址，并且相應地更新所述表。[數(shù)據(jù)讀取塊的典型結(jié)構]圖12是示作為該實施例的一部分的數(shù)據(jù)讀取塊370的典型結(jié)構的框圖。數(shù)據(jù)讀取塊370包括:命令分析部分371、開始邏輯地址計算部分372、NVRAM讀取部分373、閃速存儲器讀取部分374和讀數(shù)據(jù)發(fā)送部分375。命令分析部分371分析該讀命令?；谠摲治龅慕Y(jié)果，命令分析部分371將該讀命令所指定的第一邏輯地址和數(shù)據(jù)大小輸出到開始邏輯地址計算部分372和NVRAM讀取部分 373。開始邏輯地址計算部分372計算待從閃速存儲器500首次讀取的數(shù)據(jù)已被寫入所在的邏輯地址(所述地址稱為開始邏輯地址)。開始邏輯地址計算部分372從命令分析部分371接收第一邏輯地址和數(shù)據(jù)大 小。開始邏輯地址計算部分372經(jīng)由信號線339從區(qū)段地址轉(zhuǎn)換表330讀取對應于第一邏輯地址的NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)。基于NVRAM連續(xù)區(qū)段計數(shù)和NVRAM區(qū)段號碼，開始邏輯地址計算部分372可利用以上所示的表達式I計算開始邏輯地址。如果通過使用以上表達式I獲得的開始邏輯地址為該讀命令所指定的邏輯地址，則開始邏輯地址計算部分372將開始邏輯地址輸出到閃速存儲器讀取部分374。此外，開始邏輯地址計算部分372通過從所述數(shù)據(jù)大小減去NVRAM連續(xù)區(qū)段計數(shù)與NVRAM區(qū)段號碼之間的差從而獲得讀區(qū)段計數(shù)，并且將由此獲取的該讀區(qū)段計數(shù)輸出到閃速存儲器讀取部分374。NVRAM讀取部分373從NVRAM400讀取數(shù)據(jù)。NVRAM讀取部分373從命令分析部分371接收第一邏輯地址和數(shù)據(jù)大小。NVRAM讀取部分373經(jīng)由信號線339從區(qū)段地址轉(zhuǎn)換表330讀取對應于第一邏輯地址的NVRAM標志。如果NVRAM標志設置成T (真)，則NVRAM讀取部分373從區(qū)段地址轉(zhuǎn)換表330讀取對應于第一邏輯地址的NVRAM區(qū)段號碼和NVRAM連續(xù)區(qū)段計數(shù)。由NVRAM連續(xù)區(qū)段計數(shù)、NVRAM區(qū)段號碼和數(shù)據(jù)大小，NVRAM讀取部分373確定是否以下表達式3保持:(數(shù)據(jù)大小)彡(NVRAM連續(xù)區(qū)段計數(shù))-(NVRAM區(qū)段號碼)…(表達式3)如果以上表達式3保持，則將始于第一邏輯地址的如表達式3的右側(cè)數(shù)量(B卩，差值)一樣多的邏輯區(qū)段定目標為用于數(shù)據(jù)的讀取。如果表達式3不保持，則NVRAM讀取部分373將始于第一邏輯地址的如所述數(shù)據(jù)大小一樣多的邏輯地址作為目標用于數(shù)據(jù)的讀取的地址。例如，如果以上表達式3的右側(cè)數(shù)量為3并且數(shù)據(jù)大小為4，則將三個邏輯地址定目標為用于數(shù)據(jù)的讀取。如果以上表達式3的右側(cè)數(shù)量為3并且所述數(shù)據(jù)大小為2，則將兩個邏輯地址定目標為用于數(shù)據(jù)的讀取。NVRAM讀取部分373經(jīng)由信號線349參考NVRAM頁地址轉(zhuǎn)換表340，以讀取對應于目標用于數(shù)據(jù)的讀取的邏輯地址的物理地址。NVRAM讀取部分373經(jīng)由信號線369參考NVRAM物理地址管理表360，以確定是否所論及的物理地址不良。如果物理地址并非不良，則NVRAM讀取部分373發(fā)布其中指定了所論及的物理地址的讀請求，并且將該讀請求輸出到NVRAM400，接收從NVRAM400輸出的讀數(shù)據(jù)，并且將該數(shù)據(jù)按需保持在緩沖區(qū)中。NVRAM讀取部分373基于附接到該讀數(shù)據(jù)的糾錯碼執(zhí)行錯誤校正處理，并且在從該數(shù)據(jù)刪除糾錯碼后將該讀數(shù)據(jù)輸出到讀數(shù)據(jù)發(fā)送部分375。閃速存儲器讀取部分374從閃速存儲器500讀取數(shù)據(jù)。閃速存儲器讀取部分374從開始邏輯地址計算部分372接收開始邏輯地址和讀區(qū)段計數(shù)。閃速存儲器讀取部分374將離開始邏輯地址如所述讀區(qū)段計數(shù)一樣多的區(qū)段的邏輯地址認作目標用于數(shù)據(jù)的讀取的邏輯地址。閃速存儲器讀取部分374經(jīng)由信號線339參考區(qū)段地址轉(zhuǎn)換表330，以讀取對應于目標用于數(shù)據(jù)的讀取的邏輯地址的物理地址。閃速存儲器讀取部分374經(jīng)由信號線359參考閃速存儲器物理地址管理表350，以確定是否所論及的物理地址不良。如果該物理地址并非不良，則閃速存儲器讀取部分374發(fā)布其中指定了所論及的物理地址的讀請求，并且將該讀請求輸出到閃速存儲器500。該讀請求與由NVRAM讀取部分373所發(fā)布的讀請求同時發(fā)布。閃速存儲器讀取部分374接收從閃速存儲器500輸出的讀數(shù)據(jù)并且將該數(shù)據(jù)按需保持在緩沖區(qū)中。閃速存儲器讀取部分374基于附接到該讀數(shù)據(jù)的糾錯碼執(zhí)行錯誤校正處理，并且在從該數(shù)據(jù)刪除所述糾錯碼后將該讀數(shù)據(jù)輸出到讀數(shù)據(jù)發(fā)送部分375。讀數(shù)據(jù)發(fā)送部分375將來自NVRAM讀取部分373或來自閃速存儲器讀取部分374的讀數(shù)據(jù)與對所述讀命令的應答一起輸出到主計算機100。圖13是示出該實施例所執(zhí)行的典型讀處理的序列圖。這里假定:在數(shù)據(jù)Dl至D16中，數(shù)據(jù)Dl至D3已被寫入NVRAM400中，并且剩余數(shù)據(jù)D4至D6被寫入閃速存儲器500中?，F(xiàn)在假設主計算機100將讀命令輸出到存儲控制單元300，在該讀命令中指定了數(shù)據(jù)Dl至D16已被寫入所在的地址。如以上所討論的，因為NVRAM400包括作為數(shù)據(jù)轉(zhuǎn)移緩沖區(qū)的數(shù)據(jù)寄存器450和緩存寄存器440，所以NVRAM400可同時執(zhí)行讀取數(shù)據(jù)的處理和轉(zhuǎn)移讀數(shù)據(jù)的處理。由此，NVRAM400可在執(zhí)行給定的讀請求的同時接收下一個讀請求。然而，因為每個緩沖區(qū)的容量僅如一個NVRAM頁一樣大，所以不可能同時接受三個或更多個讀請求。同樣地，假定:閃速存儲器500可同時接受多達兩個讀請求。存儲控制單元300發(fā)布讀請求到NVRAM400以在讀數(shù)據(jù)Dl之前將數(shù)據(jù)Dl分成數(shù)據(jù)Dl-1和D1-2。此外，在對數(shù)據(jù)Dl-1和D1-2的請求的同時，存儲控制單元300發(fā)布讀請求以讀取數(shù)據(jù)D4至Dll和發(fā)布讀請求以讀取數(shù)據(jù)D12至D16。隨著讀數(shù)據(jù)Dl-1被讀出，存儲控制單元300發(fā)布讀請求以讀取數(shù)據(jù)D1-2。隨著數(shù)據(jù)D1-2被讀出，存儲控制單元300將數(shù)據(jù)Dl-1和D1-2所構成的數(shù)據(jù)作為數(shù)據(jù)Dl輸出到主計算機100。從該讀命令開始被執(zhí)行的時間到數(shù)據(jù)D被讀出的時間的這一時間段構成數(shù)據(jù)存儲裝置200的存取時間(延遲)。因為第一數(shù)據(jù)Dl從具有相對短存取時間的NVRAM400讀取，所以整個數(shù)據(jù)存儲裝置200的存取時間縮短了。例如，考慮一種結(jié)構，其中，NVRAM400的忙時段是0.1微秒(μ s)，并且從NVRAM400轉(zhuǎn)移1/2區(qū)段的數(shù)據(jù)到存儲控制單元300所需的時間是5.3微秒(μ S)。在此情況下，NVRAM400的存取時間定義為:從讀命令執(zhí)行的時間到所劃分的1/2區(qū)段的數(shù)據(jù)被輸出的時間的一個時間段，即5.7微秒(μ s)，其通過將所述忙時段增補1/2區(qū)段的數(shù)據(jù)的轉(zhuǎn)移所用的時間段而獲得。整個數(shù)據(jù)存儲裝置200的存取時間因此共計通過將I區(qū)段的數(shù)據(jù)的轉(zhuǎn)移所用時間加至所述忙時段獲得的10.7微秒(μ S)。在數(shù)據(jù)Dl至D3已從NVRAM400讀取之后，剩余數(shù)據(jù)D4至D16從閃速存儲器500讀取。在全部數(shù)據(jù)已被讀出之后，存儲控制單元300通知主計算機100該讀命令的終止。圖14是說明該實施例所執(zhí)行的數(shù)據(jù)轉(zhuǎn)移的時序的時序圖。在圖14中，水平軸線假定為時間軸線。此外，在圖14中，水平軸線上每個陰影部分的長度假定表示忙時段。具體地，假定:NVRAM400的忙時段是0.1微秒(μ s),并且閃速存儲器500的忙時段是30微秒(μ S)。還假定:用于在NVRAM400與閃速存儲器500之間數(shù)據(jù)轉(zhuǎn)移的頻率是50兆赫茲(ΜΗζ)，并且八位的數(shù)據(jù)并行轉(zhuǎn)移。此外假定:用于在主計算機100與存儲控制單元300之間轉(zhuǎn)移讀命令的時間和用于在NVRAM400與閃速存儲器500之間轉(zhuǎn)移讀請求的時間足夠短。給定以上假定，則從NVRAM400轉(zhuǎn)移265字節(jié)(NVRAM頁)的數(shù)據(jù)到存儲控制單元300所需的時間利用以下表達式4計算:26550 X IO6[Hz] =5.3 X IO-6 [s] =5.3 [ μ s]—(表達式 4)利用以上表達式4，用于轉(zhuǎn)移兩個NVRAM頁的 數(shù)據(jù)(I區(qū)段)的時間計算為10.6微秒(μ S)。NVRAM400的吞吐量通過將區(qū)段大小(512字節(jié))除以10.6微秒(μ s)而給定。另一方面，用于從閃速存儲器500轉(zhuǎn)移一個區(qū)段(540字節(jié))的配有糾錯碼的數(shù)據(jù)到存儲控制單元300的時間利用以下表達式5計算:540 + 50X 106[Hz]=10.8Xl(T6[s]=10.8[ys]...(表達式 5)當用于轉(zhuǎn)移一個區(qū)段的數(shù)據(jù)的時間由表達式5獲得并且被加至閃速存儲器500的忙時段時，閃速存儲器500的40.8微秒(μ s)的存取時間由此獲取。在閃速存儲器500的存取時間的期間可從NVRAM400讀取的區(qū)段的數(shù)量，基于NVRAM400的忙時段以及基于從以上表達式4獲得的轉(zhuǎn)移時間并且通過利用以下表達式6而計算出:(40.8 [ μ s] - 0.1 [ μ s] ) /10.6 [ μ s] ^ 3.8...(表達式 6)如以上表達式6所指示，在閃速存儲器500的存取時間的期間可從NVRAM400讀取多達三個區(qū)段的數(shù)據(jù)。由此，在此示例這，NVRAM連續(xù)區(qū)段計數(shù)設置成三。直到三個區(qū)段的數(shù)據(jù)已從NVRAM400讀取，閃速存儲器500的忙時段才過去，使得數(shù)據(jù)轉(zhuǎn)移成為可能。出于此原因，可在數(shù)據(jù)從NVRAM400讀出時從閃速存儲器500開始讀取數(shù)據(jù)。因為在從NVRAM400讀出數(shù)據(jù)的完成隨后直到從閃速存儲器500讀數(shù)據(jù)的開始沒有空閑時間，所以這增進了吞吐量。即使使NVRAM連續(xù)區(qū)段計數(shù)大于三，吞吐量也沒有很大改善。這是因為在存取時間過去之后，在NVRAM400與閃速存儲器500之間用于轉(zhuǎn)移每區(qū)段的時間上幾乎無差異。由此，如果使NVRAM連續(xù)區(qū)段計數(shù)大于三，則浪費了與過量計數(shù)相對應的NVRAM400的容量。如上述，當NVRAM連續(xù)區(qū)段計數(shù)設置成它的最小數(shù)量時，NVRAM400的容量可被充分利用以提
聞吞吐星。雖然該實施例配置成使得存儲控制單元300同時發(fā)布讀請求到NVRAM400和閃速存儲器500，但請求發(fā)布的時序不限于此。只要閃速存儲器500的忙時段在如NVRAM連續(xù)區(qū)段計數(shù)一樣多的區(qū)段已讀取之前終止，其它時序也可使用。具體地，通過將如從表達式4獲得的用于轉(zhuǎn)移三個區(qū)段的數(shù)據(jù)的時間加至NVRAM400的忙時段，從而提供31.9微秒(μ s)的時間，在此時間中三個區(qū)段被讀取。此讀取時間與閃速存儲器500的忙時段之間的差為
1.9微秒Us)。由此，所述讀請求可在從該讀請求發(fā)布到NVRAM400的時間直到1.9微秒(μ s)過去的時間的這一時間段的期間被發(fā)布到閃速存儲器500。[數(shù)據(jù)寫入塊的典型操作]圖15是示出該實施例所執(zhí)行的典型的寫處理的流程圖。該寫處理可在比如存儲控制單元300從主計算機100接收寫命令和寫數(shù)據(jù)時開始。存儲控制單元300中的數(shù)據(jù)寫入塊320基于該寫命令所指定的第一邏輯地址和數(shù)據(jù)大小將所述寫數(shù)據(jù)的寫處理分成區(qū)段(步驟S921)。數(shù)據(jù)寫入塊320確定:將相對于第一邏輯地址(例如具有最小地址值的邏輯地址)的數(shù)據(jù)大小計數(shù)一樣多的仍待寫數(shù)據(jù)的邏輯地址的任一個作為目標用于寫入的邏輯地址(步驟S922)。通過參考區(qū)段地址轉(zhuǎn)換表330，數(shù)據(jù)寫入塊320讀取對應于目標用于寫入的邏輯地址的區(qū)段管理信息(步驟S923)。數(shù)據(jù)寫入塊320確定是否從主計算機100接收的高速指定標志設置成T (真)(步驟S924)。如果高速指定標志設置成T (步驟S924中“是”)，則數(shù)據(jù)寫入塊320確定目標用于寫入的邏輯地址是否在相對于第一邏輯地址的如NVRAM連續(xù)區(qū)段計數(shù)(例如3)—樣多的區(qū)段之內(nèi)(步驟S925)。如果目標用于寫入的邏輯地址在相對于第一邏輯地址的如NVRAM連續(xù)區(qū)段計數(shù)一樣多的區(qū)段之內(nèi)(步驟S925中“是”)，則數(shù)據(jù)寫入塊320從NVRAM頁地址轉(zhuǎn)換表340讀取對應于該邏輯地址的物理地址。如果在轉(zhuǎn)換表340中沒有找到對應的物理地址，則數(shù)據(jù)寫入塊320參考NVRAM物理地址管理表360以將空閑物理地址分配到該邏輯地址。數(shù)據(jù)寫入塊320將數(shù)據(jù)寫到NVRAM400中的對應于該邏輯地址的物理地址(步驟S926)。數(shù)據(jù)寫入塊320基于所寫入的而更新區(qū)段地址轉(zhuǎn)換表330 (步驟S927)。具體地，數(shù)據(jù)寫入塊320將對應于該邏輯地址的NVRAM標志和使能標志更新成T (真)。此外，數(shù)據(jù)寫入塊320將“3”寫到對應于該邏輯地址的NVRAM連續(xù)區(qū)段計數(shù)的字段(field)，并且將值O至2寫到NVRAM區(qū)段號碼的字段。數(shù)據(jù)寫入塊320基于所寫入的而更新NVRAM頁地址轉(zhuǎn)換表340 (步驟S928)。如果數(shù)據(jù)被寫入的邏輯地址未登記在NVRAM頁地址轉(zhuǎn)換表340中，則數(shù)據(jù)寫入塊320將所論及的邏輯地址和NVRAM頁管理信息登記到轉(zhuǎn)換表340。如果高速指定標志設置成F (假)(步驟S924中“否”)，或如果目標用于寫入的邏輯地址不在相對于第一邏輯地址的如NVRAM連續(xù)區(qū)段計數(shù)一樣多的區(qū)段之內(nèi)(步驟S925中“否”)，則數(shù)據(jù)寫入塊320將閃速存儲器500視為寫目的地。數(shù)據(jù)寫入塊320從物理地址區(qū)段管理信息獲取對應于目標用于寫入的邏輯地址的物理地址。如果該對應的物理地址未在區(qū)段管理信息中找到，則數(shù)據(jù)寫入塊320參考閃速存儲器物理地址管理表350以將空閑物理地址分配到該邏輯地址。數(shù)據(jù)寫入塊320將數(shù)據(jù)寫到閃速存儲器500中的對應于該邏輯地址的物理地址(步驟S929)。數(shù)據(jù)寫入塊320基于所寫入的更新區(qū)段地址轉(zhuǎn)換表330 (步驟S930)。具體地，數(shù)據(jù)寫入塊320將對應于該邏輯地址的使能標志更新成T (真)，并將NVRAM標志更新成F (假)。此外，數(shù)據(jù)寫入塊320寫對應于該邏輯地址的物理地址和物理地址偏移。在所述表更新之后(步驟S928或S930)，數(shù)據(jù)寫入塊320確定是否存在仍待寫入的所述寫數(shù)據(jù)的任何數(shù)據(jù)(區(qū)段)(步驟S931)。如果存在仍待寫入的任何數(shù)據(jù)(步驟S931中“是”)，則數(shù)據(jù)寫入塊320返回到步驟S922。如果不存在仍待寫入的數(shù)據(jù)(步驟S931中“否”)，則數(shù)據(jù)寫入塊320通知主計算機100該寫命令的終止(步驟S932)。在步驟S932結(jié)束處，數(shù)據(jù)寫入塊320終止該寫處理。[數(shù)據(jù)讀取塊的典型操作]圖16是示出該實施例所執(zhí)行的典型讀處理的流程圖。該讀處理可在比如當存儲控制單元300從主計算機100接收讀命令時開始。存儲控制單元300中的數(shù)據(jù)讀取塊370基于該讀命令所指定的開始邏輯地址和數(shù)據(jù)大小將該讀數(shù)據(jù)讀處理分成區(qū)段(步驟S951)。數(shù)據(jù)讀取塊370確定:將相對于第一邏輯地址(例如具有最小地址值的邏輯地址)的數(shù)據(jù)大小計數(shù)一樣多的仍待讀的邏輯地址的任一個作為目標用于讀取的邏輯地址(步驟S952)。通過參考區(qū)段地址轉(zhuǎn)換表330，數(shù)據(jù)讀取塊370讀取對應于目標用于讀取的邏輯地址的區(qū)段管理信息(步驟S953)。數(shù)據(jù)讀取塊370確定是否該區(qū)段管理信息中的NVRAM標志設置成T (真)(步驟S954)。如果該NVRAM標志設置成T(步驟S954中“是”)，則數(shù)據(jù)讀取塊370利用以上討論的表達式I計算閃速存儲器500中的開始邏輯地址(步驟S955)。并且數(shù)據(jù)讀取塊370確定是否需要發(fā)布讀請求到閃速存儲器500。具體地，如果該開始邏輯地址為該讀命令所指定的邏輯地址，則確定該讀請求需要發(fā)布。否則，確定不需要發(fā)布讀請求到閃速存儲器500 (步驟 S956)。如果NVRAM設置成F (假)(步驟S954中“否”)，或者如果確定該讀請求需要發(fā)布(步驟S956中“是”)，則數(shù)據(jù)讀取塊370發(fā)布該讀請求到閃速存儲器500。應注意，一旦讀請求被發(fā)布，則該讀請求無需再次被發(fā)布。在該讀請求中，指定了接續(xù)于開始邏輯地址的邏輯地址(步驟S957)。如果無需發(fā)布該讀請求到閃速存儲器(步驟S956中“否”)，或在步驟S957結(jié)束處，則數(shù)據(jù)讀取塊370執(zhí)行NVRAM讀處理(步驟S960)。并且數(shù)據(jù)讀取塊370執(zhí)行閃速存儲器讀處理(步驟S970)。數(shù)據(jù)讀取塊370確定是否存在仍待讀取的任何數(shù)據(jù)(區(qū)段)(步驟S958)。如果存在仍待讀取的任何數(shù)據(jù)(步驟S958中“是”)，則數(shù)據(jù)讀取塊370返回到步驟S952。如果沒有數(shù)據(jù)仍待讀取(步驟S958中“否”)，則數(shù)據(jù)讀取塊370通知主計算機100該讀命令的終止(步驟S959)。在步驟S959的結(jié)束處，數(shù)據(jù)讀取塊370終止該讀處理。圖17是示出該實施例所執(zhí)行的典型的NVRAM讀處理的流程圖。數(shù)據(jù)讀取塊370確定是否目標用于讀取的邏輯地址是接續(xù)于開始邏輯地址的地址(步驟S961)。如果目標用于讀取的邏輯地址不是接續(xù)于開始邏輯地址的地址(步驟S961中“否”)，則數(shù)據(jù)讀取塊370從區(qū)段地址轉(zhuǎn)換表330讀取對應于目標用于讀取的邏輯地址的區(qū)段管理信息。根據(jù)以上表達式3是否保持，數(shù)據(jù)讀取塊370將如表達式3的右側(cè)數(shù)量一樣多的邏輯地址或如所述數(shù)據(jù)大小一樣多的邏輯地址認作目標用于從NVRAM400讀取的邏輯地址(步驟S962)。并且數(shù)據(jù)讀取塊370將該讀處理在NVRAM400上分成256字節(jié)(1/2區(qū)段)的單元(步驟S963)。數(shù)據(jù)讀取塊370從NVRAM頁地址轉(zhuǎn)換表340讀取對應于目標用于讀取的邏輯地址的物理地址，并且將這些地址確定為目標用于讀取的物理地址。在兩個物理地址被分配到表示一個區(qū)段的各邏輯地址的情況下，所述物理地址從對應于較小值的邏輯地址偏移的物理地址開始連續(xù)地讀取(步驟S964)。數(shù)據(jù)讀取塊370從由此確定的物理地址讀取NVRAM頁(1/2區(qū)段)(步驟S965)。數(shù)據(jù)讀取塊370確定是否可能將數(shù)據(jù)轉(zhuǎn)移到主計算機100。例如，在錯誤校正處理的結(jié)束處，所述數(shù)據(jù)轉(zhuǎn)移被確定為可能(步驟S966)。如果所述數(shù)據(jù)轉(zhuǎn)移可能(步驟S966中“是”)，則數(shù)據(jù)讀取塊370將所述讀數(shù)據(jù)按區(qū)段的單元轉(zhuǎn)移到主計算機100 (步驟S967)。如果所述數(shù)據(jù)轉(zhuǎn)移不可能(步驟S966中“否”)，或在步驟S967的結(jié)束處，則數(shù)據(jù)讀取塊370確定是否存在待從NVRAM400讀取的任何NVRAM頁(步驟S968)。如果存在待從NVRAM400讀取的數(shù)據(jù)(步驟S968中“是”)，則數(shù)據(jù)讀取塊370返回到步驟S964。如果目標用于讀取的邏輯地址是接續(xù)到開始邏輯地址的地址(步驟S961中“是”)，或如果沒有待從NVRAM400讀取的數(shù)據(jù)(步驟S968中“否”)，則數(shù)據(jù)讀取塊370終止該NVRAM讀處理。圖18是示出該實施例所執(zhí)行的典型的閃速存儲器讀處理的流程圖。數(shù)據(jù)讀取塊370確定是否將讀請求發(fā)布到閃速存儲器500 (步驟S971)。如果該讀請求被發(fā)布到閃速存儲器500(步驟S971中“是”)，則數(shù)據(jù)讀取塊370確定是否可從閃速存儲器500在它的忙時段消逝時讀數(shù)據(jù)(步驟S972)。如果不可從閃速存儲器500讀數(shù)據(jù)(步驟S972中“否”)，則數(shù)據(jù)讀取塊370返回到步驟S972。如果可從閃速存儲器500讀數(shù)據(jù)(步驟S972中“是”)，則數(shù)據(jù)讀取塊370從閃速存儲器500讀取數(shù)據(jù)(步驟S973)。數(shù)據(jù)讀取塊370確定是否可能轉(zhuǎn)移所述數(shù)據(jù)到主計算機100。例如，在錯誤校正處理的結(jié)束處，確定所述數(shù)據(jù)轉(zhuǎn)移是可能的(步驟S974)。如果確定所述數(shù)據(jù)轉(zhuǎn)移是可能的(步驟S974中“是”)，則數(shù)據(jù)讀取塊370將所述讀數(shù)據(jù)按區(qū)段的單元轉(zhuǎn)移到主計算機100(步驟S975)。如果所述數(shù)據(jù)轉(zhuǎn)移不可能(步驟S974中“否”)，或在步驟S975的結(jié)束處，則數(shù)據(jù)讀取塊370終止該閃速存儲器讀處理。圖19是示出在數(shù)據(jù)寫到作為該實施例的一部分的閃速存儲器500之前生效的典型的區(qū)段地址轉(zhuǎn)換表330的表格圖。邏輯地址例如“ j+3”、“ j+5”和“ j+7”各分配了物理地址，并且對應于這些各邏輯地址的使能標志設置成T (真)。其它邏輯地址例如
和“ j+2”未分配物理地址，并且對應于這些各邏輯地址的使能標志設置成F (假)。圖20是示出在數(shù)據(jù)寫到作為該實施例的一部分的閃速存儲器500之后生效的典型的區(qū)段地址轉(zhuǎn)換表330的表格圖。圖20中的陰影部分是在圖19所示的區(qū)段地址轉(zhuǎn)換表330中的更新的字段?？紤]一個示例，其中，第一邏輯地址為“j”，并且閃速存儲器頁(8個區(qū)段)已寫到閃速存儲器500。在此情況中，對于對應于邏輯地址“j”至“j+7”的閃速存儲器物理地址的各字段，對應于邏輯地址“j”的物理地址“fA/’被寫入。此外，對于對應于邏輯地址“ j”至“j+7”的物理地址偏移的字段，指示所述物理地址相對于物理地址“fA/’的相對位置的值“O ”至“ 7 ”被寫入。此外，對應于各邏輯地址“ j ”至“ j+7 ”的使能標志被設置成T (真)。以此方式，將各邏輯地址與對應的物理地址偏移一起分配了閃速存儲器頁中的參考物理地址。圖21是示出在數(shù)據(jù)寫到作為該實施例的一部分的NVRAM400之前生效的典型的區(qū)段地址轉(zhuǎn)換表330的表格圖。邏輯地址例如和“i+2”未分配任何物理地址，并且對應于這些各邏輯地址的NVRAM標志和使能標志被設置成F (假)。圖22是示出在數(shù)據(jù)寫到作為該實施例的一部分的NVRAM400之后生效的典型的區(qū)段地址轉(zhuǎn)換表330的表格圖是表格圖。圖22中的陰影部分是圖21所示的區(qū)段地址轉(zhuǎn)換表330中更新的字段?？紤]一個示例，其中，第一邏輯地址為“i”，并且三個區(qū)段的數(shù)據(jù)已被寫到NVRAM400。在此情況中，對應于各邏輯地址“ i ”至“ i+2”的NVRAM標志設置成T (真)。此夕卜，對于對應于邏輯地址“i”至“i+2”的NVRAM區(qū)段號碼的字段，表示所述邏輯地址相對于第一邏輯地址的相對位置的值O至2被寫入。對于對應于邏輯地址“i”至“i+2”的NVRAM連續(xù)區(qū)段計數(shù)的各字段，值“3”被寫入。以此方式，當數(shù)據(jù)已被寫到NVRAM400時，所涉及的邏輯地址關聯(lián)于對應的邏輯地址計數(shù)(即NVRAM連續(xù)區(qū)段計數(shù))并且關聯(lián)于這些邏輯地址的相對位置(NVRAM區(qū)段號碼)。根據(jù)本公開技術的上述實施例，當寫多個數(shù)據(jù)時，存儲控制單元300將如在對應于閃速存儲器500的存取時間的時間段內(nèi)可從NVRAM400讀取的一樣數(shù)量的數(shù)據(jù)寫到NVRAM400,并且將剩余數(shù)據(jù)寫到閃速存儲器500。當讀多個數(shù)據(jù)時，存儲控制單元300以下述方式發(fā)布讀請求到NVRAM400和閃速存儲器500，即使得從閃速存儲器500讀取數(shù)據(jù)在從NVRAM400讀取完成時開始。此配設使存儲控制單元300能夠從NVRAM400讀取數(shù)據(jù)完成隨后開始從閃速存儲器500讀數(shù)據(jù)。這意味著在結(jié)束從NVRAM400讀取數(shù)據(jù)的時間與開始從閃速存儲器500讀取數(shù)據(jù)的時間之間沒有空閑時間，由此增進吞吐量。此外，因為用于提高吞吐量的最小數(shù)量的數(shù)據(jù)已被寫到NVRAM400，所以NVRAM400的容量可得以高效地利用。此外，因為存儲控制單元300可以以使得數(shù)據(jù)可被高速讀取的方式而寫入數(shù)據(jù)，所以讀取這種數(shù)據(jù)的設備的便利性可得到改善。例如，此特征可在增強智能手機、平板PC(個人計算機)和其它通常需要高速啟動的設備的便利性方面特別有效。具體地，在這類設備的啟動時待執(zhí)行的軟件代碼可以以該代碼可被高速讀取的方式而寫入。這提供了所述設備的高速啟動?！?.變形例〉下面參考圖23說明上述實施例的變形例。圖23示意地示出用于該實施例的變形例的寫命令中待設置的典型參數(shù)。作為所述參數(shù)之一，NVRAM連續(xù)區(qū)段計數(shù)設置成取代高速指定標志HF。當寫入由多個區(qū)段構成的數(shù)據(jù)時，主計算機100確定NVRAM連續(xù)區(qū)段計數(shù)并且發(fā)指令給其數(shù)據(jù)存儲裝置2000。主計算機100可基于應用的類型和基于主計算機100與數(shù)據(jù)存儲裝置200之間用于數(shù)據(jù)轉(zhuǎn)移的時間而改變NVRAM連續(xù)區(qū)段計數(shù)。在主計算機100的指令上，數(shù)據(jù)存儲裝置200設置NVRAM連續(xù)區(qū)段計數(shù)。根據(jù)以上概述的變形例，主計算機100可按需改變NVRAM連續(xù)區(qū)段計數(shù)。上述實施例及其變形例僅是在其中本公開可得以實施的示例。在本說明書的優(yōu)選實施例的描述中的實施例及其變形例的特稱(particulars)基本上對應于在權利要求中所聲明的公開的主題。同樣地，在權利要求中所定名的公開的主題基本上對應于在優(yōu)選實施例的描述中具有相同名稱的特稱。然而，本公開不限于本公開的這類實施例、變形例和其它示例，并且本領域技術人員應理解，在權利要求及其等同方案的范圍內(nèi)，根據(jù)設計要求和其它因素，可進行各種變型、組合、子組合和更改。作為所述實施例的一部分的以上所討論的所述系列的步驟和處理，也可認作用于實施這類步驟和處理的方法、認作用于使計算機執(zhí)行這類方法的程序、或認作存儲這類程序的記錄媒質(zhì)。所述記錄媒質(zhì)可以是例如光盤(Compact Discs,⑶)、微型碟片(MiniDisc,MD), DVD (Digital Versatile Disks)、存儲器卡片或藍光盤(注冊商標)中的任何一種。本公開技術也可配置如下:(I) 一種存儲控制裝置，包括:寫入塊，配置成使得:給定具有比高速存取存儲塊的存取時間更長的存取時間的低速存取存儲塊，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀取所述數(shù)據(jù)的時間，所述寫入塊設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，和讀取塊，配置成使得:如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以在已讀出所述高速存取數(shù)據(jù)之后開始讀所述低速存取數(shù)據(jù)。( 2 )如以上段落(I)所描述的存儲控制裝置，還包括配置成存儲管理信息的管理信息存儲塊，所述管理信息用于從已寫入所述高速存取數(shù)據(jù)的高速存取地址獲取已寫入待首先讀取的所述低速存取數(shù)據(jù)的低速存取開始地址；其中，如果待從所述高速存取地址讀取所述高速存取數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，所述讀取塊進一步基于所述管理信息獲取所述低速存取開始地址，所述讀取塊進一步發(fā)布請求到所述低速存取存儲塊以從所述低速存取開始地址讀取所述低速存取數(shù)據(jù)。(3)如以上段落(2)所描述的存儲控制裝置，其中，所述管理信息存儲塊將每個高速存取地址與所述低速存取開始地址之間的相對位置關系存儲為所述管理信息，和其中，當從所述高速存取地址的任一個讀取所述高速存取數(shù)據(jù)時，所述讀取塊從所論及的高速存取地址和從對應于所述高速存取地址的所述管理信息獲取所述低速存取開始地址。(4)如以上段落(I)至(3)的任一個所描述的存儲控制裝置，其中，所述讀取塊同時發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以讀取所述低速存取數(shù)據(jù)。(5)如以上段落(I)至(4)的任一個所描述的存儲控制裝置，其中，如果利用指令指定所述高速存取數(shù)據(jù)計數(shù)以寫入所述多個數(shù)據(jù)，則所述寫入塊在設立所指定的高速存取數(shù)據(jù)計數(shù)時寫入所述多個數(shù)據(jù)。(6)如以上段落(5)所描述的存儲控制裝置，其中，如果利用所述指令指示以寫入要在以后以高速讀取的寫入數(shù)據(jù)，則所述寫入塊將如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為所述高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為所述低速存取數(shù)據(jù)。(7)—種用于控制具有寫入塊和讀取塊的存儲控制裝置的控制方法，所述控制方法包括:給定具有比高速存取存儲塊的存取時間更長的存取時間的低速存取存儲塊，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀取所述數(shù)據(jù)的時間，使得所述寫入塊設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)；如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則使得所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，以及如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則使得所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，并且發(fā)布請求到所述低速存取存儲塊以在所述高速存取數(shù)據(jù)已被讀出之后開始讀所述低速存取數(shù)據(jù)。(8) 一種存儲裝置包括:高速存取存儲塊；低速存取存儲塊，配置成具有比所述高速存取存儲塊的存取時間更長的存取時間，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀出所述數(shù)據(jù)的時間；和存儲控制裝置，包括:寫入塊，配置成設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，和讀取塊，配置成使得:如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以在已讀出所述高速存取數(shù)據(jù)之后開始讀所述低速存取數(shù)據(jù)。本公開包括2012年I月10日向日本專利局提交的日本優(yōu)先權專利申請JP2012-001781中所公開內(nèi)容的有關主題，其全部內(nèi)容通過引用結(jié)合于此。本領域技術人員應理解，在隨附權利要求或其等同方案的范圍內(nèi)，根據(jù)設計要求和其它因素，可進行各種變型、組合、子組合和更改。
權利要求
1.一種存儲控制裝置，包括: 寫入塊，配置成使得:給定具有比高速存取存儲塊的存取時間更長的存取時間的低速存取存儲塊，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀取所述數(shù)據(jù)的時間，所述寫入塊設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，和 讀取塊，配置成使得:如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以在已讀出所述高速存取數(shù)據(jù)之后開始讀所述低速存取數(shù)據(jù)。
2.如權利要求1所述的存儲控制裝置，還包括配置成存儲管理信息的管理信息存儲塊，所述管理信息用于從已寫入所述高速存取數(shù)據(jù)的高速存取地址獲取已寫入待首先讀取的所述低速存取數(shù)據(jù)的低速存取開始地址； 其中，如果待從所述高速存取地址讀取所述高速存取數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，所述讀取塊進一步基于所述管理信息獲取所述低速存取開始地址，所述讀取塊進一步發(fā)布請求到所述低速存取存儲塊以從所述低速存取開始地址讀取所述低速存取數(shù)據(jù)。
3.如權利要求2所述的存儲控制裝置，其中，所述管理信息存儲塊將每個高速存取地址與所述低速存取開始地址之間的相對位置關系存儲為所述管理信息，和 其中，當從所述高速存取地址的任一個讀取所述高速存取數(shù)據(jù)時，所述讀取塊從所論及的高速存取地址和從對應于所述高速存取地址的所述管理信息獲取所述低速存取開始地址。
4.如權利要求1所述的存儲控制裝置，其中，所述讀取塊同時發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以讀取所述低速存取數(shù)據(jù)。
5.如權利要求1所述的存儲控制裝置，其中，如果利用指令指定所述高速存取數(shù)據(jù)計數(shù)以寫入所述多個數(shù)據(jù)，則所述寫入塊在設立所指定的高速存取數(shù)據(jù)計數(shù)時寫入所述多個數(shù)據(jù)。
6.如權利要求5所述的存儲控制裝置，其中，如果利用所述指令指示以寫入要在以后以高速讀取的寫入數(shù)據(jù)，則所述寫入塊將如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為所述高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為所述低速存取數(shù)據(jù)。
7.一種用于控制具有寫入塊和讀取塊的存儲控制裝置的控制方法，所述控制方法包括: 給定具有比高速存取存儲塊的存取時間更長的存取時間的低速存取存儲塊，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀取所述數(shù)據(jù)的時間，使得所述寫入塊設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù)的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)； 如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則使得所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，以及 如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則使得所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，并且發(fā)布請求到所述低速存取存儲塊以在所述高速存取數(shù)據(jù)已被讀出之后開始讀所述低速存取數(shù)據(jù)。
8.一種存儲裝置包括: 高速存取存儲塊； 低速存取存儲塊，配置成具有比所述高速存取存儲塊的存取時間更長的存取時間，所述存取時間為從發(fā)布讀數(shù)據(jù)的請求的時間到讀出所述數(shù)據(jù)的時間；和存儲控制裝置，包括: 寫入塊，配置成設立在對應于所述低速存取存儲塊的存取時間的時間段內(nèi)由所述高速存取存儲塊可讀的數(shù)據(jù) 的數(shù)量，作為高速存取數(shù)據(jù)計數(shù)，如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則所述寫入塊進一步將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)，和 讀取塊，配置成使得:如果待從其中讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以在已讀出所述高速存取數(shù)據(jù)之后開始讀所述低速存取數(shù)據(jù)。
全文摘要
本發(fā)明公開一種包括寫入塊和讀取塊的存儲控制裝置。該寫入塊設立高速存取數(shù)據(jù)計數(shù)。如果多個數(shù)據(jù)待寫到所述高速和所述低速存取存儲塊，則所述寫入塊將所述多個數(shù)據(jù)中如所述高速存取數(shù)據(jù)計數(shù)一樣多的數(shù)據(jù)寫到所述高速存取存儲塊作為高速存取數(shù)據(jù)，同時將剩余數(shù)據(jù)寫到所述低速存取存儲塊作為低速存取數(shù)據(jù)。如果待讀取寫到所述低速和所述高速存取存儲塊的所述多個數(shù)據(jù)，則所述讀取塊發(fā)布請求到所述高速存取存儲塊以讀取所述高速存取數(shù)據(jù)，和發(fā)布請求到所述低速存取存儲塊以在已讀取所述高速存取數(shù)據(jù)之后開始讀所述低速存取數(shù)據(jù)。
文檔編號G06F3/06GK103197898SQ201310009350
公開日2013年7月10日 申請日期2013年1月10日 優(yōu)先權日2012年1月10日
發(fā)明者大久保英明, 筒井敬一, 中西健一, 足立直大 申請人:索尼公司