用于按照核心的性能狀態(tài)的方法和裝置制造方法
【專利摘要】本發(fā)明公開了用于處理器中的按照核心的性能狀態(tài)的方法和裝置。按照核心的性能狀態(tài)(PCPS)是指各個(gè)核心在不同的電壓和/頻率點(diǎn)下的并行工作。在本發(fā)明的一種實(shí)施例中，處理器具有多個(gè)處理核心和功率控制模塊，該功率控制模塊與所述多個(gè)處理核心中的每一個(gè)相耦合。功率控制模塊促進(jìn)每一處理核心在與其他處理核心不同的性能狀態(tài)下工作。通過(guò)允許其核心具有按照核心的性能狀態(tài)配置，處理器可以減少其功耗并提高其性能。
【專利說(shuō)明】用于按照核心的性能狀態(tài)的方法和裝置發(fā)明領(lǐng)域
[0001]本公開內(nèi)容涉及集成電路以及在其上執(zhí)行的代碼中的能效和節(jié)能，且尤其但不排他地涉及用于處理器中的按照核心的性能狀態(tài)的方法和裝置。
[0002]背景描述
[0003]半導(dǎo)體處理和邏輯設(shè)計(jì)方面的進(jìn)步已經(jīng)允許集成電路器件上可存在的邏輯量的增加。結(jié)果，計(jì)算機(jī)系統(tǒng)配置已經(jīng)從系統(tǒng)中的單個(gè)或多個(gè)集成電路發(fā)展成各集成電路上的多硬件線程、多核、多設(shè)備和/或完整的系統(tǒng)。此外，由于集成電路的密度增長(zhǎng)了，(從嵌入式系統(tǒng)到服務(wù)器的)計(jì)算系統(tǒng)的功率需求也逐步上升了。
[0004]例如，在多核心套件中，所有核心可以在共同的電壓和頻率點(diǎn)下工作，該頻率點(diǎn)是由它的活動(dòng)線程所請(qǐng)求的最大頻率。在各核心都不同等地負(fù)載或使用時(shí)，多核心套件中的所有核心的公共性能狀態(tài)引起耗費(fèi)比必要更多的功率，這進(jìn)而增加了冷卻成本并降低了電池壽命。
[0005]此外，軟件低效及其對(duì)硬件的要求也已經(jīng)引起計(jì)算設(shè)備能量消耗的增加。事實(shí)上，一些研究表明，計(jì)算設(shè)備消耗了國(guó)家(例如美國(guó))的整個(gè)電力供應(yīng)中的顯著百分比。結(jié)果，存在對(duì)與集成電路相關(guān)聯(lián)的能量效率和節(jié)能相關(guān)聯(lián)的至關(guān)重要的需要。當(dāng)服務(wù)器、臺(tái)式計(jì)算機(jī)、筆記本、上網(wǎng)本、超極本、平板電腦、移動(dòng)電話、處理器、嵌入式系統(tǒng)等變得甚至更為盛行(從包括在典型計(jì)算機(jī)、汽車和電視機(jī)中到包括在生物技術(shù)中)，這些需要將增加。
[0006]附圖簡(jiǎn)述
[0007]從本主題的以下詳細(xì)描述明顯看出本發(fā)明的特征和優(yōu)點(diǎn)，其中:
[0008]圖1闡釋根據(jù)本發(fā)明的一種實(shí)施例的處理器中每一核心的性能狀態(tài)；
[0009]圖2闡釋根據(jù)本發(fā)明的一種實(shí)施例的中央功率控制單元；
[0010]圖3闡釋根據(jù)本發(fā)明的一種實(shí)施例的處理器的狀態(tài)轉(zhuǎn)變；
[0011]圖4闡釋根據(jù)本發(fā)明的一種實(shí)施例的寄存器的字段；以及
[0012]圖5闡釋根據(jù)本發(fā)明的一種實(shí)施例實(shí)現(xiàn)在此公開的方法的系統(tǒng)。
[0013]詳細(xì)描述
[0014]作為示例而非限制在附圖中示出在此描述的本發(fā)明的各實(shí)施例。為說(shuō)明的簡(jiǎn)單和清楚起見(jiàn)，在附圖中示出的元素不一定按比例繪制。例如，為清楚起見(jiàn)，某些元素的尺寸可能相對(duì)于其它元素而放大。進(jìn)一步，在認(rèn)為適當(dāng)時(shí)，在附圖中重復(fù)附圖標(biāo)記以指出相應(yīng)或相似要素。在本說(shuō)明書中對(duì)本發(fā)明的“一個(gè)實(shí)施例”或“一種實(shí)施例”的引用意味著結(jié)合該實(shí)施例描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的至少一個(gè)實(shí)施例中。因而，在本說(shuō)明書各處出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施例中”并不一定均指代同一實(shí)施例。
[0015]出于闡釋的清晰起見(jiàn)，本說(shuō)明書中對(duì)線程的引用意味著硬件線程或邏輯處理器或邏輯核心。出于闡釋的清晰起見(jiàn)，與具體的性能狀態(tài)(P狀態(tài))相關(guān)聯(lián)的數(shù)字的遞減順序表示性能狀態(tài)的遞增順序。在本說(shuō)明書中，出于闡釋的清晰起見(jiàn)，較高的性能狀態(tài)暗示在較高的電壓/頻率下工作的核心，且因而可以提供較高的性能。在ACPI文獻(xiàn)中，這將轉(zhuǎn)換到具有較低數(shù)字的P狀態(tài)。傳統(tǒng)上，最高的性能狀態(tài)被指出為PO，且Pl是較低的性能狀態(tài)。歷史上，Pl對(duì)應(yīng)于低于PO的I個(gè)頻率點(diǎn)，P2是低于PO的兩個(gè)頻率點(diǎn)，等等。僅在我們提及ACPI P狀態(tài)記號(hào)法時(shí)，我們才具有這些與直觀不一致的表示。
[0016]本發(fā)明的各實(shí)施例提供用于處理器中的按照核心的性能狀態(tài)的方法和裝置。出于闡釋的清晰起見(jiàn)，按照核心的性能狀態(tài)(PCPS)是指?jìng)€(gè)體核心在不同的電壓和頻率點(diǎn)下的并行工作，即，每一核心的工作點(diǎn)可以獨(dú)立于其他核心而配置(在總體系統(tǒng)功率約束和熱約束內(nèi))。在本發(fā)明的一種實(shí)施例中，由于啟用被集成在處理器中的全集成電壓調(diào)節(jié)器(FIVR)的技術(shù)，PCPS是可行的。FIVR允許獨(dú)立配置每一核心，且配置包括但不限于電壓設(shè)置、頻率設(shè)置、時(shí)鐘設(shè)置和影響每一核心的功耗的其他參數(shù)。
[0017]在本發(fā)明的一種實(shí)施例中，處理器具有多個(gè)處理核心以及與所述多個(gè)處理核心中的每一個(gè)稱合的功率控制模塊。功率控制模塊促進(jìn)每一處理核心在獨(dú)立于其他處理核心的性能狀態(tài)的性能狀態(tài)下工作，其中不違反封裝或系統(tǒng)的總體熱約束和電約束。
[0018]圖1 100闡釋根據(jù)本發(fā)明的一種實(shí)施例的處理器105中的每一核心的性能狀態(tài)。圖1 100闡釋核心的四種狀態(tài)I 150、2 152,3 154和4 156。該性能狀態(tài)闡釋每一核心的配置，該配置包括但不限于電壓、頻率和影響核心的性能或功耗的其他參數(shù)。在本發(fā)明的一種實(shí)施例中，核心的性能狀態(tài)1150、2152、3154和4156闡釋核心的四種不同的配置。
[0019]在本發(fā)明的一種實(shí)施例中，處理器105可以在不同的性能狀態(tài)下操作其核心，例如，如圖1中所闡釋的十八個(gè)核心。例如，處理器105被闡釋為在性能狀態(tài)1150下執(zhí)行核心1110、5118、11130、13134 和 18144，在性能狀態(tài) 2152 下執(zhí)行核心 2112、7122、14136、15138和16140，在性能狀態(tài)3154下執(zhí)行核心3114,4116,9126,10128和17142，以及執(zhí)行核心6120,8124和 12132。
[0020]在本發(fā)明的一種實(shí)施例中，通過(guò)允許其各核心具有按照核心的性能狀態(tài)配置，處理器105可以減少其功耗。例如，性能狀態(tài)4156被假設(shè)為具有比性能狀態(tài)1150、性能狀態(tài)2152和性能狀態(tài)3154更高的功耗。通過(guò)使得5個(gè)核心分別在性能狀態(tài)1150、性能狀態(tài)2152和性能狀態(tài)3154中的每一種下執(zhí)行，且使得3個(gè)核心在性能狀態(tài)4156下執(zhí)行，相比于在性能狀態(tài)4156下執(zhí)行其所有核心，處理器105節(jié)省了功耗。
[0021]圖1100不意味著是限制性的，且在本發(fā)明的另一實(shí)施例中處理器105可以具有任何數(shù)量的核心。在本發(fā)明的另一實(shí)施例中，處理器105可以用多于或少于四種性能狀態(tài)配置其核心。在本發(fā)明的一種實(shí)施例中，這樣的性能狀態(tài)的數(shù)量取決于核心的數(shù)量和最大處理器額定功率兩者。
[0022]圖2200闡釋根據(jù)本發(fā)明的一種實(shí)施例的中央功率控制單元230。出于本發(fā)明的清晰起見(jiàn)，參考圖1100討論圖2200。中央功率控制單元230與處理器中的核心i 210和核心η 220耦合起來(lái)。在本發(fā)明的一種實(shí)施例中，核心η 220闡釋中央功率控制單元230可以與任何數(shù)量的核心耦合起來(lái)。
[0023]在本發(fā)明的一種實(shí)施例中，核心i 210正在執(zhí)行多個(gè)線程。每一線程向核心i210發(fā)送性能狀態(tài)請(qǐng)求，且核心i 210具有解析來(lái)自多個(gè)線程的所有性能狀態(tài)請(qǐng)求的邏輯。在本發(fā)明的一種實(shí)施例中，每一線程請(qǐng)求被存儲(chǔ)在寄存器中。例如，寄存器thread_reg I1212存儲(chǔ)對(duì)線程I1的線程請(qǐng)求。核心i 210可以支持任何數(shù)量的線程，如存儲(chǔ)對(duì)線程1?的線程請(qǐng)求的寄存器thread_reg in 214所闡釋的。在本發(fā)明的一種實(shí)施例中,來(lái)自所有線程(也稱為硬件線程或邏輯核心)的請(qǐng)求的硬件合并與物理核心相關(guān)聯(lián)。
[0024]在本發(fā)明的一種實(shí)施例中，核心i 210接收來(lái)自所有線程的所有性能狀態(tài)請(qǐng)求，并確定經(jīng)解析的性能狀態(tài)請(qǐng)求。在本發(fā)明的一種實(shí)施例中，經(jīng)解析的性能狀態(tài)請(qǐng)求被存儲(chǔ)在寄存器core_reg i 218中。在本發(fā)明的一種實(shí)施例中,通過(guò)合并每一核心中的線程請(qǐng)求，它有助于可擴(kuò)展性且減少處理性能狀態(tài)請(qǐng)求所要求的固件或軟件循環(huán)。
[0025]在本發(fā)明的一種實(shí)施例中，核心i 210向中央功率控制單元230發(fā)送核心請(qǐng)求232，以便指出它具有新的經(jīng)解析的性能狀態(tài)請(qǐng)求。核心i 210的工作類似于核心n220的工作，且在此不再描述。在本發(fā)明的一種實(shí)施例中，核心η 220類似地向中央功率控制單元230發(fā)送核心請(qǐng)求234，以便指出它具有經(jīng)解析的性能狀態(tài)請(qǐng)求。
[0026]中央功率控制單元230分別從核心i 210和核心η 220接收核心性能狀態(tài)請(qǐng)求232和234。例如，在本發(fā)明的一種實(shí)施例中，c0re_reg i 218中的一個(gè)或多個(gè)比特被用來(lái)存儲(chǔ)經(jīng)解析的性能狀態(tài)請(qǐng)求，且中央功率控制單元230讀取core_reg i 218的相關(guān)比特，以便確定核心i 210的經(jīng)解析的性能狀態(tài)請(qǐng)求。
[0027]在確定對(duì)核心i 210和核心η 220的經(jīng)解析的性能狀態(tài)請(qǐng)求之后，中央功率控制單元230分別向核心i 210和核心η 220發(fā)送新的核心性能狀態(tài)(P狀態(tài))240和242。中央功率控制單元230負(fù)責(zé)確保核心性能狀態(tài)請(qǐng)求是合法的，滿足最小和最大性能狀態(tài)限制，且判斷是否可以批準(zhǔn)請(qǐng)求，即，不違反功率、電、熱和其他約束?；谶@些考慮，可以調(diào)整核心請(qǐng)求,且可以把新的請(qǐng)求傳輸給各核心。核心i 210和核心η 220分別接收新的核心性能狀態(tài)240和242，并基于所指派的新的核心性能狀態(tài)改變或配置其(多個(gè))工作參數(shù)。(多個(gè))工作參數(shù)包括但不限于頻率和電壓，且又包括核心的性能狀態(tài)。
[0028]圖2中的闡釋不意味著是限制性的。在本發(fā)明的另一實(shí)施例中，核心可以使用其他裝置來(lái)向中央功率控制單元230指出它具有經(jīng)解析的性能狀態(tài)請(qǐng)求。例如，在本發(fā)明的另一實(shí)施例中，每一核心可以使用通信協(xié)議來(lái)把經(jīng)解析的性能狀態(tài)請(qǐng)求發(fā)送給中央功率控制單元230(在本發(fā)明的一種實(shí)施例中)。相關(guān)領(lǐng)域中的普通技術(shù)人員將容易地明白如何使用指出經(jīng)解析的性能狀態(tài)請(qǐng)求的其他手段，且在此不再描述。
[0029]圖3 300闡釋根據(jù)本發(fā)明的一種實(shí)施例的處理器的狀態(tài)轉(zhuǎn)變。為了闡釋的清晰和方便起見(jiàn)，處理器被假設(shè)為具有一個(gè)處理核心，且該處理核心正在執(zhí)行硬件線程或邏輯核心I 310和2 320。這不意味著是限制性的，且在本發(fā)明的另一實(shí)施例中處理器可以具有任何數(shù)量的核心，且每一核心可以執(zhí)行任何數(shù)量的線程。
[0030]圖3闡釋在本發(fā)明的一種實(shí)施例中的三種場(chǎng)景302、304和306。在場(chǎng)景I 302中，線程I 310和線程2 320被假設(shè)為分別處于喚醒狀態(tài)312和322。在本發(fā)明的一種實(shí)施例中，喚醒狀態(tài)或活動(dòng)狀態(tài)是指其中線程活動(dòng)的狀態(tài)。例如，在本發(fā)明的一種實(shí)施例中，處理器支持與高級(jí)配置和功率接口規(guī)范(ACPI標(biāo)準(zhǔn)，“Advanced Configurat1n and PowerInterface Specificat1n (高級(jí)的配置和功率接口規(guī)范)”，修訂版5.0，2011年12月16日公布)兼容的性能狀態(tài)。在本發(fā)明的一種實(shí)施例中，在處理器與ACPI標(biāo)準(zhǔn)兼容時(shí)，喚醒狀態(tài)包括CO處理器性能狀態(tài)。
[0031]表360闡釋用于解析來(lái)自線程I 310和線程2 320的性能狀態(tài)請(qǐng)求的示例性算法。在本發(fā)明的一種實(shí)施例中，處理器中的邏輯確定核心的當(dāng)前最大性能狀態(tài)。例如，在本發(fā)明的一種實(shí)施例中，處理器中的邏輯通過(guò)確定線程I 310和線程2 320的最大性能狀態(tài)來(lái)確定核心的當(dāng)前最大性能狀態(tài)。
[0032]處理器中的邏輯通過(guò)確定線程I 310和線程2 320的性能狀態(tài)請(qǐng)求中的最大者來(lái)確定核心的新的最大性能狀態(tài)。在本發(fā)明的一種實(shí)施例中，如果核心的新的最大性能狀態(tài)不等于核心的當(dāng)前性能狀態(tài)，則邏輯發(fā)送新的性能狀態(tài)請(qǐng)求330以便把核心的性能狀態(tài)改變成新的最大性能狀態(tài)。
[0033]在處理器接收到睡眠請(qǐng)求340時(shí)，在本發(fā)明的一種實(shí)施例中，場(chǎng)景2 304闡釋核心的可能狀態(tài)改變。表362闡釋用于從解析來(lái)自線程I 310和線程2 320的性能狀態(tài)請(qǐng)求的示例性算法。出于闡釋的清晰起見(jiàn)，在場(chǎng)景2 304中，線程2 320被假設(shè)為向核心發(fā)送睡眠請(qǐng)求340。
[0034]在本發(fā)明的一種實(shí)施例中，處理器中的邏輯檢查睡眠請(qǐng)求340并基于睡眠請(qǐng)求的類型解析該請(qǐng)求。為了避免無(wú)價(jià)值的性能狀態(tài)轉(zhuǎn)變，在睡眠狀態(tài)請(qǐng)求的持續(xù)時(shí)間小于把核心切換到睡眠狀態(tài)的持續(xù)時(shí)間時(shí)，該邏輯抑制來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的睡眠狀態(tài)請(qǐng)求。
[0035]例如，在本發(fā)明的一種實(shí)施例中，在睡眠請(qǐng)求340是改變成ClE處理器非活動(dòng)狀態(tài)的短暫睡眠狀態(tài)請(qǐng)求時(shí)，該邏輯不發(fā)起核心P狀態(tài)改變。這是因?yàn)榘押诵母淖兂蒀lE對(duì)應(yīng)的最大效率性能狀態(tài)的時(shí)間比ClE處理器非活動(dòng)狀態(tài)的持續(xù)時(shí)間更長(zhǎng)。在本發(fā)明的一種實(shí)施例中，重新定義請(qǐng)求短暫睡眠狀態(tài)的線程的線程表決權(quán)，以使得它將不失去其表決。在本發(fā)明的一種實(shí)施例中，這允許請(qǐng)求短暫睡眠狀態(tài)的線程避免或防止該核心切換到低的性能狀態(tài)，且不存在退出時(shí)延懲罰。
[0036]例如，在睡眠請(qǐng)求340是改變到C3或C6睡眠狀態(tài)的睡眠狀態(tài)請(qǐng)求時(shí)，處理器中的邏輯把線程2 320保持在喚醒狀態(tài)322。這是因?yàn)榫€程I 310仍然處于喚醒狀態(tài)312。
[0037]在處理器接收睡眠請(qǐng)求344時(shí)，在本發(fā)明的一種實(shí)施例中，場(chǎng)景3 306闡釋核心的可能的狀態(tài)改變。表364闡釋用于解析來(lái)自線程I 310和線程2 320的性能狀態(tài)請(qǐng)求的示例性算法。出于闡釋的清晰起見(jiàn)，線程I 310被假設(shè)為向該核心發(fā)送睡眠請(qǐng)求344。
[0038]在場(chǎng)景3 306中，在本發(fā)明的一種實(shí)施例中，由于線程I 310和線程2 320兩者正在請(qǐng)求睡眠狀態(tài)，處理器中的邏輯把該核心切換到睡眠狀態(tài)。線程I 310和線程2 320分別切換到睡眠狀態(tài)314和324。在每種睡眠狀態(tài)中，采用了不同的功率減少技術(shù)。例如，在本發(fā)明的一種實(shí)施例中，在線程I 310和線程2 320處于ClE睡眠狀態(tài)時(shí)，通過(guò)時(shí)鐘門控核心來(lái)減少核心的功率。在本發(fā)明的另一實(shí)施例中，在線程I 310和線程2 320處于C3狀態(tài)時(shí)，通過(guò)把主電壓降低到保留電壓來(lái)減少核心的功率。在本發(fā)明的另一實(shí)施例中，在線程I310和線程2 320處于諸如C6狀態(tài)等的深度睡眠狀態(tài)時(shí)，核心保存其體系結(jié)構(gòu)狀態(tài)且關(guān)閉核心的電源。在本發(fā)明的另一實(shí)施例中，在線程I 310和線程2 320兩者正在請(qǐng)求不同的睡眠狀態(tài)時(shí)，在本發(fā)明的一種實(shí)施例中，處理器中的邏輯把核心切換到具有較高的性能的較低的睡眠狀態(tài)。
[0039]在本發(fā)明的一種實(shí)施例中，在線程I 310和線程2 320去往睡眠狀態(tài)314和324之前，處理器的邏輯保持線程I 310和線程2 320的性能狀態(tài)。這允許當(dāng)核心從它們的睡眠狀態(tài)恢復(fù)或喚醒時(shí)核心返回到它們的先前的睡眠性能狀態(tài)。在本發(fā)明的一種實(shí)施例中，這防止了從睡眠到最小P狀態(tài)和從最小P狀態(tài)到操作系統(tǒng)所請(qǐng)求的P狀態(tài)的背靠背轉(zhuǎn)變。
[0040]在本發(fā)明的一種實(shí)施例中，在線程I 310和線程2 320兩者處于睡眠狀態(tài)314和324時(shí)，該邏輯生成指出核心處于空閑的模式的信號(hào)。在本發(fā)明的一種實(shí)施例中，該信號(hào)允許處理器中的所有線程處于某種睡眠狀態(tài)的硬件檢測(cè)，且可以立即開始激進(jìn)的封裝級(jí)功率節(jié)省。
[0041]喚醒請(qǐng)求346闡釋從場(chǎng)景3 306轉(zhuǎn)變回到場(chǎng)景2 304，且喚醒請(qǐng)求342闡釋從場(chǎng)景
2304轉(zhuǎn)變回到場(chǎng)景I 302。相關(guān)的領(lǐng)域中的普通技術(shù)人員將容易地明白如何執(zhí)行逆向轉(zhuǎn)變，且在此不再討論。
[0042]圖4 400闡釋根據(jù)本發(fā)明的一種實(shí)施例的寄存器的字段。出于闡釋的清晰起見(jiàn)，參考圖2和圖3討論圖4。寄存器闡釋c0re_reg i 218的一種實(shí)施例。在本發(fā)明的一種實(shí)施例中，寄存器具有32比特，且具有包括但不限于以下的字段:性能狀態(tài)請(qǐng)求(P_state_req)、最小性能狀態(tài)(Min_p_state)、能量效率策略(energy_efficiency_policy)、表決請(qǐng)求(vote_request)和超頻模式禁用比特(core_turbo_disable)。
[0043]在本發(fā)明的一種實(shí)施例中，性能狀態(tài)請(qǐng)求字段(比特范圍6:0)被用來(lái)存儲(chǔ)對(duì)具體核心的經(jīng)解析的P狀態(tài)請(qǐng)求。在本發(fā)明的一種實(shí)施例中，經(jīng)解析的P狀態(tài)請(qǐng)求是跨越與具有表決權(quán)的具體核心相關(guān)聯(lián)的線程而請(qǐng)求的P狀態(tài)最大者。
[0044]在本發(fā)明的一種實(shí)施例中，最小性能狀態(tài)字段(比特范圍14:8)被用來(lái)存儲(chǔ)對(duì)與各線程相關(guān)聯(lián)的核心的操作系統(tǒng)(OS)最小P狀態(tài)請(qǐng)求。在本發(fā)明的一種實(shí)施例中，OS最小P狀態(tài)請(qǐng)求是對(duì)也具有表決權(quán)的、與具體核心相關(guān)聯(lián)的線程請(qǐng)求的最小OS P狀態(tài)的最大者。
[0045]為了闡釋，在帶有兩個(gè)線程I 310和線程2 320的核心中，假定OS想要(最好使得)線程I 310在P狀態(tài)Pl下執(zhí)行，但它僅需要(即是說(shuō)，服務(wù)質(zhì)量的最小P狀態(tài))線程I 310在P狀態(tài)P2下執(zhí)行，并且假定OS想要線程2 320在P狀態(tài)PO下執(zhí)行，但它僅需要線程2 320在P狀態(tài)P3下執(zhí)行，則核心中的邏輯解析兩個(gè)線程I 310和線程2 320的P狀態(tài)要求。在這種闡釋中，邏輯比較OS對(duì)于線程I 310和線程2 320所想要的P狀態(tài)請(qǐng)求，并確定OS所想要的最大P狀態(tài)是P狀態(tài)PO (使用ACPI術(shù)語(yǔ)，P狀態(tài)PO具有比P狀態(tài)Pl更高的性能狀態(tài))。類似地，邏輯比較OS對(duì)于線程I 310和線程2 320所需要的P狀態(tài)請(qǐng)求，并確定OS所需要的最大P狀態(tài)是P狀態(tài)P2 (P狀態(tài)P2具有比P狀態(tài)P3更高的性能狀態(tài))。在本發(fā)明的一種實(shí)施例中，該邏輯把P狀態(tài)PO存儲(chǔ)在性能狀態(tài)請(qǐng)求字段中，并把P狀態(tài)P2存儲(chǔ)在最小性能狀態(tài)字段。
[0046]在本發(fā)明的一種實(shí)施例中，能量效率策略字段(比特范圍19:16)被用來(lái)存儲(chǔ)用于具體核心的能量效率策略。能量效率策略是跨越具有表決權(quán)的、與具體的核心相關(guān)聯(lián)的線程的最小值(最大性能)。在本發(fā)明的一種實(shí)施例中，值O意味著性能偏置，并且它支持跨越具有表決權(quán)的、與具體核心相關(guān)聯(lián)的線程所請(qǐng)求的最大性能。
[0047]在本發(fā)明的一種實(shí)施例中，表決請(qǐng)求字段(比特范圍30)被用來(lái)存儲(chǔ)表決請(qǐng)求。表決請(qǐng)求是來(lái)自與具體核心相關(guān)聯(lián)的線程的vote_request的邏輯或。在本發(fā)明的一種實(shí)施例中，對(duì)于活動(dòng)的線程，表決請(qǐng)求被設(shè)置為邏輯I。
[0048]在本發(fā)明的一種實(shí)施例中，超頻模式禁用比特字段(比特范圍31)被用來(lái)設(shè)置超頻模式。如果該核心的超頻模式被全局禁用，或者被與該核心相關(guān)聯(lián)的任何線程禁用，則核心的超頻模式被禁用。例如，在本發(fā)明的一種實(shí)施例中，如果對(duì)于核心存在兩個(gè)線程，則從thread_0_turbo_disable、thread_l_turbo_disable 和 global_turbo_disable 的邏輯或中獲得超頻模式禁用。
[0049]圖4中的寄存器的描述并不意味著是限制性的?？梢砸匀魏魏线m的尺寸和位置安排寄存器的字段，而不會(huì)影響本發(fā)明的工作。
[0050]諸如Linux?、Windows?和Mac OS等的操作系統(tǒng)具有常常請(qǐng)求下列三種性能狀態(tài)中的一個(gè)的傾向:最大保證頻率(PD、具有最大效率的頻率(Pu)和超頻模式(PO)。不經(jīng)常請(qǐng)求在最大保證頻率和最大效率頻率之間的中間頻率。為了支持這中常見(jiàn)的使用情況，定義了四種掩碼:Turbo_ core—mask、Max_efficiency_core—mask、Max_guaranteed—core—mask和 Other—core—mask。
[0051]對(duì)于具有所請(qǐng)求的最大保證頻率的核心，在本發(fā)明的一種實(shí)施例中，使用了簡(jiǎn)單多播通信。多播通信也被用于請(qǐng)求最大效率頻率的核心。
[0052]對(duì)于請(qǐng)求諸如超頻模式或任何其他P狀態(tài)等的不同P狀態(tài)的核心，在本發(fā)明的一種實(shí)施例中，使用了單播通信。掩碼有助于可擴(kuò)展性，且加速新的核心工作點(diǎn)的通信。
[0053]圖5闡釋根據(jù)本發(fā)明的一種實(shí)施例實(shí)現(xiàn)在此公開的方法的系統(tǒng)或平臺(tái)500。系統(tǒng)500包括但不限于臺(tái)式計(jì)算機(jī)、平板計(jì)算機(jī)、膝上型計(jì)算機(jī)、上網(wǎng)本、筆記本計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、服務(wù)器、工作站、蜂窩式電話、移動(dòng)計(jì)算設(shè)備、智能電話、因特網(wǎng)家電或任何其他類型的計(jì)算設(shè)備。在另一實(shí)施例中，被用來(lái)實(shí)現(xiàn)在此公開的方法的系統(tǒng)500可以是片上系統(tǒng)式(SOC)系統(tǒng)。
[0054]處理器510具有執(zhí)行系統(tǒng)500的指令的處理核心512。處理核心512包括但不限于取出指令的取指邏輯、解碼指令的解碼邏輯、執(zhí)行指令的執(zhí)行邏輯等等。處理器510具有緩存系統(tǒng)500的指令和/或數(shù)據(jù)的高速緩存存儲(chǔ)器516。在本發(fā)明的另一實(shí)施例中，高速緩存存儲(chǔ)器516包括但不限于I級(jí)、2級(jí)和3級(jí)高速緩存存儲(chǔ)器或在處理器510內(nèi)的高速緩存存儲(chǔ)器的任何其他配置。在本發(fā)明的一種實(shí)施例中，處理器510具有中央功率控制單元PCU 513。
[0055]存儲(chǔ)器控制中樞(MCH) 514執(zhí)行允許處理器510訪問(wèn)包括易失性存儲(chǔ)器532和/或非易失性存儲(chǔ)器534的存儲(chǔ)器530并與之通信的功能。易失性存儲(chǔ)器532包括但不限于同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、RAMBUS動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(RDRAM)和/或任何其他類型的隨機(jī)存取存儲(chǔ)器設(shè)備。非易失性存儲(chǔ)器534包括但不限于NAND閃速存儲(chǔ)器、相變存儲(chǔ)器(PCM)、只讀存儲(chǔ)器(ROM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)或任何其他類型的非易失性存儲(chǔ)器設(shè)備。
[0056]存儲(chǔ)器530存儲(chǔ)由處理器510執(zhí)行的信息和指令。在處理器510正在執(zhí)行指令的同時(shí)，存儲(chǔ)器530也可以存儲(chǔ)臨時(shí)變量或其他中間信息。芯片組520經(jīng)由點(diǎn)對(duì)點(diǎn)(PtP)接口 517和522與處理器510連接。芯片組520允許處理器510連接到系統(tǒng)500中的其他模塊。在本發(fā)明的另一實(shí)施例中，芯片組520是平臺(tái)控制器中樞(PCH)。在本發(fā)明的一種實(shí)施例中，接口 517和522根據(jù)諸如Intel?快通互連(QPI)等的PtP通信協(xié)議進(jìn)行工作。芯片組520連接到GPU或顯示設(shè)備540，包括但不限于液晶顯示器(IXD)、陰極射線管(CRT)顯示器或任何其他形式的可視顯示設(shè)備。在本發(fā)明的另一實(shí)施例中，GPU 540不連接到芯片組520,且是處理器510的一部分(未不出)。
[0057]另外，芯片組520連接到一個(gè)或多個(gè)總線550和560，總線550和560互連各種模塊574、580、582、584和586。如果總線速度或通信協(xié)議中存在不匹配，則總線550和560可以經(jīng)由總線橋572相互連接到一起。芯片組520與非易失性存儲(chǔ)器580、(多個(gè))大容量存儲(chǔ)設(shè)備582、鍵盤/鼠標(biāo)584和網(wǎng)絡(luò)接口 586耦合，但不限于此。大容量存儲(chǔ)設(shè)備582包括但不限于固態(tài)驅(qū)動(dòng)器、硬盤驅(qū)動(dòng)器、通用串行總線閃速存儲(chǔ)器驅(qū)動(dòng)器或任何其他形式的計(jì)算機(jī)數(shù)據(jù)存儲(chǔ)介質(zhì)。使用任何類型的公知的網(wǎng)絡(luò)接口標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)網(wǎng)絡(luò)接口 586，這些網(wǎng)絡(luò)接口標(biāo)準(zhǔn)包括但不限于以太網(wǎng)接口、通用串行總線(USB)接口、外圍組件互連(PCI)快速接口、無(wú)線接口和/或任何其他合適類型的接口。無(wú)線接口根據(jù)IEEE 802.11標(biāo)準(zhǔn)及其相關(guān)系列、家庭插座AV(HPAV)、超寬帶(UWB)、藍(lán)牙、WiMax或任何其他形式的無(wú)線通信協(xié)議來(lái)工作，但不限于此。
[0058]雖然圖5中所示的模塊被描繪為系統(tǒng)500內(nèi)的不同塊，但是這些塊中的一些塊所執(zhí)行的功能可被集成在單個(gè)半導(dǎo)體電路內(nèi)，或者可使用兩個(gè)或更多個(gè)不同的集成電路來(lái)實(shí)現(xiàn)。在本發(fā)明的另一實(shí)施例中，系統(tǒng)500可包括一個(gè)以上的處理器/處理核心。
[0059]在此公開的方法可用硬件、軟件、固件或其任何其他組合來(lái)實(shí)現(xiàn)。盡管描述了所公開的主題的實(shí)施例的示例，但是相關(guān)領(lǐng)域的普通技術(shù)人員將容易理解，可替代地使用實(shí)現(xiàn)所公開的主題的許多其他方法。在之前的描述中，已描述了所公開的主題的各個(gè)方面。出于解釋的目的，闡述了特定數(shù)量、材料和配置，以便提供對(duì)本主題的全面理解。然而，受益于本公開的相關(guān)領(lǐng)域技術(shù)人員可以明顯看出，可以在沒(méi)有特定細(xì)節(jié)的情況下實(shí)現(xiàn)本主題。在其他實(shí)例中，忽略、簡(jiǎn)化、組合或分割公知的特征、組件或模塊，以免模糊所公開的本主題。
[0060]在此所使用的術(shù)語(yǔ)“可操作”意味著設(shè)備、系統(tǒng)、協(xié)議等在設(shè)備或系統(tǒng)處于掉電狀態(tài)下能操作或適于操作其所需功能。所公開的本主題的各種實(shí)施例可以以硬件、固件、軟件或其組合實(shí)現(xiàn)，且可以通過(guò)參考程序代碼或者與程序代碼結(jié)合而描述，程序代碼例如指令、函數(shù)、過(guò)程、數(shù)據(jù)結(jié)構(gòu)、邏輯、應(yīng)用程序、設(shè)計(jì)表示或用于設(shè)計(jì)的仿真、模擬和制造的格式，在由機(jī)器訪問(wèn)時(shí)，這些代碼引起機(jī)器執(zhí)行任務(wù)、定義抽象數(shù)據(jù)類型或低級(jí)硬件上下文或產(chǎn)生結(jié)果。
[0061]可以使用在諸如通用計(jì)算機(jī)或計(jì)算設(shè)備等的一個(gè)或多個(gè)計(jì)算設(shè)備上存儲(chǔ)和執(zhí)行的代碼和數(shù)據(jù)來(lái)實(shí)現(xiàn)附圖中所示出的技術(shù)。這樣的計(jì)算設(shè)備使用機(jī)器可讀介質(zhì)來(lái)存儲(chǔ)和通信(內(nèi)部地以及在網(wǎng)絡(luò)上與其他計(jì)算設(shè)備通信)代碼和數(shù)據(jù)，機(jī)器可讀介質(zhì)例如機(jī)器可讀存儲(chǔ)介質(zhì)(例如，磁盤；光盤；隨機(jī)存取存儲(chǔ)器；只讀存儲(chǔ)器；閃速存儲(chǔ)器設(shè)備；相變存儲(chǔ)器)和機(jī)器可讀通信介質(zhì)(例如，電、光、聲或其他形式的傳播信號(hào)——例如載波、紅外信號(hào)、數(shù)字信號(hào)等等)。
[0062]盡管已經(jīng)參考所示實(shí)施例描述所公開的主題，但不預(yù)期以限制的含義解釋本說(shuō)明書。所公開的本主題所涉及到的相領(lǐng)域中的技術(shù)人員明顯看出的說(shuō)明性實(shí)施例的各種修改以及本主題的其他實(shí)施例被認(rèn)為是是落在所公開的本主題的范圍內(nèi)。
【權(quán)利要求】
1.一種處理器，包括: 多個(gè)核心；以及 功率控制模塊，其與所述多個(gè)核心中的每一個(gè)耦合，其中，所述功率控制模塊促進(jìn)每一核心在與其他核心不同的性能狀態(tài)下工作。
2.如權(quán)利要求1所述的處理器，其特征在于，每一核心包括用于以下的邏輯: 從一個(gè)或多個(gè)線程中的每一個(gè)接收性能狀態(tài)請(qǐng)求； 從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求，以便確定經(jīng)解析的性能狀態(tài)請(qǐng)求；以及 向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
3.如權(quán)利要求1所述的處理器，其特征在于，促進(jìn)每一核心在與其他核心不同的性能狀態(tài)下工作的所述功率控制模塊: 促進(jìn)每一核心在與其他核心不同的電壓等級(jí)和頻率設(shè)置下工作。
4.如權(quán)利要求2所述的處理器，其特征在于，所述功率控制模塊還: 確定來(lái)自每一核心的經(jīng)解析的性能狀態(tài)請(qǐng)求； 把多播消息發(fā)送給具有共同的經(jīng)解析的性能狀態(tài)的所有核心，以便切換到所述共同的經(jīng)解析的性能狀態(tài)；以及 把單播消息發(fā)送給具有不同于所述共同的經(jīng)解析的性能狀態(tài)的經(jīng)解析的性能狀態(tài)每一核心，以便切換到不同的經(jīng)解析的性能狀態(tài)。
5.如權(quán)利要求2所述的處理器，其特征在于，每一核心包括寄存器，且其中，向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求的每一核心中的所述邏輯把所述寄存器的一個(gè)或多個(gè)比特設(shè)置為向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
6.如權(quán)利要求1所述的處理器，其特征在于，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯: 確定所述一個(gè)或多個(gè)線程的第一最大性能狀態(tài)； 從來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求確定第二最大性能狀態(tài)； 確定所述第二最大性能狀態(tài)是否高于所述第一最大性能狀態(tài)；以及 響應(yīng)于確定所述第二最大性能狀態(tài)不同于所述第一最大性能狀態(tài)，基于所述第二最大性能狀態(tài)確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
7.如權(quán)利要求1所述的處理器，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括睡眠狀態(tài)請(qǐng)求，且其中，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯: 在所述睡眠狀態(tài)請(qǐng)求的持續(xù)時(shí)間少于把所述核心切換到所述睡眠狀態(tài)的持續(xù)時(shí)間時(shí)，抑制來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述睡眠狀態(tài)請(qǐng)求。
8.如權(quán)利要求1所述的處理器，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括短暫睡眠狀態(tài)請(qǐng)求，且其中從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯: 為具有所述短暫睡眠狀態(tài)請(qǐng)求的每一線程保留表決權(quán)。
9.如權(quán)利要求1所述的處理器，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括喚醒請(qǐng)求，且其中，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯: 確定具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，其中，所述先前性能狀態(tài)是每一線程在進(jìn)入睡眠狀態(tài)之前的性能狀態(tài)；以及 基于所述具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
10.如權(quán)利要求4所述的所述處理器，其特征在于，所述功率控制模塊還: 確定來(lái)自每一核心的所有經(jīng)解析的性能狀態(tài)請(qǐng)求都是睡眠狀態(tài)請(qǐng)求；以及 指出所述處理器處于睡眠狀態(tài)。
11.一種系統(tǒng),包括: 存儲(chǔ)器； 處理器，其與所述存儲(chǔ)器耦合，所述處理器包括: 多個(gè)核心；以及 功率控制模塊，其與所述多個(gè)核心中的每一個(gè)耦合，其中，所述功率控 制模塊促進(jìn)每一核心在獨(dú)立的性能狀態(tài)下工作。
12.如權(quán)利要求11所述的系統(tǒng)，其特征在于，每一核心包括進(jìn)行以下的邏輯: 從一個(gè)或多個(gè)線程中的每一個(gè)接收性能狀態(tài)請(qǐng)求； 從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求；以及 向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
13.如權(quán)利要求11所述的系統(tǒng)，其特征在于，促進(jìn)每一核心在所述獨(dú)立的性能狀態(tài)下工作的所述功率控制模塊: 促進(jìn)每一核心在獨(dú)立的電壓等級(jí)和獨(dú)立的頻率設(shè)置下工作，以使得不違反所述系統(tǒng)的熱約束和電約束。
14.如權(quán)利要求12所述的系統(tǒng)，其特征在于，所述功率控制模塊還: 確定來(lái)自每一核心的經(jīng)解析的性能狀態(tài)請(qǐng)求； 把多播消息發(fā)送給具有共同的經(jīng)解析的性能狀態(tài)的所有核心，以便切換到所述共同的經(jīng)解析的性能狀態(tài)；以及 把單播消息發(fā)送給具有不同于所述共同的經(jīng)解析的性能狀態(tài)的經(jīng)解析的性能狀態(tài)的每一核心，以便切換到不同的經(jīng)解析的性能狀態(tài)。
15.如權(quán)利要求12所述的系統(tǒng)，其特征在于，每一核心包括寄存器，且其中，向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯把所述寄存器的一個(gè)或多個(gè)比特設(shè)置為向所述功率控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
16.如權(quán)利要求11所述的系統(tǒng)，其特征在于，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的每一核心中的所述邏輯: 確定所述一個(gè)或多個(gè)線程的第一最大性能狀態(tài)； 從來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求確定第二最大性能狀態(tài)； 確定所述第二最大性能狀態(tài)是否不同于所述第一最大性能狀態(tài)；以及 響應(yīng)于確定所述第二最大性能狀態(tài)不同于所述第一最大性能狀態(tài)，基于所述第二最大性能狀態(tài)確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
17.如權(quán)利要求11所述的系統(tǒng)，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括睡眠狀態(tài)請(qǐng)求，且其中，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的每一核心中的所述邏輯: 在所述睡眠狀態(tài)請(qǐng)求的持續(xù)時(shí)間少于把所述核心切換到所述睡眠狀態(tài)的持續(xù)時(shí)間時(shí)，抑制來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述睡眠狀態(tài)請(qǐng)求。
18.如權(quán)利要求11所述的系統(tǒng)，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括短暫睡眠狀態(tài)請(qǐng)求，且其中，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的、每一核心中的所述邏輯: 為具有所述短暫睡眠狀態(tài)請(qǐng)求的每一線程保留表決權(quán)。
19.如權(quán)利要求11所述的系統(tǒng)，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括喚醒請(qǐng)求，且其中，從所述一個(gè)或多個(gè)線程中的每一個(gè)解析所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求的每一核心中的所述邏輯: 確定具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，其中，所述先前性能狀態(tài)是每一線程在進(jìn)入睡眠狀態(tài)之前的性能狀態(tài)；以及 基于所述具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
20.如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述功率控制模塊還: 確定來(lái)自每一核心的所有經(jīng)解析的性能狀態(tài)請(qǐng)求都是睡眠狀態(tài)請(qǐng)求；以及 指出所述處理器處于睡眠狀態(tài)。
21.—種方法,包括: 接收一個(gè)或多個(gè)線程中的每一個(gè)的性能狀態(tài)請(qǐng)求； 解析來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求，以確定經(jīng)解析的性能狀態(tài)請(qǐng)求；以及 向性能控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
22.如權(quán)利要求21所述的方法，其特征在于，向所述性能控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求包括把寄存器的一個(gè)或多個(gè)比特設(shè)置為向所述性能控制模塊指出經(jīng)解析的性能狀態(tài)請(qǐng)求。
23.如權(quán)利要求21所述的方法，其特征在于，解析來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求包括: 確定所述一個(gè)或多個(gè)線程的第一最大性能狀態(tài)； 從來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求確定第二最大性能狀態(tài)； 確定所述第二最大性能狀態(tài)是否高于所述第一最大性能狀態(tài)；以及響應(yīng)于確定所述第二最大性能狀態(tài)不同于所述第一最大性能狀態(tài)，基于所述第二最大性能狀態(tài)，確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
24.如權(quán)利要求21所述的方法，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括睡眠狀態(tài)請(qǐng)求，且其中，解析來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求包括: 在所述睡眠狀態(tài)請(qǐng)求的持續(xù)時(shí)間少于把所述核心切換到所述睡眠狀態(tài)的持續(xù)時(shí)間時(shí)，抑制來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述睡眠狀態(tài)請(qǐng)求。
25.如權(quán)利要求21所述的方法，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括短暫睡眠狀態(tài)請(qǐng)求，且其中，解析來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求包括: 為具有所述短暫睡眠狀態(tài)請(qǐng)求的每一線程保留表決權(quán)。
26.如權(quán)利要求21所述的方法，其特征在于，來(lái)自一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求包括喚醒請(qǐng)求，且其中，解析來(lái)自所述一個(gè)或多個(gè)線程中的每一個(gè)的所述性能狀態(tài)請(qǐng)求以確定經(jīng)解析的性能狀態(tài)請(qǐng)求包括: 確定具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，其中，所述先前性能狀態(tài)是每一線程在進(jìn)入睡眠性能狀態(tài)之前的性能狀態(tài)；以及 基于所述具有所述喚醒請(qǐng)求的每一線程的先前性能狀態(tài)，確定經(jīng)解析的性能狀態(tài)請(qǐng)求。
【文檔編號(hào)】G06F9/46GK104204999SQ201280071304
【公開日】2014年12月10日 申請(qǐng)日期:2012年3月13日 優(yōu)先權(quán)日:2012年3月13日
【發(fā)明者】M·布漢達(dá)魯, E·J·德哈默, S·W·何, S·P·波布霍爾茲, C·A·老普艾里耶 申請(qǐng)人:英特爾公司