從十進制浮點格式轉換為區(qū)位格式的制作方法
【專利摘要】提供本文中被稱為長的從區(qū)位轉換指令(CDZT)和擴展的從區(qū)位轉換指令(CXZT)的機器指令，這些機器指令從存儲器讀取EBCDIC或ASCII數(shù)據(jù)，將其轉換為適當?shù)氖M制浮點格式，且將其寫入至目標浮點寄存器或浮點寄存器對。另外，提供本文中被稱為長的轉換為區(qū)位指令(CZDT)和擴展的轉換為區(qū)位指令(CZXT)的機器指令，這些機器指令將源浮點寄存器或浮點寄存器對中的十進制浮點(DFP)操作數(shù)轉換為EBCDIC或ASCII數(shù)據(jù)，且將其存儲至目標存儲器位置。
【專利說明】從十進制浮點格式轉換為區(qū)位格式
【技術領域】
[0001]本發(fā)明的一個方面一般是涉及在計算環(huán)境內的處理，且具體地，是涉及將數(shù)據(jù)從一個格式轉換為另一個格式。
【背景技術】
[0002]可按許多不同格式將數(shù)據(jù)存儲在內部計算機存儲器或外部存儲器中，格式包括擴展二進制編碼十進制交換碼(EBCDIC)、美國信息交換標準碼(ASCII)及十進制浮點等等。
[0003]不同計算機架構支持不同數(shù)據(jù)格式，并且可能希望對特定格式執(zhí)行操作。在此情況下，可能需要將處于一種格式的數(shù)據(jù)轉換為所希望的格式。
[0004]另外，傳統(tǒng)上，用于處理按EB⑶IC或ASCII格式存儲在數(shù)據(jù)庫中的數(shù)字十進制數(shù)據(jù)的運算直接在存儲器上操作。被稱為存儲器至存儲器十進制運算的這些運算及這些運算的執(zhí)行受到存儲器接口的延時限制。取決于來自先前運算的結果的每一運算在其可開始前必須等待，直至將結果寫出至存儲器為止。因為存儲器延時與處理器速度之間的間隙繼續(xù)增大，所以這些運算的相對執(zhí)行繼續(xù)減少。

【發(fā)明內容】

[0005]經(jīng)由提供一種用于在中央處理單元中執(zhí)行機器指令的計算機程序產(chǎn)品來克服現(xiàn)有技術的缺點并且提供優(yōu)勢。該計算機程序產(chǎn)品包括計算機可讀存儲介質，其可由處理電路讀取且存儲用于由該處理電路執(zhí)行以用于執(zhí)行一方法的指令。該方法包括例如由處理器獲得用于執(zhí)行的機器指令，該機器指令根據(jù)計算機架構經(jīng)定義用于計算機執(zhí)行，該機器指令包括:至少一個操作碼字段，其用于提供操作碼，該操作碼識別從十進制浮點轉換為區(qū)位函數(shù)；第一寄存器字段，其指定第一寄存器，該第一寄存器包含第一操作數(shù)；第二寄存器字段及位移字段，其中由該第二寄存器字段指定的第二寄存器的內容與該位移字段的內容組合以形成第二操作數(shù)的地址；以及掩碼字段，該掩碼字段包括在該機器指令的執(zhí)行期間使用的一個或多個控制；及執(zhí)行該機器指令，該執(zhí)行包括:將十進制浮點格式的該第一操作數(shù)的至少一部分轉換為區(qū)位格式；及將該轉換的結果放置在由該第二操作數(shù)的該地址指定的位置處。
[0006]在此還描述及主張涉及本發(fā)明的一個或多個方面的方法和系統(tǒng)。另外，本文中還描述且可主張涉及本發(fā)明的一個或多個方面的服務。
[0007]經(jīng)由本發(fā)明的技術，認識到額外特征及優(yōu)勢。本發(fā)明的其他實施例和方面在此得以詳細描述且被視為所主張的本發(fā)明的一部分。
【專利附圖】

【附圖說明】
[0008]本發(fā)明的一個或多個方面在本說明書的結束處的權利要求中作為示例經(jīng)特定指出且清楚地主張。從以下結合附圖進行的詳細描述，本發(fā)明的前述內容及目標、特征及優(yōu)勢是顯而易見的。[0009]圖1描繪并入且使用本發(fā)明的一個或多個方面的計算環(huán)境的一個實施例；
[0010]圖2A描繪并入且使用本發(fā)明的一個或多個方面的計算環(huán)境的另一實施例；
[0011]圖2B描繪根據(jù)本發(fā)明的一個方面的圖2A的存儲器的進一步細節(jié)；
[0012]圖3描繪根據(jù)本發(fā)明的一個方面的從區(qū)位格式轉換為十進制浮點格式的邏輯的概述；
[0013]圖4描繪根據(jù)本發(fā)明的一個方面使用的從區(qū)位轉換指令的格式的一個實施例；
[0014]圖5描繪根據(jù)本發(fā)明的一個方面的從區(qū)位轉換為十進制浮點的邏輯的進一步細節(jié);
[0015]圖6描繪根據(jù)本發(fā)明的一個方面的從十進制浮點格式轉換為區(qū)位格式的邏輯的概述；
[0016]圖7描繪根據(jù)本發(fā)明的一個方面使用的從十進制浮點轉換為區(qū)位指令的一個實施例；
[0017]圖8描繪根據(jù)本發(fā)明的一個方面的從十進制浮點轉換為區(qū)位的邏輯的進一步細節(jié);
[0018]圖9描繪并入本發(fā)明的一個或多個方面的計算機程序產(chǎn)品的一個實施例；
[0019]圖10描繪并入且使用本發(fā)明的一個或多個方面的主機計算機系統(tǒng)的一個實施例；
[0020]圖11描繪并入且使用本發(fā)明的一個或多個方面的計算機系統(tǒng)的又一示例；
[0021]圖12描繪并入且使用本發(fā)明的一個或多個方面的包含計算機網(wǎng)絡的計算機系統(tǒng)的另一不例；
[0022]圖13描繪并入且使用本發(fā)明的一個或多個方面的計算機系統(tǒng)的各種元件的一個實施例；
[0023]圖14A描繪并入且使用本發(fā)明的一個或多個方面的圖13的計算機系統(tǒng)的執(zhí)行單元的一個實施例；
[0024]圖14B描繪并入且使用本發(fā)明的一個或多個方面的圖13的計算機系統(tǒng)的分支單元的一個實施例；
[0025]圖14C描繪并入且使用本發(fā)明的一個或多個方面的圖13的計算機系統(tǒng)的載入/存儲單元的一個實施例；及
[0026]圖15描繪并入且使用本發(fā)明的一個或多個方面的模擬主機計算機系統(tǒng)的一個實施例。
【具體實施方式】
[0027]不同計算機架構可支持不同數(shù)據(jù)格式，且所支持的數(shù)據(jù)格式可隨時間改變。舉例而言，由國際商業(yè)機器公司提供的機器傳統(tǒng)上已支持EB⑶IC及ASCII格式。后來，機器開始支持十進制浮點(DFP)格式及運算，存在針對DFP格式及運算的IEEE標準(IEEE754-2008)。然而，為了使用DFP運算，要將EBCDIC及ASCII數(shù)據(jù)轉換為DFP。
[0028]根據(jù)本發(fā)明的一個方面，提供在EBCDIC或ASCII與十進制浮點之間轉換的有效機制。在一個示例中，此機制在無其他技術的存儲器開銷的情況下執(zhí)行轉換。
[0029]在本發(fā)明的一個方面中，提供機器指令，機器指令從存儲器讀取EB⑶IC或ASCII數(shù)據(jù)(其具有區(qū)位格式)，將其轉換為適當?shù)氖M制浮點格式，且將其寫入至目標浮點寄存器或浮點寄存器對。這些指令在本文中被稱為長的從區(qū)位轉換指令(CDZT)及擴展的從區(qū)位轉換指令(CXZT)。
[0030]在本發(fā)明的又一個方面中，提供機器指令，機器指令將源浮點寄存器或浮點寄存器對中的十進制浮點(DFP)操作數(shù)轉換為EBCDIC或ASCII數(shù)據(jù)，且將其存儲至目標存儲器位置。這些指令在本文中被稱為長的轉換為區(qū)位指令(CZDT)及擴展的轉換為區(qū)位指令(CZXT)。
[0031]參看圖1描述并入且使用本發(fā)明的一個或多個方面的計算環(huán)境的一個實施例。計算環(huán)境100包括(例如)經(jīng)由(例如)一個或多個總線108和/或其他連接相互耦接的處理器102 (例如，中央處理單元)、存儲器104 (例如，主存儲器)及一個或多個輸入/輸出(I/O)設備和/或接口 106。
[0032]在一個不例中，處理器102為ZZArchitecturelt處理器，其為由國際商業(yè)機器公司(IBM?)(紐約Armonk)提供的系統(tǒng)Systemz?服務器的部分。System z?服務器實施由國際商業(yè)機器公司提供的z/ArchitectureK,其指定計算機的邏輯結構及函數(shù)運算。z/Architecture〖的一個實施例描述于題為“z/Architecture Principles of Operation”
的IBM?公開(IBM?公開第SA22-7832-08號，第九版，2010年8月)中，該公開在此以引用的方式全部并入本文中。在一個示例中，該服務器運行操作系統(tǒng)，諸如，也由國際商業(yè)機器公司提供的z/OSK。TBMK、z/Architecture'&z/OSK為國際商業(yè)機器公司(美國紐約Armonk)的注冊商標。本文中使用的其他名稱可為國際商業(yè)機器公司或其他公司的注冊商標、商標或產(chǎn)品名稱。 [0033]參看圖2A描述并入且使用本發(fā)明的一個或多個方面的計算環(huán)境的另一實施例。在此示例中，計算環(huán)境200包括(例如)經(jīng)由(例如)一個或多個總線208和/或其他連接相互耦接的原生中央處理單元202、存儲器204及一個或多個輸入/輸出設備和/或接口 206。作為示例，計算環(huán)境200可包括由國際商業(yè)機器公司(紐約Armonk)提供的
PowerPC?:處理器、pSeries? 服務器或 xSenes? 服務器；由 Hewlett Packard C0.(PaloAlto, California)提供的具有 Intel Itanium II?:處理器的 HP Superdome ;和 / 或基于由IBM' Hewlett Packard、Intel、Sun Microsystems或其他者提供的架構的其他機器。PowerPC" > pSeries'及xSeriesK)為國際商業(yè)機器公司(美國紐約Armonk)的注冊商標。
Intel? 及 Itanium II?,為 Intel Corporation (Santa Clara, California)的注冊商標。
[0034]原生中央處理單元202包括在環(huán)境內的處理期間使用的一個或多個原生寄存器210，諸如，一個或多個通用寄存器和/或一個或多個專用寄存器。這些寄存器包括表示在任何特定時間點的環(huán)境狀態(tài)的信息。
[0035]此外，原生中央處理單元202執(zhí)行存儲在存儲器204中的指令及代碼。在一個特定示例中，中央處理單元執(zhí)行存儲在存儲器204中的模擬器(emulator)代碼212。此代碼使在一個架構中組態(tài)的處理環(huán)境能夠模擬另一架構。舉例而言，模擬器代碼212允許基于不同于z/Architecture?.的架構的機器(諸如，PowerPC?處理器、pSeries」服務器、xSeries?,
服務器、HP Superdome服務器或其他)模擬z/Architecture及執(zhí)行基于z/Architecture?'
開發(fā)的軟件及指令。
[0036]參看圖2B描述關于模擬器代碼212的進一步細節(jié)。客體指令250包含經(jīng)開發(fā)以待在不同于原生CPU202的架構的一個架構中執(zhí)行的軟件指令(例如，機器指令)。舉例而
言，客體指令250可已經(jīng)設計以在z/ArchitectureK.處理器102上執(zhí)行，但實情為，正在原生
CPU202(其可為(例如)Intef Itanium II?.處理器)上經(jīng)模擬。在一個示例中，模擬器代
碼212包括指令提取單元252以從存儲器204獲得一個或多個客體指令250，及可選地提供用于獲得的指令的局部緩沖。其也包括指令轉譯例程254以判定已獲得的客體指令的類型且將客體指令轉譯成一個或多個對應的原生指令256。此轉譯包括(例如)識別要由客體指令執(zhí)行的函數(shù)及選擇原生指令來執(zhí)行該函數(shù)。
[0037]另外，模擬器212包括模擬控制例程260以使原生指令被執(zhí)行。模擬控制例程260可使原生CPU202執(zhí)行模擬一個或多個先前獲得的客體指令的原生指令的例程，且在此執(zhí)行完結時，將控制返回至指令提取例程以模擬下一個客體指令或一組客體指令的獲得?？腕w指令250的執(zhí)行可包括將數(shù)據(jù)從存儲器204載入至寄存器；將數(shù)據(jù)從寄存器存儲回至存儲器；或執(zhí)行某一類型的算術或邏輯運算(如由轉譯例程判定)。
[0038]每一例程(例如)以軟件實施，該軟件存儲在存儲器中且由原生中央處理單元202執(zhí)行。在其他示例中，例程或運算中的一個或多個以固件、硬件、軟件或其某一組合實施?？墒褂迷鶦PU的寄存器210或通過使用存儲器204中的位置來模擬模擬的處理器的寄存器。在實施例中，客體指令250、原生指令256及模擬器代碼212可常駐于同一存儲器中或可分布在不同存儲器設備間。
[0039]如本文中使用，固件包括(例如)處理器的微代碼、毫代碼和/或宏代碼。其包括(例如)在較高層級機器代碼的實施中使用的硬件層級指令和/或數(shù)據(jù)結構。在一個實施例中，其包括(例如)通常作為微代碼遞送的專有代碼，該微代碼包括特定針對基礎硬件的受信任軟件或微代碼且控制操作系統(tǒng)對系統(tǒng)硬件的存取。
[0040]在一個示例中，獲得、轉譯及執(zhí)行的客體指令250為本文中描述的指令的一。在此不例中為z/Architeeture?.指令的指令從存儲器經(jīng)提取、轉譯且表不為被執(zhí)行的一系列原
生指令 256 (例如，PowerPC*、pSeries\ xSeries'\ Intelk 等)。
[0041]在另一實施例中，在另一架構環(huán)境中執(zhí)行指令中的一個或多個，該另一架構環(huán)境包括(例如)如在以下描述的架構:2006年11月的“Intel? 64and IA-32ArchitecturesSoftware Developer's Manual Volumel” (序號 253665-022US) ；2006 年 11 月的<4 IntelR 64and IA-32Architecture Software Developer's Manual Volume2A”(序號
253666-022US) ;2006 年 I 月的 “Intel? Itanium? Architecture Software Developer’s
Manual Volumel” (文件號 245317-005) ；2006 年 I 月的“Intef Itanium" ArchitectureSoftware Developer’s Manual Volume2”(文件號 245318-005);和 / 或 2006 年 I 月的 “Intel.', Itanium ( Architecture Software Developer's Manual Volume3”(文件號245319-005)。
[0042]本文中描述的處理器以及其他執(zhí)行指令，以執(zhí)行某些功能(諸如，在EBCDIC或ASCII與十進制浮點格式之間轉換)。在一個示例中，EB⑶IC或ASCII數(shù)據(jù)具有區(qū)位格式，且因此，示例指令包括(例如)如本文中描述的從區(qū)位轉換為十進制浮點指令以及從十進制浮點轉換為區(qū)位指令。
[0043]然而，在描述指令前，描述本文中提及的各種數(shù)據(jù)格式。舉例而言，在區(qū)位格式下，字節(jié)的最右邊四個位稱為數(shù)字位(N)且通常包括表示十進制數(shù)位(digit)的代碼。字節(jié)的最左邊四個位稱為數(shù)字位(Z)，除十進制操作數(shù)的最右邊字節(jié)外，在該情況下，可將這些位作為區(qū)位或作為符號(S)來處理。
[0044]區(qū)位格式的十進制數(shù)位可為較大字符集合的部分，其還包括字母及特殊字符。區(qū)位格式因此適合于以人可讀形式輸入、編輯及輸出數(shù)字數(shù)據(jù)。在一個實施例中，十進制算術指令不直接按區(qū)位格式對十進制數(shù)運算；這樣的數(shù)首先經(jīng)轉換為(例如)十進制浮點格式的一。
[0045]可按三個數(shù)據(jù)格式中的任一表示十進制浮點數(shù)據(jù):短、長或擴展。每一數(shù)據(jù)格式的內容表示編碼的信息。指派特殊代碼以將有限數(shù)與NaN(非數(shù))及無限數(shù)區(qū)分開。
[0046]對于有限數(shù),按該格式使用有偏指數(shù)(biased exponent)。對于每一個格式，將與用于左單元視圖(LUV)指數(shù)的有偏不同的有偏用于右單元視圖(RUV)指數(shù)。有偏指數(shù)為不帶符號的數(shù)。通過組合字段中的有效數(shù)(significand)的最左邊數(shù)位(LMD)來編碼有偏指數(shù)。在編碼的尾有效數(shù)字段中編碼有效數(shù)的其余數(shù)位。
[0047]這些數(shù)據(jù)格式的示例為:
[0048]DFP短格式
[0049]
【權利要求】
1.一種用于在中央處理單元中執(zhí)行機器指令的計算機程序產(chǎn)品，該計算機程序產(chǎn)品包含: 計算機可讀存儲介質，其可由處理電路讀取且存儲用于由該處理電路執(zhí)行以用于執(zhí)行一種方法的指令，該方法包含: 由處理器獲得用于執(zhí)行的機器指令，該機器指令根據(jù)計算機架構經(jīng)定義用于計算機執(zhí)行，該機器指令包含: 至少一個操作碼字段，其用于提供操作碼，該操作碼識別從十進制浮點轉換為區(qū)位函數(shù)； 第一寄存器字段，其指定第一寄存器，該第一寄存器包含第一操作數(shù)； 第二寄存器字段和位移字段，其中由該第二寄存器字段指定的第二寄存器的內容與該位移字段的內容組合，以形成第二操作數(shù)的地址；以及 掩碼字段，該掩碼字段包含在該機器指令的執(zhí)行期間使用的一個或多個控制；并且 執(zhí)行該機器指令，該執(zhí)行包含: 將十進制浮點格式的該第一操作數(shù)的至少一部分轉換為區(qū)位格式；以及 將該轉換的結果放置在由該第二操作數(shù)的該地址指定的位置處。
2.如權利要求1所述的計算機程序產(chǎn)品，其中該操作碼字段當為第一值時指示長的十進制浮點源和區(qū)位結果。
3.如權利要求1所述的計算機程序產(chǎn)品，其中該操作碼當為第二值時指示擴展的十進制浮點源和區(qū)位結果。
4.如權利要求1所述的計算機程序產(chǎn)品，其中該掩碼字段包含符號控制，其用于指示該第二操作數(shù)具有符號字段。
5.如權利要求1所述的計算機程序產(chǎn)品，其中該掩碼字段包含區(qū)位控制，其用于確定該第二操作數(shù)的區(qū)位字段的值。
6.如權利要求1所述的計算機程序產(chǎn)品，其中該掩碼字段包含加號代碼控制，其用于編碼加號。
7.如權利要求1所述的計算機程序產(chǎn)品，其中該掩碼字段包含強迫加零控制，其用于確定放置在該第二操作數(shù)中的結果的符號。
8.如權利要求1所述的計算機程序產(chǎn)品，其中該掩碼字段包含區(qū)位字段和符號字段，并且其中該方法進一步包含使用該區(qū)位字段和該符號字段中的至少一個以確定該符號字段和存儲在該第二操作數(shù)中的該結果的字段代碼中的至少一個的值。
9.如權利要求1所述的計算機程序產(chǎn)品，其中該機器指令包含長度字段，其指定要轉換的該第一操作數(shù)的最右邊有效數(shù)數(shù)位的數(shù)目和該第二操作數(shù)的長度中的至少一個。
10.如權利要求1所述的計算機程序產(chǎn)品，其中該執(zhí)行包含從至少一個浮點寄存器讀取該第一操作數(shù)的至少一部分，并且其中包括該結果的該第二操作數(shù)在存儲器中。
11.一種用于在中央處理單元中執(zhí)行機器指令的計算機系統(tǒng)，該計算機系統(tǒng)包含: 存儲器；以及 處理器，其與該存儲器通信，其中該計算機系統(tǒng)配置為執(zhí)行一種方法，該方法包含:獲得用于執(zhí)行的機器指令，該機器指令根據(jù)計算機架構定義用于計算機執(zhí)行，該機器指令包含:至少一個操作碼字段，其用于提供操作碼，該操作碼識別從十進制浮點轉換為區(qū)位函數(shù)； 第一寄存器字段，其指定第一寄存器，該第一寄存器包含第一操作數(shù)； 第二寄存器字段和位移字段，其中由該第二寄存器字段指定的第二寄存器的內容與該位移字段的內容組合以形成第二操作數(shù)的地址；以及 掩碼字段，該掩碼字段包含在該機器指令的執(zhí)行期間使用的一個或多個控制；并且 執(zhí)行該機器指令，該執(zhí)行包含: 將十進制浮點格式的該第一操作數(shù)的至少一部分轉換為區(qū)位格式；以及 將該轉換的結果放置在由該第二操作數(shù)的該地址指定的位置處。
12.如權利要求11所述的計算機系統(tǒng)，其中該掩碼字段包含符號控制，其用于指示該第二操作數(shù)具有符號字段。
13.如權利要求11所述的計算機系統(tǒng)，其中該掩碼字段包含區(qū)位控制，其用于確定該第二操作數(shù)的區(qū)位字段的值。
14.如權利要求11所述的計算機系統(tǒng)，其中該掩碼字段包含加號代碼控制，其用于編碼加號。
15.如權利要求11所述的計算機系統(tǒng)，其中該掩碼字段包含強迫加零控制，其用于確定放置在該第二操作數(shù)中的結果的符號。
16.如權利要求11所述的計算機系統(tǒng)，其中該掩碼字段包含區(qū)位字段和符號字段，并且其中該方法進一步包含使用該區(qū)位字段和該符號字段中的至少一個以確定該符號字段及存儲在該第二操作數(shù)中的該結果的字段代碼中的至少一個的值。
17.如權利要求11所述的計算機系統(tǒng)，其中該機器指令包含長度字段，其指定要轉換的該第一操作數(shù)的最右邊有效數(shù)數(shù)位的數(shù)目和該第二操作數(shù)的長度中的至少一個。
18.一種用于在中央處理單元中執(zhí)行機器指令的方法，該方法包含: 由處理器獲得用于執(zhí)行的機器指令，該機器指令根據(jù)計算機架構定義用于計算機執(zhí)行，該機器指令包含: 至少一個操作碼字段，其用于提供操作碼，該操作碼識別從十進制浮點轉換為區(qū)位函數(shù)； 第一寄存器字段，其指定第一寄存器，該第一寄存器包含第一操作數(shù)； 第二寄存器字段和位移字段，其中由該第二寄存器字段指定的第二寄存器的內容與該位移字段的內容組合以形成第二操作數(shù)的地址；以及 掩碼字段，該掩碼字段包含在該機器指令的執(zhí)行期間使用的一個或多個控制；并且 執(zhí)行該機器指令，該執(zhí)行包含: 將十進制浮點格式的該第一操作數(shù)的至少一部分轉換為區(qū)位格式；以及 將該轉換的結果放置在由該第二操作數(shù)的該地址指定的位置處。
19.如權利要求18的方法，其中該掩碼字段包含用于指示該第二操作數(shù)是否具有符號字段的符號控制、用于確定該第二操作數(shù)的區(qū)位字段的值的區(qū)位控制、用于編碼加號的加號代碼控制以及用于確定放置在該第二操作數(shù)中的結果的符號的強迫加零控制。
20.如權利 要求18的方法，其中該機器指令包含長度字段，其指定要轉換的該第一操作數(shù)的最右邊有效數(shù)數(shù)位的數(shù)目和該第二操作數(shù)的長度中的至少一個。
【文檔編號】G06F9/30GK104025043SQ201280065483
【公開日】2014年9月3日 申請日期:2012年11月13日 優(yōu)先權日:2011年12月29日
【發(fā)明者】S.卡洛, E.M.施瓦茲, T.斯萊格爾, 小查爾斯.蓋尼, M.米特蘭, R.科佩蘭德 申請人:國際商業(yè)機器公司