專利名稱：一種基于divbit 技術(shù)的安全計(jì)算機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種用于軌道交通信號(hào)系統(tǒng)的安全計(jì)算機(jī)，尤其是涉及一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)。
背景技術(shù)：
軌道交通信號(hào)系統(tǒng)安全計(jì)算機(jī)是信號(hào)系統(tǒng)的核心組件，安全計(jì)算機(jī)通常實(shí)現(xiàn)安全控制功能、安全運(yùn)算、安全通信功能等組合安全功能，如車載ATP安全計(jì)算機(jī)完成以上所有功能，軌旁ATP安全計(jì)算機(jī)完成安全運(yùn)算和安全通信功能。在傳統(tǒng)的安全計(jì)算機(jī)中，安全通常依賴于定制的安全組件及專有的安全技術(shù)(如 安全編碼系統(tǒng)、安全“bit-by-bit”仲裁單元)，研發(fā)成本及周期較長(zhǎng)，而這些關(guān)鍵技術(shù)一般都屬于國(guó)外先進(jìn)的信號(hào)系統(tǒng)廠商手中，并由此形成了長(zhǎng)期技術(shù)壁壘。
發(fā)明內(nèi)容本實(shí)用新型的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種成本低、研發(fā)周期短的基于DIVBIT技術(shù)的安全計(jì)算機(jī)。本實(shí)用新型的目的可以通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，包括安全計(jì)算主機(jī)、安全計(jì)算備機(jī)、主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)，所述的安全計(jì)算主機(jī)和安全計(jì)算備機(jī)連接，所述的主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)均分別連接安全計(jì)算主機(jī)和安全計(jì)算備機(jī)。所述的安全計(jì)算主機(jī)和安全計(jì)算備機(jī)均由運(yùn)算處理單元、安全通信處理單元、安全校核仲裁單元組成，所述的運(yùn)算處理單元、安全通信處理單元和安全校核仲裁單元依次連接，所述的運(yùn)算處理單元與主備切換模塊連接，所述的安全通信處理單元和安全校核仲裁單元均與冗余通用網(wǎng)關(guān)連接。所述的運(yùn)算處理單元由兩塊采用MPC8572CPU芯片的微處理板卡組成。所述的安全通信處理單元由一個(gè)微處理板卡組成，所述的微處理板卡上設(shè)有兩個(gè)相連接的低功耗微處理模塊。所述的運(yùn)算處理單元和安全通信處理單元均為采用DIVBIT技術(shù)的處理單元。與現(xiàn)有技術(shù)相比，本實(shí)用新型不僅考慮了硬件的隨機(jī)失效問(wèn)題，同時(shí)也考慮了軟件缺陷問(wèn)題，從系統(tǒng)的高度考慮安全計(jì)算機(jī)的安全問(wèn)題，其實(shí)現(xiàn)成本及周期較前者縮短很多，而安全性并沒(méi)有因此而降低，具有成本低、研發(fā)周期短的優(yōu)點(diǎn)。

圖I為本實(shí)用新型的結(jié)構(gòu)示意圖。
具體實(shí)施方式
以下結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。[0014]實(shí)施例如圖I所示，一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，包括安全計(jì)算主機(jī)(MPS-N) I、安全計(jì)算備機(jī)(MPS-R) 2、主備切換模塊(STBY) 3、診斷維護(hù)單元(SDMS) 4和冗余通用網(wǎng)關(guān)(GGff) 5，所述的安全計(jì)算主機(jī)I和安全計(jì)算備機(jī)2連接，所述的主備切換模塊3、診斷維護(hù)單元4和冗余通用網(wǎng)關(guān)5均分別連接安全計(jì)算主機(jī)I和安全計(jì)算備機(jī)2。主備切換模塊3完成主備系之間的手動(dòng)及自動(dòng)切換功能；診斷維護(hù)單元4實(shí)現(xiàn)對(duì)安全計(jì)算主機(jī)I、安全計(jì)算備機(jī)2及冗余通用網(wǎng)關(guān)的診斷維護(hù)、報(bào)警處理、日志記錄等功能；冗余通用網(wǎng)關(guān)5實(shí)現(xiàn)內(nèi)外網(wǎng)網(wǎng)絡(luò)數(shù)據(jù)的的轉(zhuǎn)發(fā)功能。所述的安全計(jì)算主機(jī)I和安全計(jì)算備機(jī)2均由運(yùn)算處理單元(MPU) 11、安全通信處理單元(MCU) 12、安全校核仲裁單元(VPS) 13組成，所述的運(yùn)算處理單元11、安全通信處理單元12和安全校核仲裁單元13依次連接，所述的運(yùn)算處理單元11與主備切換模塊3連·接，所述的安全通信處理單元12和安全校核仲裁單元13均與冗余通用網(wǎng)關(guān)5連接。所述的運(yùn)算處理單元11由兩塊采用MPC8572CPU芯片的微處理板卡(MPU1和MPU2)組成，通過(guò)冗余網(wǎng)絡(luò)和差分串行總線(RS-422)與安全通信處理單元12相連；所述的安全通信處理單元12由一個(gè)微處理板卡組成，所述的微處理板卡上設(shè)有兩個(gè)相連接的低功耗微處理模塊，分別承擔(dān)安全通信和安全校核字產(chǎn)生任務(wù)；安全校核仲裁單元13的主要功能是對(duì)安全通信處理單元12發(fā)送的安全校核字進(jìn)行校驗(yàn)，并根據(jù)校驗(yàn)結(jié)果決定是否切斷對(duì)外通信。運(yùn)算處理單元11的二塊微處理板卡MPUl和MPU2分別運(yùn)行VxWorks和QNX實(shí)時(shí)操作系統(tǒng)。VxWorks操作系統(tǒng)和所有任務(wù)都位于同一個(gè)公用地址空間；所有任務(wù)都會(huì)以內(nèi)核模式運(yùn)行，以完全訪問(wèn)所有處理器指令和物理內(nèi)存(包括內(nèi)核內(nèi)存)。QNX實(shí)時(shí)操作系統(tǒng)為一種基于微內(nèi)核且具有微內(nèi)核結(jié)構(gòu)的操作系統(tǒng)，它能提供一組協(xié)作進(jìn)程所需的最少服務(wù)，確保它們提供更高級(jí)的操作系統(tǒng)功能。QNXNeutrino還是一種基于進(jìn)程的多線程操作系統(tǒng)，它能實(shí)現(xiàn)操作系統(tǒng)服務(wù)，例如可通過(guò)QNX Neutrino微內(nèi)核管理的信息發(fā)送基元與同步基元互相通信，以及與應(yīng)用程序通信的受內(nèi)存保護(hù)的用戶進(jìn)程。因此這兩個(gè)操作系統(tǒng)架構(gòu)差異較大，存在相同的軟件“缺陷”概率極低，這就是DIV相異性技術(shù)的一個(gè)方面的體現(xiàn)，除此之外，基于二個(gè)微處理板卡的軟件代碼分別采用不同公司的C編譯器，采用了不同的待處理數(shù)據(jù)，兩個(gè)微處理板卡在系統(tǒng)中的“角色”略有差異，并非完全等同，通過(guò)以上手段將共模軟件“缺陷”產(chǎn)生概率控制在允許范圍，并得到第三方安全認(rèn)證公司的認(rèn)可。所述的運(yùn)算處理單元11和安全通信處理單元12均為采用DIVBIT技術(shù)的處理單元。所述的DIVBIT技術(shù)包括以下兩部分(I)DIV技術(shù),DIV的英語(yǔ)縮寫(xiě)是“Design Diversity” -設(shè)計(jì)相異性，采用多種
異構(gòu)技術(shù)(如不同的操作系統(tǒng)、不同的C編譯器、不同的測(cè)試數(shù)據(jù)、不同的校核字)進(jìn)行設(shè)計(jì)，如在兩臺(tái)計(jì)算機(jī)中運(yùn)行不同的操作系統(tǒng)和應(yīng)用軟件，使得兩臺(tái)計(jì)算機(jī)不存在相同的“代碼缺陷”，類似于人類遺傳基因?qū)W中，“近親”不能結(jié)婚的原理，因而一些非共性“缺陷”不會(huì)顯現(xiàn)出，從而不會(huì)造成系統(tǒng)性失效；(2)BIT技術(shù)，BIT的英語(yǔ)縮寫(xiě)是“Built-in-test”，即機(jī)內(nèi)自檢技術(shù)，對(duì)板卡上的運(yùn)算處理模塊進(jìn)行寄存器、指令及相關(guān)內(nèi)存區(qū)檢查，一旦發(fā)現(xiàn)異常，將掛起計(jì)算機(jī)的運(yùn)算操作，從而將故障消除在“萌芽”狀態(tài)。BIT技術(shù)可分成二部分上電自檢IBIT與在線自檢CBIT。上電自檢(IBIT)為了確保系統(tǒng)在初始化狀態(tài)時(shí)就能發(fā)現(xiàn)故障單元并隔離故障單元一“及早發(fā)現(xiàn)，及時(shí)隔離”原則。上電自檢在系統(tǒng)上電后進(jìn)行，將依次對(duì)CPU、RAM和ROM進(jìn)行檢測(cè)。檢測(cè)無(wú)誤后方才往下執(zhí)行，否則將執(zhí)行故障管理子功能。IBIT對(duì)CPU的測(cè)試內(nèi)容包括通用寄存器、特殊寄存器測(cè)試和指令測(cè)試，寄存器測(cè)試采用走位測(cè)試方法，指令測(cè)試將測(cè)試CPU中所有可用的以及可能被用戶使用的精簡(jiǎn)指令集指令。為確保測(cè)試結(jié)果的可信性及測(cè)試覆蓋率，寄存器測(cè)試和指令測(cè)試代碼全部采用匯編語(yǔ)目編寫(xiě)。IBIT的RAM測(cè)試，采用走位的方法對(duì)待測(cè)RAM區(qū)進(jìn)行測(cè)試(包括內(nèi)存地址線和數(shù)據(jù)線測(cè)試)。每次寫(xiě)入和讀出的值均為32位。 ROM測(cè)試主要測(cè)試數(shù)據(jù)存放區(qū)的完整性，數(shù)據(jù)存放區(qū)內(nèi)容包括操作系統(tǒng)鏡像、應(yīng)用程序及應(yīng)用數(shù)據(jù)，通過(guò)計(jì)算數(shù)據(jù)存放區(qū)校核字與預(yù)存校核字來(lái)驗(yàn)證正確性。按照BIT的一般設(shè)計(jì)原則，一旦發(fā)現(xiàn)故障或錯(cuò)誤，系統(tǒng)將中斷測(cè)試，記錄故障信息然后自動(dòng)重啟。在線自檢(CBIT)每個(gè)任務(wù)周期定時(shí)運(yùn)行，由于應(yīng)用程序及應(yīng)用數(shù)據(jù)均存放在內(nèi)存(RAM)中，因此不需要進(jìn)行ROM測(cè)試，這樣大大減少了測(cè)試所需時(shí)間。在線自檢測(cè)試范圍包括CPU測(cè)試、RAM測(cè)試。本系統(tǒng)采用了實(shí)時(shí)操作系統(tǒng)，在系統(tǒng)運(yùn)行應(yīng)用程序時(shí)，大部分特殊寄存器對(duì)用戶不可見(jiàn)，因此CPU寄存器測(cè)試只需關(guān)心通用寄存器。對(duì)在線自檢的通用寄存器測(cè)試，先寫(xiě)入測(cè)試數(shù)據(jù)然后讀取出來(lái)，檢查寄存器值是否依照期望值被修改。在走位測(cè)試期間，還需要考慮通用寄存器之間的耦合故障，即如果某個(gè)通用寄存器的測(cè)試數(shù)據(jù)發(fā)生變化，不僅要檢查該寄存器，其他通用寄存器也必須檢查。 指令測(cè)試內(nèi)容和上電自檢指令測(cè)試一致，不再重述。目前通用嵌入式操作系統(tǒng)所使用的內(nèi)存較大，一次性完成內(nèi)存自檢的時(shí)間較長(zhǎng)，因此通常將內(nèi)存劃分成若干塊，每個(gè)周期測(cè)試一小塊，累計(jì)N個(gè)周期完成一次測(cè)試。CBIT作為一個(gè)獨(dú)立任務(wù)模塊，與主任務(wù)模塊分開(kāi),獨(dú)立存放,獨(dú)立運(yùn)行,獨(dú)立內(nèi)存區(qū)域，不受主任務(wù)模塊控制，在設(shè)計(jì)時(shí)充分考慮軟件可靠性，其代碼量不超過(guò)主任務(wù)模塊代碼量的10%，故障信息除用指示燈顯示外并記錄，在下次運(yùn)行正常時(shí)將發(fā)至信號(hào)系統(tǒng)維護(hù)終端。
權(quán)利要求1.一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，其特征在于，包括安全計(jì)算主機(jī)、安全計(jì)算備機(jī)、主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)，所述的安全計(jì)算主機(jī)和安全計(jì)算備機(jī)連接，所述的主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)均分別連接安全計(jì)算主機(jī)和安全計(jì)算備機(jī)。
2.根據(jù)權(quán)利要求I所述的一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，其特征在于，所述的安全計(jì)算主機(jī)和安全計(jì)算備機(jī)均由運(yùn)算處理單元、安全通信處理單元、安全校核仲裁單元組成，所述的運(yùn)算處理單元、安全通信處理單元和安全校核仲裁單元依次連接，所述的運(yùn)算處理單元與主備切換模塊連接，所述的安全通信處理單元和安全校核仲裁單元均與冗余通用網(wǎng)關(guān)連接。
3.根據(jù)權(quán)利要求2所述的一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，其特征在于，所述的運(yùn)算處理單元由兩塊采用MPC8572CPU芯片的微處理板卡組成。
4.根據(jù)權(quán)利要求2所述的一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，其特征在于，所述的安全通信處理單元由一個(gè)微處理板卡組成，所述的微處理板卡上設(shè)有兩個(gè)相連接的低功耗微處理模塊。
5.根據(jù)權(quán)利要求2所述的一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，其特征在于，所述的運(yùn)算處理單元和安全通信處理單元均為采用DIVBIT技術(shù)的處理單元。
專利摘要本實(shí)用新型涉及一種基于DIVBIT技術(shù)的安全計(jì)算機(jī)，包括安全計(jì)算主機(jī)、安全計(jì)算備機(jī)、主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)，所述的安全計(jì)算主機(jī)和安全計(jì)算備機(jī)連接，所述的主備切換模塊、診斷維護(hù)單元和冗余通用網(wǎng)關(guān)均分別連接安全計(jì)算主機(jī)和安全計(jì)算備機(jī)。與現(xiàn)有技術(shù)相比，本實(shí)用新型具有成本低、研發(fā)周期短等優(yōu)點(diǎn)。
文檔編號(hào)G06F1/16GK202771317SQ201220331279
公開(kāi)日2013年3月6日 申請(qǐng)日期2012年7月9日 優(yōu)先權(quán)日2012年7月9日
發(fā)明者孫軍峰, 董高云, 王瀾, 耿進(jìn)龍, 崔丹, 張磊 申請(qǐng)人:卡斯柯信號(hào)有限公司