專利名稱：一種電子支付安全芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及信息安全領(lǐng)域，特別涉及在電子支付終端安全芯片。
背景技術(shù)：
在現(xiàn)有信息安全技術(shù)中，一般是通過以下三種解決方式來實現(xiàn)的I、可信任平臺模塊安全芯片TPM(Trusted Platform Module),可信任平臺模塊是一個可獨立進(jìn)行密鑰生成、加解密的裝置，內(nèi)部擁有獨立的處理器和存儲單元，可存儲密鑰和特征數(shù)據(jù)，為電腦提供加密和安全認(rèn)證服務(wù)。但可信任平臺模塊安全芯片其密碼和銀行卡號也需通過電腦的鍵盤輸入，因此也存在安全隱患。 2、智能卡，智能卡被認(rèn)為是目前安全存放數(shù)字證書及密鑰的方式之一，它是一個帶有微處理器和存儲器等微型集成電路芯片的、具有標(biāo)準(zhǔn)規(guī)格的卡片，但由于智能卡只是產(chǎn)品的一部分，不能做成一種整套的安全系統(tǒng)。3,USB Key，它是一種USB接口的硬件設(shè)備，內(nèi)置單片機或智能卡芯片，有一定的存儲空間，可以存儲用戶的私鑰以及數(shù)字證書，利用USB Key內(nèi)置的公鑰算法實現(xiàn)對用戶身份的認(rèn)證。由于用戶私鑰保存在密碼鎖中，理論上使用任何方式都無法讀取，但在一些支付交易中存在漏洞，如銀行卡卡號和交易密碼都需通過不安全的電腦輸入。

實用新型內(nèi)容本實用新型要解決的技術(shù)問題，在于提供一種電子支付交易中高安全的安全支付芯片，其具有高安全、高集成、低功耗、低成本等特點。本實用新型是這樣實現(xiàn)的一種電子支付安全芯片，其特征在于包括CPU、USB、存儲模塊、通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元和硬件加解密引擎，其中CPU、存儲模塊和USB通過AHB總線連接，通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元通過APB總線連接，硬件加密引擎通過AHB總線或APB總線與芯片系統(tǒng)連接，CPU作為芯片系統(tǒng)主控，AHB總線和APB總線通過轉(zhuǎn)接橋進(jìn)行連接。所述CPU采用32位帶MMU或MPU的RISC處理器；所述USB采用高速通用通訊接口 ；所述存儲模塊由ROM和RAM組成或外部EMI接口，主要用于存儲程序和數(shù)據(jù)；所述通用串行接口主要由UART、SPI組成，用于擴(kuò)展和與主機通訊功能；所述銀行卡讀取接口主要由磁卡接口和IC卡接口組成，用于讀取銀行卡信息；所述數(shù)據(jù)保護(hù)模塊由非易失性存儲(NVSRAM)、快速清除模塊組成，保護(hù)數(shù)據(jù)防御其篡改操作和快速清除敏感數(shù)據(jù)；所述物理安全探測單元由外部物理探測、溫度、電壓、時鐘傳感器探測、eFuse保護(hù)單元、隨機噪聲源組成，有效防御各種物理入侵；所述硬件加解密引擎，由AES、DES、RSA、SHA高速硬件加密引擎組成，用于在信息交付中的信息快速加解密。[0016]本實用新型是一款低功耗32位RISC安全處理器芯片，專為電子支付應(yīng)用領(lǐng)域設(shè)計，符合支付卡產(chǎn)業(yè)(PCI)安全標(biāo)準(zhǔn)3. O規(guī)范嚴(yán)格的安全性要求。本實用新型在單芯片內(nèi)提供防篡改檢測技術(shù)、硬件加密、業(yè)內(nèi)領(lǐng)先的數(shù)據(jù)安全和密鑰保護(hù)等豐富功能，為安全交易產(chǎn)品節(jié)省了制造成本和方案整體成本。本實用新型通過先進(jìn)的物理和邏輯保護(hù)機制增強了系統(tǒng)安全性，物理安全機制集成了溫度和電壓傳感器，當(dāng)檢測出超范圍會立即清除關(guān)鍵數(shù)據(jù)；同時也集成了自毀輸入探測，防御其篡改操作；芯片內(nèi)部頂層金屬網(wǎng)格可提供防探針保護(hù)；內(nèi)部時鐘傳感器可阻止外部時鐘頻率的攻擊；為保護(hù)重要數(shù)據(jù)，本實用新型集成了多個高速、防DPA和SPA的加密引擎，包括有AES、DES、3DES、RSA、SHA等硬件加密引擎；并且在芯片內(nèi)集成大容量的存儲器，如集成192KB eFlash、64KB SRAM及4KB NV SRAM ;同時還集成了多種常用的外圍接口模塊和銀行卡讀取接口，如USB Client、UART、SPI、符合EMV標(biāo)準(zhǔn)的IC卡(IS07816)控制器、磁卡控制器、打印機保護(hù)接口等。

下面參照附圖結(jié)合實施例對本實用新型作進(jìn)一步的說明。圖I是本實用電子支付安全芯片的實施例一的整體架構(gòu)示意圖。圖2是本實用電子支付安全芯片的實施例二的整體架構(gòu)示意圖。
具體實施方式
請同時參閱圖I所示，本實用新型的電子支付安全芯片的一個實施例，一種電子支付安全芯片，包括CPU、USB、存儲模塊、通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元和硬件加解密引擎，其中CPU、存儲模塊和USB通過AHB總線連接，通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元、硬件加解密引擎通過APB總線連接，CPU作為芯片系統(tǒng)主控，AHB總線和APB總線通過轉(zhuǎn)接橋進(jìn)行連接。所述CPU采用32位帶MMU或MPU的RISC處理器；所述USB采用高速通用通訊接口 ；所述存儲模塊由ROM和RAM組成或外部EMI接口，主要用于存儲程序和數(shù)據(jù)；所述通用串行接口主要由UART、SPI組成，用于擴(kuò)展和與主機通訊功能；所述銀行卡讀取接口主要由磁卡接口和IC卡接口組成，用于讀取銀行卡信息；所述數(shù)據(jù)保護(hù)模塊由非易失性存儲(NVSRAM)、快速清除模塊組成，保護(hù)數(shù)據(jù)防御其篡改操作和快速清除敏感數(shù)據(jù)；所述物理安全探測單元由外部物理探測、溫度、電壓、時鐘傳感器探測、eFuse保護(hù)單元、隨機噪聲源組成，有效防御各種物理入侵；所述硬件加解密引擎，由AES、DES、RSA、SHA高速硬件加密引擎組成，用于在信息交付中的信息快速加解密。本實用新型所述電子支付安全芯片的工作原理為先將編寫好的程序存儲在電子支付安全芯片內(nèi)部的存儲模塊或外部的存儲器，CPU通過程序?qū)嵭锌刂仆獠拷涌?、通過銀行卡讀取接口讀取銀行卡信息，通過硬件加解密引擎進(jìn)行數(shù)據(jù)加解密，通過通用串行接口與主機通訊或外設(shè)通訊；數(shù)據(jù)保護(hù)模塊和物理安全探測單元保護(hù)電子支付安全芯片的外部電壓、溫度、時鐘等物理攻擊，能快速清除數(shù)據(jù)保護(hù)單元數(shù)據(jù)，在避免最終產(chǎn)品受到鉆孔、激光、化學(xué)溶劑、通過外殼和通風(fēng)口的探查等物理攻擊手段時，能及時獲得該威脅，有效并及時清除數(shù)據(jù)保護(hù)單元數(shù)據(jù)。本實用新型的另一個實施例如下一種電子支付安全芯片，包括CPU、USB、存儲模塊、通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元和硬件加解密引擎，其中CPU、存儲模塊、硬件加解密引擎和USB通過AHB總線連接，通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元通過APB總線連接，CPU作為芯片系統(tǒng)主控，AHB總線和APB總線通過轉(zhuǎn)接橋進(jìn)行連接。其余與第一個實施例完全相同，其工作原理也與第一個實施例基本相同，在此不再贅述，同樣能實現(xiàn)本實用新型的目的?！?br> 權(quán)利要求1.一種電子支付安全芯片，其特征在于包括CPU、USB、存儲模塊、通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元和硬件加解密引擎，其中CPU、存儲模塊和USB通過AHB總線連接，通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元通過APB總線連接，硬件加密引擎通過AHB總線或APB總線與芯片系統(tǒng)連接，CPU作為芯片系統(tǒng)主控，AHB總線和APB總線通過轉(zhuǎn)接橋進(jìn)行連接。
2.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述CPU采用32位帶MMU或MPU的RISC處理器。
3.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述USB采用高速通用通訊接口。
4.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述存儲模塊由ROM和RAM組成或外部EMI接口，主要用于存儲程序和數(shù)據(jù)。
5.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述通用串行接口主要由UART, SPI組成，用于擴(kuò)展和與主機通訊功能。
6.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述銀行卡讀取接口主要由磁卡接口和IC卡接口組成，用于讀取銀行卡信息。
7.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述數(shù)據(jù)保護(hù)模塊由非易失性存儲、快速清除模塊組成，保護(hù)數(shù)據(jù)防御其篡改操作和快速清除敏感數(shù)據(jù)。
8.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述物理安全探測單元由外部物理探測、溫度、電壓、時鐘傳感器探測、eFuse保護(hù)單元、隨機噪聲源組成，用于防御各種物理入侵。
9.根據(jù)權(quán)利要求I所述的電子支付安全芯片，其特征在于所述硬件加解密引擎，由AES, DES, RSA、SHA高速硬件加密引擎組成，用于在信息交付中的信息快速加解密。
專利摘要本實用新型涉及一種電子支付安全芯片，包括CPU、USB、存儲模塊、通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元和硬件加解密引擎，其中CPU、存儲模塊和USB通過AHB總線連接，通用串行接口、銀行卡讀取接口、數(shù)據(jù)保護(hù)模塊、物理安全探測單元通過APB總線連接，硬件加密引擎通過AHB總線或APB總線與芯片系統(tǒng)連接，CPU作為芯片系統(tǒng)主控，AHB總線和APB總線通過轉(zhuǎn)接橋進(jìn)行連接。本實用新型要解決的技術(shù)問題，在于提供一種電子支付交易中高安全的安全支付芯片，其具有高安全、高集成、低功耗、低成本等特點。
文檔編號G06K19/077GK202632343SQ20122027536
公開日2012年12月26日 申請日期2012年6月12日 優(yōu)先權(quán)日2012年6月12日
發(fā)明者宋慰云, 林峰, 陳挺立, 汪孝晃, 葉明統(tǒng) 申請人:福建睿矽微電子科技有限公司