專利名稱：一種基于總線從單元接口的時(shí)鐘管理模塊的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子領(lǐng)域，涉及一種基于從單元接口的低功耗設(shè)計(jì)裝置，尤其是一種從單元接口中增加相應(yīng)的時(shí)鐘管理模塊，該時(shí)鐘管理模塊能有效降低從單元的功耗。
技術(shù)背景隨著集成電路規(guī)模的增大和工作頻率的提高，低功耗已經(jīng)成為除面積、性能之外的主要設(shè)計(jì)目標(biāo)。功耗主要分為動(dòng)態(tài)功耗和靜態(tài)功耗，在0. 13um以上的設(shè)計(jì)中，動(dòng)態(tài)功耗占系統(tǒng)功耗的主要部分；但在納米尺度的設(shè)計(jì)中，泄露電流成為影響功耗的關(guān)鍵因素。低功耗設(shè)計(jì)貫穿了 IC設(shè)計(jì)的整個(gè)流程。在系統(tǒng)級(jí)、邏輯級(jí)、電路級(jí)、物理級(jí)等各個(gè)設(shè)計(jì)層次上，有相應(yīng)的低功耗設(shè)計(jì)方法。這里主要介紹一下各設(shè)計(jì)層次的低功耗設(shè)計(jì)技術(shù)。系統(tǒng)級(jí)主要的低功耗設(shè)計(jì)技術(shù)如下 滿足用戶功能、性能的基礎(chǔ)上，盡量使用低電壓。 電源縮放技術(shù)，采用多電壓供電。在劃分供電區(qū)域時(shí)，要與設(shè)計(jì)的層次結(jié)構(gòu)一致，如在SoC系統(tǒng)中，處理器核、10、存儲(chǔ)器可以使用不同的工作電壓。 選擇低功耗的算法和IP。如用格雷碼比用二進(jìn)制編碼翻轉(zhuǎn)少，功耗更低。 采用并行和流水處理，降低時(shí)鐘頻率。 系統(tǒng)級(jí)的時(shí)鐘分配方案。根據(jù)應(yīng)用要求，將系統(tǒng)設(shè)置為不同的工作模式，在不同的工作模式下，可選用不同頻率的時(shí)鐘，并且將一些不需要的模塊的時(shí)鐘關(guān)掉。例如，可將一個(gè)系統(tǒng)分為四種模式Normal、Slow、IDLE、Sleep。在不同模式下，時(shí)鐘分配不同，如表I。表I時(shí)鐘分配方案示例
~\~lrn
Normal 用PLL的時(shí)鐘，送到core及外圍電路Slow 使用外部時(shí)鐘(較慢)
IDLE 只將時(shí)鐘送給外圍電路，關(guān)掉core的時(shí)鐘 Sleep 只給時(shí)鐘喚醒電路等提供時(shí)鐘RTL級(jí)的低功耗設(shè)計(jì)技術(shù)如下 操作數(shù)隔離。若某段時(shí)間內(nèi)，數(shù)據(jù)通路的輸出無(wú)用，那么將它的輸入置成固定值，這樣數(shù)據(jù)通路沒(méi)有翻轉(zhuǎn)，功耗自會(huì)降低。 時(shí)鐘門控。動(dòng)態(tài)的關(guān)閉設(shè)計(jì)中空閑或者未進(jìn)行有用運(yùn)算的部分的時(shí)鐘?？梢杂行Ы档蜁r(shí)鐘樹(shù)的功耗，應(yīng)用較為廣泛，主要有模塊級(jí)的門控時(shí)鐘和寄存器級(jí)的門控時(shí)鐘，寄存器級(jí)的門控時(shí)鐘可以EDA工具自動(dòng)插入。電路級(jí)的低功耗設(shè)計(jì)技術(shù)如下[0016] 在電路設(shè)計(jì)階段，通過(guò)更改電路結(jié)構(gòu)來(lái)降低功耗，如存儲(chǔ)器設(shè)計(jì)中，采用動(dòng)態(tài)閾值 SRAM。物理級(jí)低功耗設(shè)計(jì)技術(shù)如下 可以將翻轉(zhuǎn)活動(dòng)很頻繁的節(jié)點(diǎn)，采用低電容的金屬層布線或者使翻轉(zhuǎn)率高的節(jié)點(diǎn)盡可能地短等。在所述的各設(shè)計(jì)層次的低功耗設(shè)計(jì)技術(shù)中，在越高的設(shè)計(jì)層次采取措施，降功耗的效果就越好。一般芯片的設(shè)計(jì)中，動(dòng)態(tài)功耗占系統(tǒng)功耗的主要部分，而時(shí)鐘樹(shù)上的功耗又是動(dòng)態(tài)功耗的大部分，因此低功耗設(shè)計(jì)主要圍繞降低時(shí)鐘功耗展開(kāi)。一般情況下，在系統(tǒng)級(jí)采用合理的時(shí)鐘分配方案或者采用多電壓供電技術(shù)對(duì)core和IO分別供電等方式降低功耗；在RTL級(jí)使用自動(dòng)化工具插入門控時(shí)鐘以降低時(shí)鐘樹(shù)的功耗。對(duì)于航天產(chǎn)品功耗有很高的要求，僅僅依靠上述的低功耗設(shè)計(jì)技術(shù)難以滿足型號(hào)要求。因此，必須綜合考慮各種設(shè)計(jì)技術(shù)，提出更加有效的設(shè)計(jì)方案
實(shí)用新型內(nèi)容
為了滿足航天產(chǎn)品對(duì)功耗的嚴(yán)苛要求，本發(fā)明以一個(gè)嶄新的思路，將系統(tǒng)中的任一個(gè)總線從單元模塊當(dāng)成一個(gè)子系統(tǒng)，并在該子系統(tǒng)的設(shè)計(jì)中采用以往系統(tǒng)設(shè)計(jì)才考慮的時(shí)鐘分配方案，根據(jù)從單元不同的工作狀態(tài)(支持從單元四種工作模式)，提供給其不同的時(shí)鐘頻率，而不是簡(jiǎn)單的利用門控時(shí)鐘關(guān)閉模塊時(shí)鐘。根據(jù)此理論設(shè)計(jì)了一種基于從單元接口的低功耗時(shí)鐘管理模塊。本實(shí)用新型采用的技術(shù)方案是在從單元接口模塊中增加時(shí)鐘管理模塊，主要包括時(shí)鐘控制模塊、分頻模塊及三個(gè)配置寄存器。用戶根據(jù)應(yīng)用的需要，通過(guò)編程寄存器實(shí)現(xiàn)對(duì)上述模塊的管理，從而在功耗、功能和電氣特性之間取得一個(gè)較好的折中。該模塊可以為外設(shè)提供標(biāo)準(zhǔn)運(yùn)行模式、可選運(yùn)行模式、禁止模式和片上調(diào)試模式四種不同的工作模式。本實(shí)用新型公開(kāi)的一種基于總線從單元接口的時(shí)鐘管理模塊，包括時(shí)鐘控制模塊、時(shí)鐘分頻模塊和寄存器單元；所述時(shí)鐘控制模塊和時(shí)鐘分頻模塊通過(guò)總線連接，在時(shí)鐘分頻模塊上設(shè)置有四個(gè)時(shí)鐘門控單元、分頻控制器及一個(gè)多路選擇器。所述寄存器單兀包括standard Scaler寄存器、optional Scaler寄存器、時(shí)鐘管理寄存器，其中standard Scaler寄存器和optional Scaler寄存器都與時(shí)鐘管理寄存器的Mode位連接至?xí)r鐘分頻模塊的多路選擇器，多路選擇器根據(jù)時(shí)鐘管理寄存器的Mode位決定加載standardScaler寄存器或者optional Scaler寄存器的值對(duì)系統(tǒng)時(shí)鐘分頻；時(shí)鐘管理寄存器除mode位之外全部連接至?xí)r鐘控制模塊。所述時(shí)鐘控制模塊與時(shí)鐘分頻模塊內(nèi)的各個(gè)時(shí)鐘門控單元及時(shí)鐘管理寄存器的各個(gè)控制位相連接。本實(shí)用新型的有益效果是可以根據(jù)總線從單元的工作狀態(tài)，動(dòng)態(tài)的通過(guò)軟、硬件改變或者關(guān)閉從單元模塊的時(shí)鐘，降低整個(gè)系統(tǒng)的功耗。該模塊在XX芯片已經(jīng)成功應(yīng)用并流片，將整個(gè)SoC系統(tǒng)的功耗由0. 96W降低到0. 85ff(以上數(shù)據(jù)來(lái)自同一款芯片的兩次流片之后的測(cè)試結(jié)果)。

[0026]圖I是基于總線接口的從單元時(shí)鐘管理模塊；圖2是低功耗時(shí)鐘管理單元與UART的時(shí)鐘連接示意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步詳細(xì)描述參見(jiàn)圖1-2，本實(shí)用新型采用的技術(shù)方案是在從單元接口模塊中增加時(shí)鐘管理模塊，主要包括時(shí)鐘控制模塊、分頻模塊及三個(gè)配置寄存器。用戶根據(jù)應(yīng)用的需要，通過(guò)編程寄存器實(shí)現(xiàn)對(duì)上述模塊的管理，從而在功耗、功能和電氣特性之間取得一個(gè)較好的折中。該模塊可以為外設(shè)提供標(biāo)準(zhǔn)運(yùn)行模式、可選運(yùn)行模式、禁止模式和片上調(diào)試模式四種不同的工作模式。本實(shí)用新型提出的一種基于總線從單元接口的時(shí)鐘管理模塊，包括時(shí)鐘控制模塊、時(shí)鐘分頻模塊和寄存器單元；所述時(shí)鐘控制模塊和時(shí)鐘分頻模塊通過(guò)總線連接，在時(shí)鐘分頻模塊上設(shè)置有四個(gè)時(shí)鐘門控單元、分頻控制器及一個(gè)多路選擇器。所述時(shí)鐘控制模塊與時(shí)鐘分頻模塊內(nèi)的各個(gè)時(shí)鐘門控單元及時(shí)鐘管理寄存器的各個(gè)控制位相連接。連接關(guān)系如圖I所示。注圖I中符號(hào)>表示一個(gè)時(shí)鐘門控單元。所述寄存器單兀，包括standard Scaler寄存器、optional Scaler寄存器、時(shí)鐘管理寄存器，其中standard Scaler寄存器、optional Scaler寄存器和時(shí)鐘管理寄存器的Mode位連接至?xí)r鐘分頻模塊的多路選擇器，多路選擇器根據(jù)時(shí)鐘管理寄存器的Mode位決定加載standard Scaler寄存器或者optional Scaler寄存器的值對(duì)系統(tǒng)時(shí)鐘分頻。時(shí)鐘管理寄存器除mode位之外全部連接至?xí)r鐘控制模塊。所述時(shí)鐘控制模塊，與時(shí)鐘分頻模塊內(nèi)的各個(gè)時(shí)鐘門控單元及時(shí)鐘管理寄存器的各個(gè)控制位相連接，并有輔助控制從單元模塊是否工作的外部信號(hào)。該模塊根據(jù)外部信號(hào)和寄存器單元中時(shí)鐘管理寄存器某些位管理如圖I的各個(gè)時(shí)鐘門控單元。所述時(shí)鐘分頻模塊，包括四個(gè)時(shí)鐘門控單元、分頻控制器及一個(gè)多路選擇器，其內(nèi)部連接關(guān)系如圖I所示。另外有一個(gè)系統(tǒng)時(shí)鐘輸入信號(hào)、一個(gè)系統(tǒng)輸出信號(hào)及一個(gè)工作時(shí)鐘輸出信號(hào)。該模塊主要特征為分頻和加載。根據(jù)時(shí)鐘管理寄存器的mode位決定加載不同的分頻值到分頻控制器。每次分頻控制的定時(shí)器下溢時(shí)觸發(fā)分頻寄存器中的分頻器值(scaler, oscaler)重加載，同時(shí)打開(kāi)時(shí)鐘門控2,為外設(shè)輸出工作時(shí)鐘。寄存器單元的具體定義如下時(shí)鐘控制寄存器CCR 偏移地址 0x00000000 復(fù)位值0x權(quán)利要求1.一種基于總線從單元接口的時(shí)鐘管理模塊，其特征在于包括時(shí)鐘控制模塊、時(shí)鐘分頻模塊和寄存器單元；所述時(shí)鐘控制模塊和時(shí)鐘分頻模塊通過(guò)總線連接，在時(shí)鐘分頻模塊中設(shè)置有四個(gè)時(shí)鐘門控單元、分頻控制器及一個(gè)多路選擇器。
2.如權(quán)利要求I所述的時(shí)鐘管理模塊，其特征在于所述寄存器單元包括standardScaler寄存器、optional Scaler寄存器、時(shí)鐘管理寄存器，其中standard Scaler寄存器和optionalScaler寄存器都與時(shí)鐘管理寄存器的Mode位連接至?xí)r鐘分頻模塊的多路選擇器，多路選擇器根據(jù)時(shí)鐘管理寄存器的Mode位決定加載standard Scaler寄存器或者optional Scaler寄存器的值對(duì)系統(tǒng)時(shí)鐘分頻；時(shí)鐘管理寄存器除mode位之外全部連接至?xí)r鐘控制模塊。
3.如權(quán)利要求I所述的時(shí)鐘管理模塊，其特征在于所述時(shí)鐘控制模塊與時(shí)鐘分頻模塊內(nèi)的各個(gè)時(shí)鐘門控單元及時(shí)鐘管理寄存器的各個(gè)控制位相連接?！?br> 專利摘要本實(shí)用新型公開(kāi)了一種基于總線從單元接口的時(shí)鐘管理模塊，包括時(shí)鐘控制模塊、時(shí)鐘分頻模塊和寄存器單元；所述時(shí)鐘控制模塊和時(shí)鐘分頻模塊通過(guò)總線連接，在時(shí)鐘分頻模塊上設(shè)置有時(shí)鐘門控模塊和寄存器單元。本實(shí)用新型的有益效果是可以根據(jù)總線從單元的工作狀態(tài)，動(dòng)態(tài)的通過(guò)軟、硬件改變或者關(guān)閉從單元模塊的時(shí)鐘，從而降低整個(gè)系統(tǒng)的功耗，增強(qiáng)航天元器件的競(jìng)爭(zhēng)力。該模塊已經(jīng)成功應(yīng)用并流片，將整個(gè)SoC系統(tǒng)的功耗由0.96W降低到0.85W。
文檔編號(hào)G06F1/06GK202494949SQ20122011468
公開(kāi)日2012年10月17日 申請(qǐng)日期2012年3月23日 優(yōu)先權(quán)日2012年3月23日
發(fā)明者李小波, 段青亞, 盛廷義, 趙恒星, 陳慶宇 申請(qǐng)人:中國(guó)航天科技集團(tuán)公司第九研究院第七七一研究所