移動終端的存儲器與處理器的連接方法和連接結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明涉及一種簡化印刷電路板走線的移動終端的存儲器與處理器的連接方法，適用于同步動態(tài)隨機存儲器，該存儲器包括多個第一數(shù)據(jù)引腳，每8位第一數(shù)據(jù)引腳對應(yīng)多個第一控制引腳，該處理器包括多個第二數(shù)據(jù)引腳，每8位第二數(shù)據(jù)引腳對應(yīng)多個第二控制引腳，該方法包括以下步驟：將該存儲器的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組；將該處理器的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組；將該多個第一引腳組與該多個第二引腳組進行配對；以及在形成配對的第一引腳組和第二引腳組之間，將第一控制引腳與第二控制引腳一一對應(yīng)地連接，而將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
【專利說明】移動終端的存儲器與處理器的連接方法和連接結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及移動終端的印刷電路板布局設(shè)計，更具體地說，涉及一種移動終端的存儲器與處理器的連接方法和連接結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著智能手機和平板電腦的逐漸普及，具有通話、網(wǎng)上瀏覽、多媒體應(yīng)用、地圖導航等功能的移動終端儼然成為人們的生活必需品。由于不斷增長的應(yīng)用需求，移動終端處理能力不斷提高，存儲介質(zhì)容量不斷增長，操作系統(tǒng)也日趨復(fù)雜。相應(yīng)地，處理器及存儲器的位數(shù)已增長到可觀的32位并在繼續(xù)增長。這樣，移動終端內(nèi)部的印刷電路板(PCB)上的元器件的連線將更加復(fù)雜。
[0003]以存儲器為例，在手機中往往采用SDRAM (同步動態(tài)隨機存儲器)，例如SDR-SDRAM(單倍速率同步動態(tài)隨機存儲器)或DDR-SDRAM(雙倍速率同步動態(tài)隨機存儲器)、DDR2-SDRAM或DDR3-SDRAM作為代碼的運行空間。當使用32位位寬的DDR-SDRAM芯片時，常規(guī)上會將處理器(CPU)的數(shù)據(jù)引腳D31-DO與DDR-SDRAM芯片的數(shù)據(jù)引腳D31-DO做如圖1A、1B所示的一一對應(yīng)地連接，連接方式如下:
[0004]CPU的數(shù)據(jù)引腳DO與DDR-SDRAM芯片的數(shù)據(jù)引腳DO相連接；
[0005]CPU的數(shù)據(jù)引腳Dl與DDR-SDRAM芯片的數(shù)據(jù)引腳Dl相連接；
[0006]CPU的數(shù)據(jù)引腳D2與DDR-SDRAM芯片的數(shù)據(jù)引腳D2相連接；
[0007]CPU的數(shù)據(jù)引腳D3與DDR-SDRAM芯片的數(shù)據(jù)引腳D3相連接；
[0008]............[0009]依次類推；
[0010]CPU的數(shù)據(jù)引腳D28與DDR-SDRAM芯片的數(shù)據(jù)引腳D28相連接；
[0011]CPU的數(shù)據(jù)引腳D29與DDR-SDRAM芯片的數(shù)據(jù)引腳D29相連接；
[0012]CPU的數(shù)據(jù)引腳D30與DDR-SDRAM芯片的數(shù)據(jù)引腳D30相連接；
[0013]CPU的數(shù)據(jù)引腳D31與DDR-SDRAM芯片的數(shù)據(jù)引腳D31相連接。
[0014]由于處理器和DDR芯片之間的數(shù)據(jù)引腳必須一一對應(yīng)，并且要求走等長線，這給PCB板的走線帶來極大困難。

【發(fā)明內(nèi)容】

[0015]本發(fā)明所要解決的技術(shù)問題是提供一種可以簡化印刷電路板走線的移動終端的存儲器與和處理器的連接方法和連接結(jié)構(gòu)。
[0016]常規(guī)的處理器和存儲器的連接方式，在連接處理器和存儲器的數(shù)據(jù)引腳時，習慣地將相同位置的數(shù)據(jù)引腳相連接，以保證兩者間數(shù)據(jù)傳輸和命令操作的準確性。然而本申請的發(fā)明人通過分析后發(fā)現(xiàn)，對于同步靜態(tài)隨機存儲器而言，由于其存儲的基本單位為“字節(jié)”，當連接處理器和存儲器的數(shù)據(jù)引腳時，只要將數(shù)據(jù)引腳以8位(即I字節(jié))為一組分成若干組分別連接，而不考慮組內(nèi)的各個數(shù)據(jù)引腳之間的對應(yīng)連接關(guān)系，即使存在數(shù)據(jù)引腳的錯位連接，也不會造成數(shù)據(jù)傳輸和命令操作的準確性。
[0017]基于上述分析，本發(fā)明提出一種移動終端的存儲器與處理器的連接方法，適用于同步動態(tài)隨機存儲器，該存儲器包括多個第一數(shù)據(jù)引腳，每8位第一數(shù)據(jù)引腳對應(yīng)多個第一控制引腳，該處理器包括多個第二數(shù)據(jù)引腳，每8位第二數(shù)據(jù)引腳對應(yīng)多個第二控制引腳，該方法包括以下步驟:將該存儲器的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組；將該處理器的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組；將該多個第一引腳組與該多個第二引腳組進行配對；以及在形成配對的第一引腳組和第二引腳組之間，將第一控制引腳與第二控制引腳一一對應(yīng)地連接，而將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
[0018]在本發(fā)明的一實施例中，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括:將處于相同位置的第一引腳組和第二引腳組進行配對。
[0019]在本發(fā)明的一實施例中，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括:將處于不同位置的第一引腳組和第二引腳組進行配對。
[0020]在本發(fā)明的一實施例中，將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接的步驟包括:根據(jù)該存儲器與該處理器所安裝的印刷電路板的走線要求進行連接。
[0021]本發(fā)明另提出一種移動終端的存儲器與處理器的連接結(jié)構(gòu)，適用于同步動態(tài)隨機存儲器，該連接結(jié)構(gòu)包括存儲器及處理器。該存儲器包括多個第一數(shù)據(jù)引腳，每8位第一數(shù)據(jù)引腳對應(yīng)多個第一控制引腳。該處理器包括多個第二數(shù)據(jù)引腳，每8位第二數(shù)據(jù)引腳對應(yīng)多個第二控制引腳。其中，該存儲器的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組，該處理器的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組；該多個第一引腳組與該多個第二引腳組分別形成配對，且在形成配對的第一引腳組和第二引腳組之間，第一控制引腳與第二控制引腳一一對應(yīng)地連接，而8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
[0022]在本發(fā)明的一實施例中，進行配對的第一引腳組和第二引腳組均處于相同位置。
[0023]在本發(fā)明的一實施例中，進行配對的第一引腳組與第二引腳組中至少部分處于不同位置。
[0024]在本發(fā)明的一實施例中，該存儲器為單倍速率同步動態(tài)隨機存儲器。
[0025]在本發(fā)明的一實施例中，該存儲器為雙倍速率同步動態(tài)隨機存儲器。
[0026]在本發(fā)明的一實施例中，該存儲器的第一數(shù)據(jù)引腳為16位、32位或64位，該處理器的第二數(shù)據(jù)引腳為16位、32位或64位。
[0027]本發(fā)明由于將移動終端的同步隨機靜態(tài)存儲器與處理器進行連接時，將數(shù)據(jù)引腳分組并允許組內(nèi)的數(shù)據(jù)引腳任意進行連接，這使得在設(shè)計時可以根據(jù)PCB信號連接情況，對各數(shù)據(jù)引腳進行信號線調(diào)整以找到簡化PCB走線的連接方式。
【專利附圖】

【附圖說明】
[0028]為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā)明的【具體實施方式】作詳細說明，其中:
[0029]圖1A、1B示出手機中處理器和存儲器芯片的常規(guī)連接方式。
[0030]圖2A-2C示出本發(fā)明一實施例的處理器和存儲器芯片的連接方式。[0031]圖3示出本發(fā)明一實施例的處理器和存儲器芯片之間的低8位數(shù)據(jù)存在錯位連接的情況。
[0032]圖4示出本發(fā)明一實施例的處理器和存儲器芯片之間的字節(jié)存在錯位連接的情況。
[0033]圖5示出本發(fā)明一實施例的處理器和存儲器芯片的連接方法。
【具體實施方式】
[0034]對于同步靜態(tài)隨機存儲器(SDRAM)而言，其存儲的基本單位為“字節(jié)”，并且每8位數(shù)據(jù)引腳配備轉(zhuǎn)用控制引腳。以目前的SDRAM而言，控制引腳的數(shù)量為兩個。目前常規(guī)的方法方法是將SDRAM的第一數(shù)據(jù)引腳與處理器(CPU)的第二數(shù)據(jù)引腳一一對應(yīng)地連接。即，相同位置的數(shù)據(jù)引腳進行連接。以低8位數(shù)據(jù)引腳為例，會將CPU的D(TD7和同步靜態(tài)隨機存儲器的D(TD7 —一對應(yīng)進行相連接，CPU的第二數(shù)據(jù)引腳DO與SDRAM的第一數(shù)據(jù)引腳DO連接，CPU的第二數(shù)據(jù)引腳Dl與SDRAM的第一數(shù)據(jù)引腳Dl連接，以此類推。按照常規(guī)的連接方法，在印刷電路板(PCB )布線時，難免會出現(xiàn)數(shù)據(jù)線交叉的情況，因此PCB布線時會出現(xiàn)換層或繞線的情況。
[0035]然而通過分析發(fā)現(xiàn)，上述數(shù)據(jù)引腳之間一一對應(yīng)地連接并非是必要的。數(shù)據(jù)引腳之間的錯位連接看上去是種錯誤，但意外的是，它對數(shù)據(jù)的讀寫卻沒有影響。
[0036]以D(TD7位數(shù)據(jù)為例，如圖3所示，假設(shè)CPU和SDRAM之間的連接為CPU的DO與SDRAM的Dl相連，CPU的Dl與SDRAM的DO相連，其余信號線D2?D7——對應(yīng)。當CPU內(nèi)欲向SDRAM內(nèi)的A地址處寫入數(shù)據(jù)為00000001，那么由于數(shù)據(jù)線交叉錯位，SDRAM空間內(nèi)A地址處所存數(shù)據(jù)實際為00000010 ;當CPU欲從SDRAM的A地址處讀出低8位數(shù)據(jù)時，SDRAM內(nèi)實際存儲數(shù)據(jù)為00000010，但由于數(shù)據(jù)線交叉錯位，讀到CPU內(nèi)部后數(shù)據(jù)應(yīng)該為00000001，這說明CPU向A地址處寫入數(shù)據(jù)00000001后再從該地址處讀出數(shù)據(jù)仍是00000001。
[0037]因此分析的結(jié)論是，D(TD7內(nèi)數(shù)據(jù)錯誤對CPU而言在進行低8位數(shù)據(jù)讀寫時是沒有影響的。這一結(jié)論可以推廣到任意位置的數(shù)據(jù)引腳，例如高8位數(shù)據(jù)引腳。
[0038]進一步，上述錯位不會影響CPU對SDRAM的命令操作。根據(jù)SDRAM性質(zhì)可知，CPU對 SDRAM (SDR-SDRAM、DDR-SDRAM、DDR2-SDRAM、DDR3-SDRAM)的命令操作，完全由控制信號線及地址線有關(guān)，與數(shù)據(jù)線無關(guān)。命令操作包括:寄存器寫入和寄存器讀取、Burst設(shè)置和burst操作、預(yù)充電設(shè)置和預(yù)充電操作等所有的命令操作，如IB所示,命令操作僅與CKE、CK、CK#、CS、WE、CAS、RAS、BANKO、BANK 1、Addr ess相關(guān)，與數(shù)據(jù)信號線無關(guān)，所以數(shù)據(jù)引腳的錯位不會影響CPU對SDRAM的命令操作。
[0039]這樣，當連接CPU和SDRAM的數(shù)據(jù)引腳時，只要將數(shù)據(jù)引腳以8位(即I字節(jié))為一組分成若干組配對連接，而不考慮組內(nèi)的各個數(shù)據(jù)引腳之間的對應(yīng)連接關(guān)系，即使存在數(shù)據(jù)引腳的錯位連接，也不會造成數(shù)據(jù)傳輸和命令操作的準確性。
[0040]在本發(fā)明的上下文中，SDRAM包含 SDR-SDRAM、DDR-SDRAM、DDR2-SDRAM、DDR3-SDRAM,以及今后出現(xiàn)的SDRAM類型的存儲器。
[0041]因此，本發(fā)明所提出的一種移動終端的存儲器與處理器的連接方法，參照圖5所示，該方法包括以下步驟:
[0042]在步驟501，將SDRAM的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組。參照圖2A和2B所示，SDRAM的第一數(shù)據(jù)引腳D31-D0，及其對應(yīng)的第一控制引腳DQS3-DQS0，DQM3-DQM0被分為4個第一引腳組。在此，按字節(jié)從低到高稱之為引腳組O、引腳組1、引腳組2、引腳組3。
[0043]在步驟502，將CPU的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組。參照圖2A和2B所示，CPU的第二數(shù)據(jù)引腳D31-D0，及其對應(yīng)的第二控制引腳DQS3-DQS0, DQM3-DQM0被分為4個第二引腳組。在此，按字節(jié)從低到高稱之為引腳組O、引腳組1、引腳組2、引腳組3。
[0044]在步驟503，將多個第一引腳組與多個第二引腳組進行配對。
[0045]仍然參照圖2A和2B所示，通常的配對，可以將位于相同位置(即相同序號)的引腳組進行配對。例如，SDRAM的引腳組O和CPU的引腳組O配對，SDRAM的引腳組I和CPU的引腳組I配對，SDRAM的引腳組2和CPU的引腳組2配對，SDRAM的引腳組3和CPU的引腳組3配對。
[0046]在步驟504，在形成配對的第一引腳組和第二引腳組之間，將第一控制引腳與第二控制引腳一一對應(yīng)地連接，而將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
[0047]仍然參照圖2A和2B所示，各個形成的配對的引腳組之間，控制引腳仍然嚴格地——對應(yīng)連接。例如SDRAM的其中一第一控制弓I腳DQSO與CPU的其中一第二控制弓I腳DQSO連接，SDRAM的另一第一控制引腳DQSO與CPU的另一第二控制引腳DQSO連接。但是，8位數(shù)據(jù)引腳之間可以任意地連接。例如SDRAM的低8位數(shù)據(jù)引腳D7-D0與CPU的低8位數(shù)據(jù)引腳之間可以任意連接。圖2A、2B中的矩形框示出這種任意連接關(guān)系。
[0048]上述任意連接的好處是，而是可以根據(jù)PCB信號連接情況，對各數(shù)據(jù)引腳進行信號線調(diào)整。這樣，能夠找到更優(yōu)的方式，完成數(shù)據(jù)引腳間的信號線連接。理想的情況是，能夠找到一種最優(yōu)的方式，用一層PCB，完成數(shù)據(jù)引腳的信號線連接。這樣，既可以簡化PCB走線、不出現(xiàn)交叉，又可以很好的控制數(shù)據(jù)線的等長要求。
[0049]需要說明的是，本發(fā)明的實施例的重點在于SDRAM和CPU之間的數(shù)據(jù)引腳的連接方式，而對地址引腳及總控制引腳間的連接關(guān)系不做特別限定。通常而言，這些地址引腳及總控制引腳間仍然按照一一對應(yīng)的方式進行連接，例如圖2C所示。
[0050]在上述實施例的步驟503中，是將位于相同位置(即相同序號)的引腳組進行配對。但在另一實施例中，可以將處于不同位置(即不同序號)的第一引腳組和第二引腳組進行配對。換言之，引腳組的配對可以不考慮各引腳組在所有引腳組中所處的位置，而進行任意配對。例如參照圖4所示，例如，將SDRAM的引腳組O和CPU的引腳組I配對，SDRAM的引腳組I和CPU的引腳組O配對，SDRAM的引腳組2和CPU的引腳組2配對，SDRAM的引腳組3和CPU的引腳組3配對。這樣，SDRAM與CPU之間進行配對的引腳組之間至少有一部分處于不同位置。這時，配對后的引腳組內(nèi)的數(shù)據(jù)引腳之間的連接關(guān)系仍然可以是任意的。
[0051]上面的實施例中，雖然以32位的SDRAM為例進行說明，但可以理解的是，本發(fā)明的實施例適用于16位或64位的SDRAM與相同位數(shù)的CPU之間的連接。
[0052]本發(fā)明的實施例在將移動終端的同步隨機靜態(tài)存儲器與處理器進行連接時，將數(shù)據(jù)引腳分組并允許組內(nèi)的數(shù)據(jù)引腳任意進行連接，這使得在設(shè)計時可以根據(jù)PCB信號連接情況，對各數(shù)據(jù)引腳進行信號線調(diào)整以找到簡化PCB走線的連接方式。
[0053]雖然本發(fā)明已參照當前的具體實施例來描述，但是本【技術(shù)領(lǐng)域】中的普通技術(shù)人員應(yīng)當認識到，以上的實施例僅是用來說明本發(fā)明，在沒有脫離本發(fā)明精神的情況下還可作出各種等效的變化或替換，因此，只要在本發(fā)明的實質(zhì)精神范圍內(nèi)對上述實施例的變化、變型都將落在本申請的權(quán)利要求書的范圍內(nèi)。
【權(quán)利要求】
1.一種移動終端的存儲器與處理器的連接方法，適用于同步動態(tài)隨機存儲器，該存儲器包括多個第一數(shù)據(jù)引腳，每8位第一數(shù)據(jù)引腳對應(yīng)多個第一控制引腳，該處理器包括多個第二數(shù)據(jù)引腳，每8位第二數(shù)據(jù)引腳對應(yīng)多個第二控制引腳，該方法包括以下步驟: 將該存儲器的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組； 將該處理器的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組； 將該多個第一引腳組與該多個第二引腳組進行配對；以及 在形成配對的第一引腳組和第二引腳組之間，將第一控制引腳與第二控制引腳一一對應(yīng)地連接，而將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
2.如權(quán)利要求1所述的移動終端的存儲器與處理器的連接方法，其特征在于，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括: 將處于相同位置的第一引腳組和第二引腳組進行配對。
3.如權(quán)利要求1所述的移動終端的存儲器與處理器的連接方法，其特征在于，將該多個第一引腳組與該多個第二引腳組進行配對的步驟包括: 將處于不同位置的第一引腳組和第二引腳組進行配對。
4.如權(quán)利要求1所述的移動終端的存儲器與處理器的連接方法，其特征在于，將8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接的步驟包括: 根據(jù)該存儲器與該處理器所安裝的印刷電路板的走線要求進行連接。
5.一種移動終端的存儲器與處理器的連接結(jié)構(gòu)，適用于同步動態(tài)隨機存儲器，該連接結(jié)構(gòu)包括: 存儲器，包括多個第一數(shù)據(jù)引腳，每8位第一數(shù)據(jù)引腳對應(yīng)多個第一控制引腳； 處理器，包括多個第二數(shù)據(jù)引腳，每8位第二數(shù)據(jù)引腳對應(yīng)多個第二控制引腳； 其中，該存儲器的第一數(shù)據(jù)引腳及其對應(yīng)的第一控制引腳按字節(jié)分為多個第一引腳組，該處理器的第二數(shù)據(jù)引腳及其對應(yīng)的第二控制引腳按字節(jié)分為多個第二引腳組；該多個第一引腳組與該多個第二引腳組分別形成配對，且在形成配對的第一引腳組和第二引腳組之間，第一控制引腳與第二控制引腳一一對應(yīng)地連接，而8位第一數(shù)據(jù)引腳與8位第二數(shù)據(jù)引腳任意地連接。
6.如權(quán)利要求5所述的移動終端的存儲器與處理器的連接結(jié)構(gòu)，其特征在于，進行配對的第一引腳組和第二引腳組均處于相同位置。
7.如權(quán)利要求5所述的移動終端的存儲器與處理器的連接結(jié)構(gòu)，其特征在于，進行配對的第一引腳組與第二引腳組中至少部分處于不同位置。
8.如權(quán)利要求5所述的移動終端的存儲器與處理器的連接結(jié)構(gòu)，該存儲器為單倍速率同步動態(tài)隨機存儲器。
9.如權(quán)利要求5所述的移動終端的存儲器與處理器的連接結(jié)構(gòu)，該存儲器為雙倍速率同步動態(tài)隨機存儲器。
10.如權(quán)利要求5所述的移動終端的存儲器與處理器的連接結(jié)構(gòu)，該存儲器的第一數(shù)據(jù)引腳為16位、32位或64位，該處理器的第二數(shù)據(jù)引腳為16位、32位或64位。
【文檔編號】G06F13/16GK103870407SQ201210532216
【公開日】2014年6月18日 申請日期:2012年12月11日 優(yōu)先權(quán)日:2012年12月11日
【發(fā)明者】李斌 申請人:聯(lián)芯科技有限公司