專利名稱：處理器通信的制作方法
技術(shù)領(lǐng)域：
本申請(qǐng)涉及處理器通信，并且特別地但不排他地涉及用于控制共享存儲(chǔ)器數(shù)據(jù)流的處理器通信。主要應(yīng)用是用于控制訪問(wèn)在單個(gè)集成電路封裝上的共享存儲(chǔ)器的多處理器數(shù)據(jù)傳送，但是也可以在任何共享存儲(chǔ)器控制器中使用。
背景技術(shù)：
基于微處理器的系統(tǒng)越來(lái)越多地包含需要彼此通信的多個(gè)中央處理器單元(CPU)或者核。用于實(shí)現(xiàn)CPU核之間的這一通信的方法要使用共享存儲(chǔ)器的區(qū)域。然而，使用共享存儲(chǔ)器需要控制通過(guò)共享存儲(chǔ)器區(qū)域的數(shù)據(jù)流。例如，需要控制共享存儲(chǔ)器區(qū)域，以使得接收處理器在發(fā)送方已經(jīng)將數(shù)據(jù)放置到存儲(chǔ)器中之前不會(huì)試圖讀取數(shù)據(jù)，從而避免接收處理器訪問(wèn)舊數(shù)據(jù)的寫(xiě)后讀(read after write,RAW)風(fēng)險(xiǎn)。另外，應(yīng)當(dāng)對(duì)共享存儲(chǔ)器進(jìn)行控制，以使得發(fā)送處理器在接收方讀取存儲(chǔ)器上的數(shù)據(jù)之前不會(huì)試圖重寫(xiě)共享存儲(chǔ)器中的數(shù)據(jù)，從而避免接收方無(wú)法訪問(wèn)舊數(shù)據(jù)的讀后寫(xiě)(write after read, WAR)風(fēng)險(xiǎn)。已經(jīng)對(duì)這些風(fēng)險(xiǎn)進(jìn)行了研究，并且所提出的解決方案已經(jīng)在實(shí)現(xiàn)作為循環(huán)緩存的共享存儲(chǔ)器中的流控制中有所涉及，其中發(fā)送方發(fā)送寫(xiě)指針(WP)，其指示要由發(fā)送方向接收方發(fā)送數(shù)據(jù)的下一存儲(chǔ)器位置，并且接收方發(fā)送讀指針(RP)，其指示從接收方向發(fā)送方讀取的下一存儲(chǔ)器位置。在此類示例中，發(fā)送方將數(shù)據(jù)放置在緩存中，更新其本地寫(xiě)指針，并且向接收方發(fā)送新的指針值。接收方接收經(jīng)更新的寫(xiě)指針，將該寫(xiě)指針與其讀指針進(jìn)行比較，并且該比較使得接收方能夠確定其是否可以從當(dāng)前讀指針地址讀取數(shù)據(jù)(換言之，接收方在檢測(cè)到讀指針與寫(xiě)指針之間的差值大于閾值時(shí)，使得讀操作發(fā)生)。

當(dāng)在共享存儲(chǔ)器上執(zhí)行讀操作時(shí)，接收方繼而可以向發(fā)送方發(fā)送回經(jīng)更新的讀指針。發(fā)送方在接收到經(jīng)更新的讀指針之后，具有了接收方已經(jīng)從緩存讀取數(shù)據(jù)的信息，并且由此可以“清除”存儲(chǔ)器空間，這使得假如發(fā)送方寫(xiě)操作不會(huì)造成寫(xiě)指針趕上或者經(jīng)過(guò)讀指針，則發(fā)送方能夠再次寫(xiě)入數(shù)據(jù)。然而，處理器之間的這樣的指針通信需要足夠大的能夠?qū)ぶ氛麄€(gè)緩存的指針。例如，具有256個(gè)位置的緩存需要每指針最少8比特。另外，流控制可以將指針實(shí)現(xiàn)為(相對(duì)于緩存基址的)相對(duì)地址或者絕對(duì)地址。由此，讀指針和寫(xiě)指針通?？赡苄枰?2比特尋址能力(或者甚至每指針更高數(shù)目的比特)。另外，在發(fā)送方和接收方在隔開(kāi)顯著的布線距離的分離的芯片(或者相同的芯片)上時(shí)，此類的通信是有問(wèn)題的。在此類示例中，在發(fā)送方和接收方之間傳送多條線路的開(kāi)銷可能會(huì)高得不可接受。但是，已經(jīng)有這樣的建議，其他共享存儲(chǔ)器位置可以用于存儲(chǔ)讀指針和寫(xiě)指針的值，并且由此不需要在中央處理單元之間傳送寫(xiě)指針和讀指針，附加共享存儲(chǔ)器空間的使用將不同的通信負(fù)載放置到發(fā)送方和接收方二者上，以便輪詢經(jīng)更新的指針值的指針位置。另外，在發(fā)送方和接收方在分離的時(shí)鐘域的情況下，讀指針和寫(xiě)指針的通信需要附加的硬件來(lái)保證指針安全地通信而不會(huì)由于時(shí)鐘域邊界錯(cuò)誤而遭到損壞。另外，流控制設(shè)計(jì)確定發(fā)送方與接收方之間的公共傳送大小，使得發(fā)送方能夠維持本地讀指針和寫(xiě)指針，并且使得接收方能夠維持本地讀指針。此類示例還配置為允許發(fā)送方包含存儲(chǔ)器映射寄存器，其驅(qū)動(dòng)對(duì)接收方的請(qǐng)求信號(hào)。另外，在此類示例中，允許接收方包含另外的存儲(chǔ)器映射寄存器，該寄存器向發(fā)送方驅(qū)動(dòng)確認(rèn)信號(hào)。在此類示例中，發(fā)送方可以將數(shù)據(jù)放置到緩存中，更新發(fā)送方寫(xiě)指針，繼而將讀指針和寫(xiě)指針進(jìn)行比較，以使得在發(fā)送方確定緩存中的數(shù)據(jù)量大于所同意的傳送大小時(shí)，發(fā)送方通過(guò)向存儲(chǔ)器映射寄存器寫(xiě)入來(lái)置位請(qǐng)求信號(hào)。接收方看到所聲明的請(qǐng)求信號(hào)，并且從共享存儲(chǔ)器緩存讀取所同意的數(shù)據(jù)量。一旦接收方已經(jīng)讀取了數(shù)據(jù)，接收方就使用接收方存儲(chǔ)器映射寄存器將確認(rèn)信號(hào)反相。發(fā)送方繼而檢測(cè)確認(rèn)信號(hào)的邊沿，并且更新發(fā)送方讀指針，以便考慮從共享存儲(chǔ)器緩存讀取的數(shù)據(jù)。繼而，基于共享存儲(chǔ)器緩存的當(dāng)前填充水平，發(fā)送方可以選擇清除或者聲明請(qǐng)求信號(hào)。流控制的這些示例允許維持流控制，因?yàn)槌钦?qǐng)求被聲明，接收方將不會(huì)試圖從緩存讀取數(shù)據(jù)。而且，如果在確認(rèn)信號(hào)上的邊沿的序列保證發(fā)送方的讀指針的復(fù)制保持最新時(shí)，寫(xiě)指針通過(guò)讀指針，則發(fā)送方將不會(huì)將數(shù)據(jù)寫(xiě)入到緩存中。在這樣的示例中，在發(fā)送方和接收方之間僅需要兩條線，請(qǐng)求寫(xiě)線和確認(rèn)線。然而，請(qǐng)求和確認(rèn)信號(hào)需要在發(fā)送方和接收方之間非?？焖俚膫鞑ァ．?dāng)傳播較慢時(shí)，接收方可能在先前確認(rèn)邊沿已經(jīng)傳播通過(guò)以將請(qǐng)求解聲明之前輪詢了該請(qǐng)求，從而使得單個(gè)請(qǐng)求被發(fā)送方服務(wù)兩次。

發(fā)明內(nèi)容
本申請(qǐng)的目的是提供一種在兩個(gè)獨(dú)立時(shí)鐘的處理器之間通過(guò)共享存儲(chǔ)器區(qū)域的共享存儲(chǔ)器通信系統(tǒng)，該共享存儲(chǔ)器區(qū)域?qū)⒈挥米餮h(huán)緩存，同時(shí)使連接信號(hào)的數(shù)目最小化，并且容忍這些信號(hào)的高傳播延遲。本申請(qǐng)的實(shí)施方式的目的是解決以上問(wèn)題。根據(jù)本申請(qǐng)的第一方面，提供了一種處理器模塊，包括:處理器，配置用于與至少一個(gè)另一處理器模塊處理器共享數(shù)目；以及存儲(chǔ)器映射外圍設(shè)備，配置用于與至少一個(gè)另一處理器存儲(chǔ)器映射外圍設(shè)備通信，以控制數(shù)據(jù)的共享，其中，存儲(chǔ)器映射外圍設(shè)備包括發(fā)送方部分，該發(fā)送方部分包括:數(shù)據(jù)請(qǐng)求生成器，配置用于根據(jù)來(lái)自處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符；以及確認(rèn)等待信號(hào)生成器，配置用于根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出確認(rèn)等待信號(hào)，其中，數(shù)據(jù)請(qǐng)求生成器數(shù)據(jù)請(qǐng)求指示符另外取決于數(shù)據(jù)確認(rèn)信號(hào)，并且確認(rèn)等待信號(hào)生成器確認(rèn)等待信號(hào)另外取決于確認(rèn)等待寄存器寫(xiě)信號(hào)。數(shù)據(jù)請(qǐng)求生成器可以包括第一觸發(fā)器，配置用于接收作為置位輸入的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的確認(rèn)等待信號(hào)，并且輸出第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
數(shù)據(jù)請(qǐng)求生成器還可以包括AND邏輯組合器，配置用于接收作為第一輸入的第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)，并且輸出第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。數(shù)據(jù)請(qǐng)求生成器還可以包括XOR邏輯組合器，配置用于接收作為第一輸入的第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)和取決于數(shù)據(jù)確認(rèn)信號(hào)的第二輸入，并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。數(shù)據(jù)請(qǐng)求生成器還可以包括第二觸發(fā)器，配置用于輸出經(jīng)同步的第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)作為數(shù)據(jù)請(qǐng)求指示符。確認(rèn)等待信號(hào)生成器可以包括第一觸發(fā)器，配置用于接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自處理器的確認(rèn)等待寄存器寫(xiě)信號(hào)，并且向處理器輸出確認(rèn)等待信號(hào)。確認(rèn)等待信號(hào)生成器還可以包括邊沿檢測(cè)器，配置用于檢測(cè)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。確認(rèn)等待信號(hào)生成器還可以包括數(shù)據(jù)確認(rèn)同步器，配置用于將來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)同步到處理器模塊的時(shí)鐘域中。處理器可以配置用于經(jīng)由存儲(chǔ)器與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。根據(jù)本申請(qǐng)的第二方面，提供了一種處理器模塊，包括:處理器，配置用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)；以及存儲(chǔ)器映射外圍設(shè)備，配置用于與至少一個(gè)另一處理器存儲(chǔ)器映射外圍設(shè)備通信，以控制數(shù)據(jù)的共享，其中，存儲(chǔ)器映射外圍設(shè)備包括接收方部分，該接收方部分包括:數(shù)據(jù)確認(rèn)生成器，配置用于根據(jù)來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)；以及數(shù)據(jù)請(qǐng)求等待信號(hào)生成器，配置用于根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)和數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。數(shù)據(jù)確認(rèn)生成器可以包括翻轉(zhuǎn)觸發(fā)器，配置用于接收作為輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)。數(shù)據(jù)請(qǐng)求等待信號(hào)生成器可以包括XOR邏輯組合器，配置用于接收作為第一輸入的翻轉(zhuǎn)觸發(fā)器輸出，作為第二輸入的來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)，并且向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。數(shù)據(jù)請(qǐng)求等待信號(hào)生成器還可以包括數(shù)據(jù)請(qǐng)求同步器，配置用于將來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)同步到處理器模塊的時(shí)鐘域中。 處理器可以配置用于經(jīng)由存儲(chǔ)器與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。根據(jù)本申請(qǐng)的第三方面，提供了一種處理器模塊，包括:用于與至少一個(gè)另一處理器模塊共享數(shù)據(jù)的裝置；以及用于與至少一個(gè)另一處理器通信以控制數(shù)據(jù)的共享的裝置，其中，用于與至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信的裝置包括用于控制向處理器模塊發(fā)送數(shù)據(jù)的裝置，包括:用于根據(jù)來(lái)自處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)向另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符的裝置；以及，用于根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出確認(rèn)等待信號(hào)的裝置，其中，用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還取決于數(shù)據(jù)確認(rèn)信號(hào)，并且用于輸出確認(rèn)等待信號(hào)的裝置還取決于數(shù)據(jù)確認(rèn)等待寄存器寫(xiě)信號(hào)。用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置可以包括第一觸發(fā)器，配置用于接收作為置位輸入的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的確認(rèn)等待信號(hào)，并且數(shù)據(jù)第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還可以包括AND邏輯組合器，配置用于接收作為第一輸入的第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)，并且輸入第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還可以包括XOR邏輯組合器，配置用于接收作為第一輸入的第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)和取決于數(shù)據(jù)確認(rèn)信號(hào)的第二輸入，并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還可以包括第二觸發(fā)器，配置用于輸出經(jīng)同步的第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)，作為數(shù)據(jù)請(qǐng)求指示符。用于輸出確認(rèn)等待信號(hào)的裝置可以包括第一觸發(fā)器，配置用于接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)等待寄存器寫(xiě)信號(hào)，并且向處理器輸出確認(rèn)等待信號(hào)。用于輸出確認(rèn)等待信號(hào)的裝置還可以包括邊沿檢測(cè)器，配置用于檢測(cè)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。用于輸出確認(rèn)等待信號(hào)的裝置還可以包括用于將來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)同步到處理器模塊的時(shí)鐘域中的裝置。處理器可以配置用于經(jīng)由存儲(chǔ)器與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。根據(jù)本申請(qǐng)的第四方面，提供了一種處理器模塊，包括:用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)的裝置；以及，用于與至少一個(gè)另一處理器通信以控制數(shù)據(jù)的共享的裝置，其中，用于與至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信的裝置包括用于控制接收數(shù)據(jù)的裝置，包括:用于根據(jù)來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)的裝置；以及，用于根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)和數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置。用于輸出數(shù)據(jù)確認(rèn)信號(hào)的裝置可以包括翻轉(zhuǎn)觸發(fā)器，配置用于接收作為輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)。用于輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置可以包括XOR邏輯組合器，配置用于接收作為第一輸入的翻轉(zhuǎn)觸發(fā)器輸出、作為第二輸入的來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)，并且向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。用于輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置還可以包括用于將來(lái)自處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)同步到處理器模塊的時(shí)鐘域中的裝置。處理器可以配置用于經(jīng)由存儲(chǔ)器與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。根據(jù)本申請(qǐng)的第五方面，提供了一種方法，包括:在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)；以及，與至少一個(gè)另一處理器通信以控制數(shù)據(jù)的共享，其中，與至少一個(gè)另一處理器通信包括控制向處理器發(fā)送數(shù)據(jù)，控制向處理器發(fā)送數(shù)據(jù)包括:根據(jù)來(lái)自處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符；以及，根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出確認(rèn)等待信號(hào)，其中，輸出數(shù)據(jù)請(qǐng)求指示符還取決于數(shù)據(jù)確認(rèn)信號(hào)，并且輸出確認(rèn)等待信號(hào)還取決于確認(rèn)等待寄存器寫(xiě)信號(hào)。輸出數(shù)據(jù)請(qǐng)求指示符可以包括:配置第一觸發(fā)器接收作為置位輸入的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的確認(rèn)等待信號(hào)并且輸出第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
輸出數(shù)據(jù)請(qǐng)求指示符還可以包括:配置AND邏輯組合器接收作為第一輸入的輸入臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)并且輸出第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。輸出數(shù)據(jù)請(qǐng)求指示符還可以包括:配置XOR邏輯組合器接收作為第一輸入的第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)和取決于數(shù)據(jù)確認(rèn)信號(hào)的第二輸入并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。輸出數(shù)據(jù)請(qǐng)求指示符還可以包括:配置第二觸發(fā)器輸出經(jīng)同步的第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)作為數(shù)據(jù)請(qǐng)求指示符。輸出確認(rèn)等待信號(hào)可以包括:配置觸發(fā)器接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)等待寄存器信號(hào)并且向處理器輸出確認(rèn)等待信號(hào)。輸出確認(rèn)等待信號(hào)還可以包括:配置邊沿檢測(cè)器，該邊沿檢測(cè)器配置用于檢測(cè)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。輸出確認(rèn)等待信號(hào)還可以包括:將來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)同步到處理器模塊的時(shí)鐘域中。在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)可以包括:經(jīng)由存儲(chǔ)器共享數(shù)據(jù)。根據(jù)第六方面，提供了一種方法，包括:在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)；以及，與至少一個(gè)另一處理器通信，以控制數(shù)據(jù)的共享，其中，與至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信包括控制接收數(shù)據(jù)，控制接收數(shù)據(jù)包括:根據(jù)來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)；以及，根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)和數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。輸出數(shù)據(jù)確認(rèn)信號(hào)可以包括:配置翻轉(zhuǎn)觸發(fā)器接收作為輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)。輸出數(shù)據(jù)請(qǐng)求等待信號(hào)可以包括:配置XOR邏輯組合器接收作為第一輸入的翻轉(zhuǎn)觸發(fā)器輸出、作為第二輸入的來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)，并且向處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。輸出數(shù)據(jù)請(qǐng)求等待信號(hào)還可以包括:將來(lái)自另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)同步到處理器模塊的時(shí)鐘域中。在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)可以包括:經(jīng)由存儲(chǔ)器共享數(shù)據(jù)。處理器可讀介質(zhì)可以利用這樣的指令來(lái)編碼，該指令當(dāng)由處理器執(zhí)行時(shí)，執(zhí)行在此描述的方法。裝置包括至少一個(gè)處理器和至少一個(gè)存儲(chǔ)器，該至少一個(gè)存儲(chǔ)器包括一個(gè)或多個(gè)程序的計(jì)算機(jī)代碼，至少一個(gè)存儲(chǔ)器和計(jì)算機(jī)代碼配置用于利用至少一個(gè)處理器使得裝置至少執(zhí)行在此描述的方法。


為了更好地理解本申請(qǐng)，現(xiàn)在將通過(guò)示例的方式參考附圖，在附圖中:圖1示意性地示出了適于采用本申請(qǐng)的一些實(shí)施方式的共享存儲(chǔ)器系統(tǒng)；圖2示意性地更詳細(xì)地示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的發(fā)送方MMP ；
圖3示意性地更加詳細(xì)地示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的接收方MMP ；圖4示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的針對(duì)發(fā)送方請(qǐng)求操作的共享存儲(chǔ)器控制器的流程圖；圖5示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的針對(duì)接收方請(qǐng)求和確認(rèn)操作的共享存儲(chǔ)器控制器的流程圖；以及圖6示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的針對(duì)發(fā)送方確認(rèn)操作的共享存儲(chǔ)器控制器的流程圖。
具體實(shí)施例方式下文更加詳細(xì)地描述了提供共享存儲(chǔ)器控制的適合的裝置和可能的機(jī)制。參照?qǐng)D1，示出了其中可以實(shí)現(xiàn)本申請(qǐng)的實(shí)施方式的示例系統(tǒng)、設(shè)備或者裝置。該系統(tǒng)被示出為包括第一設(shè)備10(設(shè)備I)、發(fā)送方，該發(fā)送方在以下示例中被配置為向存儲(chǔ)器發(fā)送數(shù)據(jù)的設(shè)備。系統(tǒng)還示出為包括第二設(shè)備20 (設(shè)備2)、接收方，該接收方在以下示例中被配置為從共享存儲(chǔ)器接收或者讀取數(shù)據(jù)的設(shè)備。該系統(tǒng)還示出為包括共享存儲(chǔ)器30，該共享存儲(chǔ)器30包括共享環(huán)形緩存部分31，其配置為可訪問(wèn)第一設(shè)備和第二設(shè)備二者?？梢岳斫?，第一設(shè)備10和第二設(shè)備20可以是任何適當(dāng)?shù)碾娮犹幚韱卧?，諸如在相同或者不同硅結(jié)構(gòu)上裝配的處理核，或者與相同或者不同集成電路封裝一起封裝。在一些實(shí)施方式中，第一設(shè)備10、第二設(shè)備20和共享存儲(chǔ)器30制造在相同的硅結(jié)構(gòu)上、或者封裝在相同的集成電路封裝內(nèi)。在一些實(shí)施方式中，第一設(shè)備20通過(guò)第一時(shí)鐘域信號(hào)同步，并且第二設(shè)備20通過(guò)第二時(shí)鐘域信號(hào)同步。在一些實(shí)施方式中，第一時(shí)鐘域信號(hào)和第二時(shí)鐘域信號(hào)是相同的信號(hào)，然而，描述了以下示例，其中第一時(shí)鐘域信號(hào)與第二時(shí)鐘域信號(hào)不同，例如具有相位差或者頻率差。另外，雖然以下示例將第一設(shè)備和第二設(shè)備分別示出為發(fā)送方和接收方，但是可以理解，在一些實(shí)施方式中，每個(gè)設(shè)備可以配置用于發(fā)送和接收。另夕卜，在一些實(shí)施方式中，系統(tǒng)可以包括不止兩個(gè)配置用于彼此通信的設(shè)備。在此類實(shí)施方式中，每個(gè)設(shè)備通信配對(duì)可以包括發(fā)送方和接收方的配對(duì)，如在此描述的示例所示。在一些實(shí)施方式中，發(fā)送方設(shè)備10包括中央處理單元(CPU) 11，其配置用于生成數(shù)據(jù)并且使得能夠向存儲(chǔ)器30共享環(huán)形緩存31發(fā)送數(shù)據(jù)。CPU 11可以配置為任何適當(dāng)?shù)奶幚砥?。發(fā)送方設(shè)備10還可以包括發(fā)送方存儲(chǔ)器映射外圍設(shè)備(發(fā)送方MMP) 13。發(fā)送方存儲(chǔ)器映射外圍設(shè)備可以配置用于輔助控制發(fā)送方與接收方設(shè)備之間的數(shù)據(jù)流。在一些實(shí)施方式中，發(fā)送方MMP 13可以配置用于從CPU 11接收數(shù)據(jù)請(qǐng)求(DREQ)寄存器寫(xiě)信息，并且向接收方輸出數(shù)據(jù)請(qǐng)求(DREQ)，以便指示發(fā)送方請(qǐng)求向接收方傳送數(shù)據(jù)(換言之，共享存儲(chǔ)器中存在數(shù)據(jù)用于獲取)。在一些實(shí)施方式中，發(fā)送方MMP 13可以配置用于從接收方MMP接收數(shù)據(jù)確認(rèn)(DACK)信號(hào)，該信號(hào)指示請(qǐng)求已經(jīng)由接收方設(shè)備確認(rèn)，并且向發(fā)送方CPU11輸出數(shù)據(jù)確認(rèn)等待寄存器信號(hào)。在一些實(shí)施方式中，發(fā)送方MMP還可以配置用于接收數(shù)據(jù)確認(rèn)(DACK)寄存器寫(xiě)信號(hào)。在一些實(shí)施方式中，發(fā)送方設(shè)備10還可以包括寄存器15,適于存儲(chǔ)將要由CPU使用的值。在一些實(shí)施方式中，發(fā)送方寄存器15包括發(fā)送方寫(xiě)指針S:WP和發(fā)送方讀指針S:RP。發(fā)送方寫(xiě)指針S:WP和發(fā)送方讀指針S:RP定義共享環(huán)形緩存31內(nèi)的寫(xiě)和讀地址，其詳述發(fā)送方設(shè)備向其寫(xiě)入(寫(xiě)指針)和從其讀取(讀指針RP)的共享存儲(chǔ)器的當(dāng)前地址。在一些實(shí)施方式中，指針可以是絕對(duì)指針或者相對(duì)指針。在一些實(shí)施方式中，接收方設(shè)備20可以包括中央處理單元(CPU)21。在一些實(shí)施方式中，中央處理單元21可以是類似于發(fā)送方CPU 11的CPU，然而，在其他實(shí)施方式中，接收方CPU 21可以不同于發(fā)送方CPU 11。接收方CPU 21可以配置用于適于從共享存儲(chǔ)器讀取。在一些實(shí)施方式中，接收方設(shè)備20包括存儲(chǔ)器映射外圍設(shè)備(接收方MMP) 23。接收方MMP可以配置用于從接收方CPU 21接收數(shù)據(jù)確認(rèn)(DACK)寄存器寫(xiě)信號(hào)，并且向發(fā)送方輸出確認(rèn)信號(hào)(DACK)。另外，接收方MMP 23可以配置用于從發(fā)送方設(shè)備接收數(shù)據(jù)請(qǐng)求(DREQ)信號(hào)，并且還配置用于向接收方CPU 21輸出請(qǐng)求等待信號(hào)(DREQ等待)。在一些實(shí)施方式中，接收方設(shè)備20還可以包括寄存器25，其包括接收方讀指針(R:RP)。如在此描述的，接收方讀指針(R:RP)可以配置用于包含共享存儲(chǔ)器30的地址值，該地址值詳述從其進(jìn)行讀取的下一位置的位置。參照?qǐng)D2，更加詳細(xì)地示出了發(fā)送方存儲(chǔ)器映射外圍設(shè)備(發(fā)送方MMP)13。在一些實(shí)施方式中，發(fā)送方MMP 13包括第一觸發(fā)器(觸發(fā)器A)101。第一觸發(fā)器101配置有清除(CLR)數(shù)據(jù)輸入、置位(SET)數(shù)據(jù)輸入、數(shù)據(jù)輸出(Q)和同步時(shí)鐘輸入( > )。在以下示例中，清除輸入優(yōu)先于置位輸入。第一觸發(fā)器101接收作為置位輸入的數(shù)據(jù)請(qǐng)求(DREQ)寄存器寫(xiě)信號(hào)。另外，第一觸發(fā)器101配置用于接收數(shù)據(jù)確認(rèn)(DACK)等待寄存器信號(hào)作為清除輸入。第一觸發(fā)器101可以配置用于向第一 AND門(mén)103輸出數(shù)據(jù)輸出(Q)。在一些實(shí)施方式中，發(fā)送方MMP 13可以包括AND門(mén)103。AND門(mén)103配置用于接收作為第一輸入的第一觸發(fā)器101的數(shù)據(jù)輸出、以及作為第二輸入的反相的數(shù)據(jù)確認(rèn)(DACK)等待寄存器信號(hào)。AND門(mén)103的輸出被傳遞至第一 XOR門(mén)105。在一些實(shí)施方式中，發(fā)送方MMP 13包括第一 XOR門(mén)105。第一 XOR門(mén)105配置用于接收作為第一輸入的AND門(mén)103的輸出，并且還配置用于接收作為第二輸入的第五觸發(fā)器113 (觸發(fā)器E)的輸出。第一 XOR門(mén)105還配置用于向第二觸發(fā)器107輸出經(jīng)過(guò)XOR的
邏輯組合。在一些實(shí)施方式中，發(fā)送方存儲(chǔ)器映射外圍設(shè)備13還包括第二觸發(fā)器107 (觸發(fā)器B)，其配置用于接收作為數(shù)據(jù)輸入的第一 XOR門(mén)105輸出。第二觸發(fā)器107還配置用于輸出輸入的同步版本，該輸入是傳送至接收方設(shè)備20的數(shù)據(jù)請(qǐng)求(DREQ)信號(hào)。在一些實(shí)施方式中，發(fā)送方MMP 13還包括第三觸發(fā)器109 (觸發(fā)器C)。該第三觸發(fā)器109配置用于接收作為數(shù)據(jù)輸入的來(lái)自接收方的數(shù)據(jù)確認(rèn)信號(hào)(DACK)。第三觸發(fā)器109配置用于向第四觸發(fā)器111輸出輸入信號(hào)的同步版本或者定時(shí)版本。在一些實(shí)施方式中，發(fā)送方MMP 13包括第四觸發(fā)器(觸發(fā)器D) 111。第四觸發(fā)器111配置用于接收作為數(shù)據(jù)輸入的第三觸發(fā)器109的輸出，并且還配置用于向第五觸發(fā)器113以及第二 XOR門(mén)115輸出輸入信號(hào)的同步版本或者定時(shí)版本。在一些實(shí)施方式中，發(fā)送方MMP 13包括第五觸發(fā)器113(觸發(fā)器E)，其配置用于接收作為數(shù)據(jù)輸入的第四觸發(fā)器111的輸出，并且配置用于向第一 XOR門(mén)105和第二 XOR門(mén)115輸出輸入信號(hào)的同步版本或者定時(shí)版本。
在一些實(shí)施方式中，發(fā)送方MMP 13還包括第二XOR門(mén)115，其配置用于接收第四觸發(fā)器111的輸出作為第一輸入，并且接收第五觸發(fā)器113的輸出作為第二輸入。第二 XOR門(mén)115配置用于向第六觸發(fā)器117輸出經(jīng)過(guò)XOR的組合。在一些實(shí)施方式中，發(fā)送方MMP 13還包括第六觸發(fā)器117 (觸發(fā)器F)。第六觸發(fā)器117配置用于接收作為置位輸入(SET)的第二XOR門(mén)115的輸出，并且配置用于接收作為清除輸入(CLR)的數(shù)據(jù)確認(rèn)等待寄存器寫(xiě)信號(hào)(DACK等待寄存器寫(xiě))。第六觸發(fā)器117配置有比清除輸入優(yōu)先的置位輸入。第六觸發(fā)器117的輸出(Q)被輸出作為數(shù)據(jù)確認(rèn)(DACK)等待寄存器信號(hào)，該信號(hào)被輸出至CPU、第一觸發(fā)器101，并且作為AND門(mén)103的反相輸入。參照?qǐng)D3，詳細(xì)示出了示例接收方存儲(chǔ)器映射外圍設(shè)備(接收方MMP) 23。在一些實(shí)施方式中，接收方MMP 23包括第一或者翻轉(zhuǎn)觸發(fā)器201 (觸發(fā)器G)。翻轉(zhuǎn)觸發(fā)器201可以配置用于接收作為其翻轉(zhuǎn)輸入的、從接收方CPU 21接收的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)(DACK寄存器寫(xiě))。翻轉(zhuǎn)觸發(fā)器201的輸出可以被輸出作為去往發(fā)送方的確認(rèn)信號(hào)(DACK)和去往XOR門(mén)207的輸入。在一些實(shí)施方式中，接收方MMU 23還可以包括第二觸發(fā)器203(觸發(fā)器H)，其配置用于從發(fā)送方10接收請(qǐng)求(DREQ)信號(hào)，并且向第三觸發(fā)器205輸出定時(shí)版本。在一些實(shí)施方式中，接收方MMU 23還可以包括第三觸發(fā)器205(觸發(fā)器I)，其配置用于接收作為數(shù)據(jù)輸入的第二觸發(fā)器203的輸出，并且配置用于向XOR門(mén)207輸出定時(shí)版本。在一些實(shí)施方式中，接收方MMU 23還包括XOR門(mén)207，其配置用于接收作為第一輸入的翻轉(zhuǎn)觸發(fā)器201的輸出，以及作為第二輸入的第三觸發(fā)器205的輸出。XOR門(mén)207可以配置用于向接收方CPU 21輸出數(shù)據(jù)請(qǐng)求等待(DREQ等待)信號(hào)。在發(fā)送方和接收方MMU觸發(fā)器的示例中，為了清楚起見(jiàn)省略了時(shí)鐘和復(fù)位連接。另外，在此處描述的示例中，所有的觸發(fā)器在接電時(shí)被復(fù)位為O。在此類實(shí)施方式中，如上文所述，觸發(fā)器輸入(置位、清除和翻轉(zhuǎn))被視為同步輸入。在這些示例中，所有的發(fā)送方觸發(fā)器另外使用相同的“發(fā)送方”時(shí)鐘源定時(shí)，并且所有的接收方觸發(fā)器使用相同的“接收方”時(shí)鐘源定時(shí)。在一些實(shí)施方式中，發(fā)送方和接收方時(shí)鐘源可以是相同或者基本上相同的時(shí)鐘源。然而，可以理解，在此處描述的一些實(shí)施方式中，時(shí)鐘源可以不同，并且具有相位差或者頻率差。參照?qǐng)D4、圖5和圖6，詳細(xì)地描述了根據(jù)本申請(qǐng)的實(shí)施方式的設(shè)備之間的通信的操作。參照?qǐng)D4，描述了設(shè)備之間的通信以及發(fā)送方數(shù)據(jù)請(qǐng)求的傳送的操作。在一些實(shí)施方式中，發(fā)送方CPU 11可以配置用于將數(shù)據(jù)寫(xiě)入到循環(huán)緩存(或者共享環(huán)形緩存)中。例如，發(fā)送方CPU 11可以使用發(fā)送方寫(xiě)指針S:WP將數(shù)據(jù)寫(xiě)入到循環(huán)緩存中。發(fā)送方CPU 11還可以配置用于通過(guò)檢查寫(xiě)指針S:WP不會(huì)經(jīng)過(guò)讀指針S:RP而確定數(shù)據(jù)傳送大小，來(lái)保證數(shù)據(jù)不會(huì)從緩存溢出。在圖4中通過(guò)步驟301示出將數(shù)據(jù)寫(xiě)到循環(huán)緩存上的操作。一旦發(fā)送方CPU 11已經(jīng)將數(shù)據(jù)寫(xiě)入到循環(huán)緩存中，發(fā)送方CPUll就可以配置用于確定或者計(jì)算緩存中剩余多少數(shù)據(jù)。換言之，發(fā)送方CPU 11確定緩存容量。當(dāng)數(shù)據(jù)的容量或者可用量大于傳送閾值時(shí)，CPU 11可以配置用于寫(xiě)入數(shù)據(jù)請(qǐng)求寄存器以便向接收方20發(fā)送請(qǐng)求。傳送閾值可以是任何適當(dāng)?shù)闹担T如零，換言之，發(fā)送方CPU可以配置用于在緩存不為空的任何時(shí)候發(fā)送請(qǐng)求。在圖4中，通過(guò)步驟303示出確定緩存容量的操作，以及在檢查到容量大于傳送閾值時(shí)，向數(shù)據(jù)請(qǐng)求寄存器寫(xiě)入以便發(fā)送請(qǐng)求的操作。在數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)等于I時(shí)，被聲明的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)將發(fā)送方MMP第一觸發(fā)器101設(shè)置為值I。在圖4中，通過(guò)步驟305示出了被聲明的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)將觸發(fā)器101設(shè)置為I的操作。該信號(hào)繼而經(jīng)由AND門(mén)103和XOR門(mén)傳播，以使得第二觸發(fā)器107的輸入被反相，并且繼而在下一時(shí)鐘信號(hào)時(shí)傳播，以便以輸出的DREQ信號(hào)的形式向接收方輸出請(qǐng)求。在圖4中，通過(guò)步驟307示出了向接收方輸出信號(hào)DREQ的操作。參照?qǐng)D5，更加詳細(xì)地示出了根據(jù)本申請(qǐng)的一些實(shí)施方式的從DREQ信號(hào)的輸出到DACK信號(hào)的輸出的設(shè)備之間的通信的操作。接收方MMP 23可以配置用于從發(fā)送方10接收數(shù)據(jù)請(qǐng)求(DREQ)信號(hào)，其中第二觸發(fā)器203和第三觸發(fā)器205將請(qǐng)求同步到接收方時(shí)鐘域中?？梢岳斫猓鶕?jù)用于發(fā)送方(CPU)和接收方(CPU)的時(shí)鐘頻率，同步請(qǐng)求所需要的觸發(fā)器的數(shù)目可以大于或者小于兩個(gè)觸發(fā)器。在一些實(shí)施方式中，接收方MMP 23可以配置為不包括重新同步觸發(fā)器，換言之，DREQ信號(hào)直接傳遞至XOR門(mén)207，其中發(fā)送方和接收方在相同的時(shí)鐘域內(nèi)，或者處理技術(shù)足以允許自動(dòng)同步。在圖5中，通過(guò)步驟309示出了將從發(fā)送方接收的數(shù)據(jù)請(qǐng)求同步到接收方時(shí)鐘域中的操作。接收方MMP 23繼而可以配置用于將接收方確認(rèn)(DACK)輸出與經(jīng)重新同步的來(lái)自發(fā)送方的請(qǐng)求進(jìn)行比較。如圖3所示，該比較可以通過(guò)XOR門(mén)207執(zhí)行。當(dāng)兩個(gè)信號(hào)(即接收方確認(rèn)(DACK)輸出和經(jīng)重新同步的來(lái)自發(fā)送方的請(qǐng)求)不同時(shí)，接收方MMP 23尤其是XOR門(mén)207可以配置用于聲明DREQ等待信號(hào)，以指示來(lái)自發(fā)送方的請(qǐng)求等待被服務(wù)。在一些實(shí)施方式中，該DREQ等待信號(hào)可以被傳輸至CPU 21。然而，數(shù)據(jù)請(qǐng)求等待信號(hào)可以用于中斷接收方CPU 21，使得其在寄存器中可用于讀取，或者使得其可用作分支的標(biāo)記。在圖5中，通過(guò)步驟311示出了將接收方確認(rèn)信號(hào)與同步的數(shù)據(jù)請(qǐng)求信號(hào)進(jìn)行比較以生成DREQ等待信號(hào)。接收方CPU 21可以配置用于接收請(qǐng)求通知(DREQ等待)，并且通過(guò)使用接收方讀指針(R:RP)從共享存儲(chǔ)器區(qū)域中讀取約定的數(shù)據(jù)量而作出反應(yīng)。接收方CPU 21繼而可以配置用于更新接收方讀指針(R:RP)，以便將已經(jīng)讀取的數(shù)據(jù)量納入考慮，并且寫(xiě)入數(shù)據(jù)確認(rèn)寄存器，以便向發(fā)送方發(fā)送確認(rèn)。在圖5中，通過(guò)步驟313示出了接收請(qǐng)求等待通知、讀取約定的數(shù)據(jù)量、更新讀指針以及寫(xiě)入數(shù)據(jù)確認(rèn)寄存器以發(fā)送確認(rèn)的操作。寫(xiě)入DACK寄存器以向發(fā)送方發(fā)送確認(rèn)，這使得數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)得到聲明，在一些實(shí)施方式中，該數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)被翻轉(zhuǎn)觸發(fā)器201接收，使得觸發(fā)器的值翻轉(zhuǎn)。在圖5中，通過(guò)步驟315示出了聲明翻轉(zhuǎn)觸發(fā)器201以及寄存器寫(xiě)信號(hào)中的數(shù)據(jù)的操作。觸發(fā)器201的翻轉(zhuǎn)使得輸出值與來(lái)自發(fā)送方的經(jīng)重新同步的請(qǐng)求相同，將數(shù)據(jù)請(qǐng)求等待信號(hào)解聲明。在圖5中，通過(guò)步驟317示出了數(shù)據(jù)請(qǐng)求等待信號(hào)的解聲明。另外，翻轉(zhuǎn)觸發(fā)器201配置用于向發(fā)送方發(fā)送確認(rèn)信號(hào)(DACK)。在圖5中，通過(guò)步驟319示出了向發(fā)送方輸出觸發(fā)器201輸出的確認(rèn)信號(hào)。參照?qǐng)D6，更加詳細(xì)地示出了從確認(rèn)信號(hào)的輸出到通信循環(huán)的完成的設(shè)備之間的通信的操作。發(fā)送方MMP 13可以配置用于從接收方接收確認(rèn)信號(hào)(DACK)。在一些實(shí)施方式中，通過(guò)第三觸發(fā)器109和第四觸發(fā)器111將確認(rèn)信號(hào)重新同步到發(fā)送方時(shí)鐘域中。可以理解，在一些實(shí)施方式中，根據(jù)發(fā)送方和接收方的時(shí)鐘頻率，重新同步觸發(fā)器的數(shù)目可以大于或者小于兩個(gè)觸發(fā)器。另外，如在此描述的，發(fā)送方可以不配置重新同步觸發(fā)器，其中，在本申請(qǐng)的一些實(shí)施方式中，相同的時(shí)鐘域用于發(fā)送方和接收方二者，或者處理技術(shù)允許不進(jìn)行重新同步。在圖6中，通過(guò)步驟321示出了將確認(rèn)信號(hào)同步到發(fā)送方時(shí)鐘域中的操作。另外，將經(jīng)重新同步的確認(rèn)信號(hào)傳遞通過(guò)第五觸發(fā)器113，并且繼而可以通過(guò)第二XOR門(mén)115將第五觸發(fā)器113的輸入和輸出進(jìn)行比較。第二 XOR門(mén)115繼而可以配置用于檢測(cè)正在接收的確認(rèn)信號(hào)的上升沿或者下降沿。在圖6中，通過(guò)步驟323示出了確認(rèn)上升沿或者下降沿的檢測(cè)或者確定。上升沿或者下降沿檢測(cè)輸出繼而置位第六觸發(fā)器117。在圖6中通過(guò)步驟325示出了將觸發(fā)器117置位的操作。觸發(fā)器117的置位導(dǎo)致輸出值的聲明，換言之，第六觸發(fā)器的輸出被設(shè)置為I。該輸出值使得第一觸發(fā)器101的輸出被清除，從而消除第一觸發(fā)器101處的原始數(shù)據(jù)請(qǐng)求寄存器寫(xiě)(DREQ寄存器寫(xiě))信號(hào)的影響，該信號(hào)被傳播至向接收方輸出的DREQ信號(hào)。在圖6中，通過(guò)步驟327示出了 DREQ值的清除，換言之，消除請(qǐng)求操作。還從第六觸發(fā)器117輸出數(shù)據(jù)確認(rèn)等待寄存器信號(hào)。換言之，在一些實(shí)施方式中，發(fā)送方MMP 13向發(fā)送方CPU 11聲明第六觸發(fā)器的值，以指示確認(rèn)已經(jīng)被接收到。根據(jù)一些實(shí)施方式，以類似于接收方處接收的數(shù)據(jù)請(qǐng)求信號(hào)的相似的方式，該確認(rèn)可以用作中斷、寄存器值或者標(biāo)記。在圖6中，通過(guò)步驟329示出了向發(fā)送方CPU 11輸出數(shù)據(jù)確認(rèn)等待觸發(fā)器信號(hào)的操作。在一些實(shí)施方式中，發(fā)送方CPU 11通過(guò)更新發(fā)送方讀指針S:RP而對(duì)確認(rèn)等待信號(hào)作出反應(yīng)。換言之，發(fā)送方CPU 11釋放被接收方已經(jīng)讀取的數(shù)據(jù)占據(jù)的共享存儲(chǔ)器空間。在圖6中，通過(guò)步驟331示出了更新S:RP的操作。在一些實(shí)施方式中，發(fā)送方CPU 11還可以重新計(jì)算緩存填充水平。在緩存中的數(shù)據(jù)量大于傳送閾值時(shí)，發(fā)送方CPU 11可以配置用于寫(xiě)入數(shù)據(jù)請(qǐng)求(DREQ)寄存器，以便重新聲明數(shù)據(jù)請(qǐng)求。在圖6中，通過(guò)步驟333示出了重新計(jì)算緩存容量以及在容量大于傳送閾值時(shí)寫(xiě)ADREQ寄存器的操作。
該操作支持生成DREQ和DACK信號(hào)的另一循環(huán)。本申請(qǐng)的這些實(shí)施方式的優(yōu)點(diǎn)在于，使得所需要的連接的數(shù)目最小化(每個(gè)方向僅一個(gè)信號(hào))。另外，在一些實(shí)施方式中，操作可以容許請(qǐng)求或者確認(rèn)信號(hào)的任何量的延遲。在這些實(shí)施方式中，假設(shè)緩存足夠大，則發(fā)送方可以將很多值得傳送的數(shù)據(jù)放置到緩存中，而不需要接收方移除任何數(shù)據(jù)。另外，在一些實(shí)施方式中，多個(gè)請(qǐng)求不會(huì)相互抵消。根據(jù)一些實(shí)施方式，還可以允許發(fā)送方CPU在任何時(shí)刻安全地重新計(jì)算和重新聲明請(qǐng)求，而不會(huì)使得接收方接收假請(qǐng)求。例如，在發(fā)送方試圖重新聲明請(qǐng)求同時(shí)確認(rèn)正在等待時(shí)，請(qǐng)求被忽略，因?yàn)榈却_認(rèn)覆蓋了請(qǐng)求?？梢岳斫?，在可以通過(guò)CPU上運(yùn)行的軟件執(zhí)行讀指針和寫(xiě)指針管理時(shí)，本申請(qǐng)的實(shí)施方式可以擴(kuò)展為包括自動(dòng)指針管理硬件。另外，雖然以上說(shuō)明描述了執(zhí)行共享存儲(chǔ)器的控制，但是也可以使用本申請(qǐng)的實(shí)施方式實(shí)現(xiàn)從一個(gè)CPU向另一 CPU傳送預(yù)定命令。一般地，本發(fā)明的各種實(shí)施方式可以實(shí)現(xiàn)為硬件或者專用電路、軟件、邏輯或者其任意組合。例如，一些方面可以實(shí)現(xiàn)為硬件，而其他方面可以實(shí)現(xiàn)為固件或者軟件，軟件可以由控制器、微處理器或者其他計(jì)算設(shè)備執(zhí)行，但是本發(fā)明不限于此。雖然本發(fā)明的各種方面可以示出和描述為框圖、流程圖，或者使用某些其他圖形表示，但是可以理解，作為非限制性的示例，在此描述的這些框、裝置、系統(tǒng)、技術(shù)或者方法可以實(shí)現(xiàn)為硬件、軟件、固件專用電路或者邏輯、通用硬件或者控制器或者其他計(jì)算設(shè)備，或者其某些組合。本申請(qǐng)的實(shí)施方式可以通過(guò)計(jì)算機(jī)軟件來(lái)實(shí)現(xiàn)，該計(jì)算機(jī)軟件可由(諸如處理器實(shí)體中的)移動(dòng)設(shè)備的數(shù)據(jù)處理器、硬件或者軟件和硬件的組合執(zhí)行。另外，在這個(gè)方面，應(yīng)當(dāng)注意，附圖中所示的邏輯流的任何框可以表示程序步驟或者互連的邏輯電路、框和功能，或者程序步驟與邏輯電路、框和功能的組合。軟件可以存儲(chǔ)在物理介質(zhì)、磁性介質(zhì)和光學(xué)介質(zhì)上，物理介質(zhì)諸如存儲(chǔ)器芯片或者在處理器內(nèi)實(shí)現(xiàn)的存儲(chǔ)器塊，磁性介質(zhì)諸如硬盤(pán)或者軟盤(pán)，光學(xué)介質(zhì)例如DVD及其數(shù)據(jù)變體CD。存儲(chǔ)器可以是適于本地技術(shù)環(huán)境的任何類型，并且可以使用任何適當(dāng)?shù)臄?shù)據(jù)存儲(chǔ)技術(shù)來(lái)實(shí)現(xiàn)，諸如基于半導(dǎo)體的存儲(chǔ)器設(shè)備、磁性存儲(chǔ)器設(shè)備和系統(tǒng)、光學(xué)存儲(chǔ)器設(shè)備和系統(tǒng)、固定存儲(chǔ)器和可移除存儲(chǔ)器。數(shù)據(jù)處理器可以是適于本地技術(shù)環(huán)境的任何類型，并且作為非限制性的示例，可以包括以下一種或多種:通用計(jì)算機(jī)、專用計(jì)算機(jī)、微處理器、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、門(mén)級(jí)電路和基于多核處理器架構(gòu)的處理器。本發(fā)明的實(shí)施方式可以在諸如集成電路模塊的各種組件中實(shí)現(xiàn)。集成電路的設(shè)計(jì)總體來(lái)說(shuō)是高度自動(dòng)化的過(guò)程。復(fù)雜和強(qiáng)大的軟件工具可用于將邏輯級(jí)設(shè)計(jì)轉(zhuǎn)換為半導(dǎo)體電路設(shè)計(jì)，該半導(dǎo)體電路設(shè)計(jì)準(zhǔn)備在半導(dǎo)體襯底上刻蝕和形成。諸如加利福尼亞Mountain View的Synopsys, Inc.和加利福尼亞San Jose的Cadence Design提供的程序可以對(duì)導(dǎo)體進(jìn)行自動(dòng)布線，并且使用已經(jīng)建好的設(shè)計(jì)規(guī)則以及預(yù)先存儲(chǔ)的設(shè)計(jì)模塊庫(kù)將組件定位在半導(dǎo)體芯片上。一旦已經(jīng)完成半導(dǎo)體電路的設(shè)計(jì)，就可以將所產(chǎn)生的標(biāo)準(zhǔn)化電子格式(例如，Opus、GDSII等)的設(shè)計(jì)傳輸至半導(dǎo)體制造廠或者“代工廠”用于制造。以上描述已經(jīng)通過(guò)示例性方式和非限制性示例提供了本發(fā)明的示例性實(shí)施方式的完整和告知性的描述。然而，當(dāng)結(jié)合附圖和所附權(quán)利要求閱讀時(shí)，考慮到以上描述，各種修改和調(diào)試將對(duì)本領(lǐng)域技術(shù)人員變得易見(jiàn)。然而，本發(fā)明的教導(dǎo)的所有此類和相似的修改都將落入所附權(quán)利要求限定的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種處理器模塊，包括: 處理器，其配置用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)；以及 存儲(chǔ)器映射外圍設(shè)備，其配置用于與至少一個(gè)另一處理器存儲(chǔ)器映射外圍設(shè)備通信，以控制所述數(shù)據(jù)的共享，其中，所述存儲(chǔ)器映射外圍設(shè)備包括發(fā)送方部分，該發(fā)送方部分包括: 數(shù)據(jù)請(qǐng)求生成器，配置用于根據(jù)來(lái)自所述處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符；以及 確認(rèn)等待信號(hào)生成器，配置用于根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出確認(rèn)等待信號(hào)，其中，所述數(shù)據(jù)請(qǐng)求生成器數(shù)據(jù)請(qǐng)求指示符還取決于所述數(shù)據(jù)確認(rèn)信號(hào)，并且所述確認(rèn)等待信號(hào)生成器確認(rèn)等待信號(hào)還取決于所述確認(rèn)等待寄存器寫(xiě)信號(hào)。
2.根據(jù)權(quán)利要求1所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求生成器包括:第一觸發(fā)器，配置用于接收作為置位輸入的所述數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的所述確認(rèn)等待信號(hào)，并且輸出第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
3.根據(jù)權(quán)利要求2所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求生成器包括:AND邏輯組合器，配置用于接收作為第一輸入的所述第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)，并且輸出第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
4.根據(jù)權(quán)利要求3所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求生成器還包括:XOR邏輯組合器，配置用于接收作為第一輸入的所述第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、以及取決于所述數(shù)據(jù)確認(rèn)信號(hào)的第二輸入，并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
5.根據(jù)權(quán)利要求4所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求生成器還包括:第二觸發(fā)器，用于輸出經(jīng)同步的 第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)作為所述數(shù)據(jù)請(qǐng)求指示符。
6.根據(jù)權(quán)利要求1至5中任一項(xiàng)所述的處理器模塊，其中，所述確認(rèn)等待信號(hào)生成器包括:第一觸發(fā)器，配置用于接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自處理器的確認(rèn)等待寄存器寫(xiě)信號(hào)，并且向所述處理器輸出所述確認(rèn)等待信號(hào)。
7.根據(jù)權(quán)利要求6所述的處理器模塊，其中，所述確認(rèn)等待信號(hào)生成器還包括:邊沿檢測(cè)器，配置用于檢測(cè)來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。
8.根據(jù)權(quán)利要求7所述的處理器模塊，其中，所述確認(rèn)等待信號(hào)生成器還包括:數(shù)據(jù)確認(rèn)同步器，配置用于將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)同步到所述處理器模塊的時(shí)鐘域中。
9.根據(jù)權(quán)利要求1至8中任一項(xiàng)所述的處理器模塊，其中，所述處理器配置用于經(jīng)由存儲(chǔ)器與所述至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。
10.一種處理器模塊,包括: 處理器，其配置用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)；以及 存儲(chǔ)器映射外圍設(shè)備，配置用于與至少一個(gè)另一處理器存儲(chǔ)器映射外圍設(shè)備通信，以控制所述數(shù)據(jù)的共享，其中，所述存儲(chǔ)器映射外圍設(shè)備包括接收方部分，該接收方部分包括: 數(shù)據(jù)確認(rèn)生成器，配置用于根據(jù)來(lái)自所述處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)；以及數(shù)據(jù)請(qǐng)求等待信號(hào)生成器，配置用于根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)以及所述數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。
11.根據(jù)權(quán)利要求10所述的處理器模塊，其中，所述數(shù)據(jù)確認(rèn)生成器包括:翻轉(zhuǎn)觸發(fā)器，配置用于接收作為輸入的來(lái)自所述處理器的所述數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向所述另一處理器模塊輸出所述數(shù)據(jù)確認(rèn)信號(hào)。
12.根據(jù)權(quán)利要求11所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求等待信號(hào)生成器包括:XOR邏輯組合器，配置用于接收作為第一輸入的所述翻轉(zhuǎn)觸發(fā)器輸出、作為第二輸入的來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)，并且向所述處理器輸出所述數(shù)據(jù)請(qǐng)求等待信號(hào)。
13.根據(jù)權(quán)利要求12所述的處理器模塊，其中，所述數(shù)據(jù)請(qǐng)求等待信號(hào)生成器還包括:數(shù)據(jù)請(qǐng)求同步器，配置用于將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)同步到所述處理器模塊的時(shí)鐘域中。
14.根據(jù)權(quán)利要求10至13中任一項(xiàng)所述的處理器模塊，其中，所述處理器配置用于經(jīng)由存儲(chǔ)器與所述至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。
15.—種處理器模塊,包括: 用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)的裝置；以及 用于與所述至少一個(gè)另一處理器通信以控制所述數(shù)據(jù)的共享的裝置，其中，用于與所述至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信的裝置包括用于控制向所述處理器模塊發(fā)送數(shù)據(jù)的裝置，包括: 用于根據(jù)來(lái)自所述處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符的裝置； 以及 用于根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出確認(rèn)等待信號(hào)的裝置，其中，所述用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還取決于所述數(shù)據(jù)確認(rèn)信號(hào)，并且所述用于輸出確認(rèn)等待信號(hào)的裝置還取決于所述確認(rèn)等待寄存器寫(xiě)信號(hào)。
16.根據(jù)權(quán)利要求15所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置包括:第一觸發(fā)器，配置用于接收作為置位輸入的所述數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的所述確認(rèn)等待信號(hào)，并且輸出第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
17.根據(jù)權(quán)利要求16所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置包括:AND邏輯組合器，配置用于接收作為第一輸入的所述第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)，并且輸出第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
18.根據(jù)權(quán)利要求17所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還包括:X0R邏輯組合器，配置用于接收作為第一輸入的所述第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)以及取決于所述數(shù)據(jù)確認(rèn)信號(hào)的第二輸入，并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
19.根據(jù)權(quán)利要求18所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求指示符的裝置還包括:第二觸發(fā)器，配置用于輸出經(jīng)同步的第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)作為所述數(shù)據(jù)請(qǐng)求指示符。
20.根據(jù)權(quán)利要求15至19中任一項(xiàng)所述的處理器模塊，其中，所述用于輸出確認(rèn)等待信號(hào)的裝置包括:第一觸發(fā)器，配置用于接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自處理器的數(shù)據(jù)確認(rèn)等待寄存器寫(xiě)信號(hào)，并且向所述處理器輸出所述確認(rèn)等待信號(hào)。
21.根據(jù)權(quán)利要求20所述的處理器模塊，其中，所述用于輸出確認(rèn)等待信號(hào)的裝置還包括:邊沿檢測(cè)器，配置用于檢測(cè)來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。
22.根據(jù)權(quán)利要求21所述的處理器模塊，其中，所述用于輸出確認(rèn)等待信號(hào)的裝置還包括:用于將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)同步到所述處理器模塊的時(shí)鐘域中的裝置。
23.根據(jù)權(quán)利要求15至22中任一項(xiàng)所述的處理器模塊，其中，所述處理器配置用于經(jīng)由存儲(chǔ)器與所述至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。
24.—種處理器模塊,包括: 用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)的裝置；以及 用于與所述至少一個(gè)另一處理器通信以控制所述數(shù)據(jù)的共享的裝置，其中，用于與所述至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信的裝置包括用于控制接收數(shù)據(jù)的裝置，包括: 用于根據(jù)來(lái)自所述處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)的裝置；以及 用于根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)以及所述數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置。
25.根據(jù)權(quán)利要求24所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)確認(rèn)信號(hào)的裝置包括:翻轉(zhuǎn)觸發(fā)器，配置 用于接收作為輸入的來(lái)自所述處理器的所述數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向所述另一處理器模塊輸出所述數(shù)據(jù)確認(rèn)信號(hào)。
26.根據(jù)權(quán)利要求25所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置:包括XOR邏輯組合器，配置用于接收作為第一輸入的所述翻轉(zhuǎn)觸發(fā)器輸出、作為第二輸入的來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)，并且向所述處理器輸出所述數(shù)據(jù)請(qǐng)求等待號(hào)。
27.根據(jù)權(quán)利要求26所述的處理器模塊，其中，所述用于輸出數(shù)據(jù)請(qǐng)求等待信號(hào)的裝置還包括:用于將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)同步到所述處理器模塊的時(shí)鐘域中的裝置。
28.根據(jù)權(quán)利要求24至27中任一項(xiàng)所述的處理器模塊，其中，所述處理器配置用于經(jīng)由存儲(chǔ)器與所述至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)。
29.—種方法,包括: 在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)；以及 與所述至少一個(gè)另一處理器通信以控制數(shù)據(jù)的共享的裝置，其中，與所述至少一個(gè)另一處理器通信包括控制向所述處理器發(fā)送數(shù)據(jù)，包括: 根據(jù)來(lái)自所述處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符；以及 根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出確認(rèn)等待信號(hào)，其中，輸出數(shù)據(jù)請(qǐng)求指示符還取決于所述數(shù)據(jù)確認(rèn)信號(hào)，并且輸出確認(rèn)等待信號(hào)還取決于所述確認(rèn)等待寄存器與/[目號(hào)。
30.根據(jù)權(quán)利要求29所述的方法，其中，輸出數(shù)據(jù)請(qǐng)求指示符包括:配置第一觸發(fā)器接收作為置位輸入的所述數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)、作為主控清除輸入的所述確認(rèn)等待信號(hào)，并且輸出第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
31.根據(jù)權(quán)利要求30所述的方法，其中，所述輸出數(shù)據(jù)請(qǐng)求指示符包括:配置AND邏輯組合器接收作為第一輸入的所述第一臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、作為第二輸入的反相確認(rèn)等待信號(hào)，并且輸出第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
32.根據(jù)權(quán)利要求31所述的方法，其中，所述輸出數(shù)據(jù)請(qǐng)求指示符還包括:配置XOR邏輯組合器接收作為第一輸入的所述第二臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)、以及取決于所述數(shù)據(jù)確認(rèn)信號(hào)的第二輸入，并且輸出第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)。
33.根據(jù)權(quán)利要求32所述的方法，其中，所述輸出數(shù)據(jù)請(qǐng)求指示符還包括:配置第二觸發(fā)器輸出經(jīng)同步的第三臨時(shí)數(shù)據(jù)請(qǐng)求信號(hào)作為所述數(shù)據(jù)請(qǐng)求指示符。
34.根據(jù)權(quán)利要求30至33中任一項(xiàng)所述的方法，其中，輸出確認(rèn)等待信號(hào)包括:配置觸發(fā)器接收作為主控置位輸入的邊沿檢測(cè)確認(rèn)信號(hào)、作為清除輸入的來(lái)自所述處理器的數(shù)據(jù)確認(rèn)等待寄存器寫(xiě)信號(hào)，并且向所述處理器輸出所述確認(rèn)等待信號(hào)。
35.根據(jù)權(quán)利要求34所述的方法，其中，輸出確認(rèn)等待信號(hào)還包括:配置邊沿檢測(cè)器檢測(cè)來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)的邊沿改變。
36.根據(jù)權(quán)利要求35所述的方法，其中，輸出確認(rèn)等待信號(hào)還包括:將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)確認(rèn)信號(hào)同步到所述處理器模塊的時(shí)鐘域中。
37.根據(jù)權(quán)利要求29至36中任一項(xiàng)所述的方法，其中，在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)包括經(jīng)由存儲(chǔ)器共享數(shù)據(jù)。
38.一種方法 ,包括: 在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)；以及 與至少一個(gè)另一處理器通信以控制所述數(shù)據(jù)的共享，其中，與所述至少一個(gè)另一處理器存儲(chǔ)器映射處理器通信包括控制接收數(shù)據(jù)，包括: 根據(jù)來(lái)自所述處理器的數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)而向所述另一處理器模塊輸出數(shù)據(jù)確認(rèn)信號(hào)；以及 根據(jù)來(lái)自所述另一處理器模塊的數(shù)據(jù)請(qǐng)求信號(hào)以及所述數(shù)據(jù)確認(rèn)信號(hào)而向所述處理器輸出數(shù)據(jù)請(qǐng)求等待信號(hào)。
39.根據(jù)權(quán)利要求38所述的方法，其中，輸出數(shù)據(jù)確認(rèn)信號(hào)包括:配置翻轉(zhuǎn)觸發(fā)器接收作為輸入的來(lái)自所述處理器的所述數(shù)據(jù)確認(rèn)寄存器寫(xiě)信號(hào)，并且向所述另一處理器模塊輸出所述數(shù)據(jù)確認(rèn)信號(hào)。
40.根據(jù)權(quán)利要求39所述的方法，其中，所述輸出數(shù)據(jù)請(qǐng)求等待信號(hào)包括:配置XOR邏輯組合器接收作為第一輸入的所述翻轉(zhuǎn)觸發(fā)器輸出、作為第二輸入的來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)，并且向所述處理器輸出所述數(shù)據(jù)請(qǐng)求等待信號(hào)。
41.根據(jù)權(quán)利要求40所述的方法，其中，輸出數(shù)據(jù)請(qǐng)求等待信號(hào)還包括:將來(lái)自所述另一處理器模塊的所述數(shù)據(jù)請(qǐng)求信號(hào)同步到所述處理器模塊的時(shí)鐘域中。
42.根據(jù)權(quán)利要求38至41中任一項(xiàng)所述的方法，其中，在處理器模塊與至少一個(gè)另一處理器模塊處理器之間共享數(shù)據(jù)包括經(jīng)由存儲(chǔ)器共享數(shù)據(jù)。
43.一種編碼有指令的處理器可讀介質(zhì)，該指令在由處理器執(zhí)行時(shí)執(zhí)行如權(quán)利要求29至42所述的方法。
44.一種裝置，包括至少一個(gè)處理器和至少一個(gè)存儲(chǔ)器，該至少一個(gè)存儲(chǔ)器包括一個(gè)或多個(gè)程序的計(jì)算機(jī)代碼，所述至少一個(gè)存儲(chǔ)器和所述計(jì)算機(jī)代碼配置用于利用所述至少一個(gè)處理器使得所述裝置至少 執(zhí)行如權(quán)利要求29至42所述的方法。
全文摘要
本發(fā)明的實(shí)施方式涉及處理器通信。具體地，涉及一種處理器模塊，包括處理器，配置用于與至少一個(gè)另一處理器模塊處理器共享數(shù)據(jù)；存儲(chǔ)器映射外圍設(shè)備，配置用于與至少一個(gè)另一處理器存儲(chǔ)器映射外圍設(shè)備通信，以控制數(shù)據(jù)的共享，其中，存儲(chǔ)器映射外圍設(shè)備包括發(fā)送方部分，該發(fā)送方部分包括數(shù)據(jù)請(qǐng)求生成器，其配置用于根據(jù)來(lái)自處理器的數(shù)據(jù)請(qǐng)求寄存器寫(xiě)信號(hào)而向另一處理器模塊輸出數(shù)據(jù)請(qǐng)求指示符；確認(rèn)等待信號(hào)生成器，配置用于根據(jù)來(lái)自另一處理器模塊的數(shù)據(jù)確認(rèn)信號(hào)而向處理器輸出確認(rèn)等待信號(hào)，其中，數(shù)據(jù)請(qǐng)求生成器數(shù)據(jù)請(qǐng)求指示符還取決于數(shù)據(jù)確認(rèn)信號(hào)，并且確認(rèn)等待信號(hào)生成器確認(rèn)等待信號(hào)還取決于確認(rèn)等待寄存器寫(xiě)信號(hào)。
文檔編號(hào)G06F15/167GK103198048SQ20121048957
公開(kāi)日2013年7月10日 申請(qǐng)日期2012年11月21日 優(yōu)先權(quán)日2011年12月12日
發(fā)明者D·史密斯 申請(qǐng)人:意法半導(dǎo)體(R&D)有限公司