同系列多平臺fpga應(yīng)用合并系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)，應(yīng)用于包括適配器和至少兩個平臺的測試或生產(chǎn)系統(tǒng)中，所述系統(tǒng)包括：至少兩個功能模塊，用于與所述至少兩個平臺相對應(yīng)；IO選擇器，分別與至少兩個功能模塊連接，用于自適應(yīng)選擇至少兩個功能模塊中的一個功能模塊；IO屬性控制器，與所述IO選擇器連接，用于選擇依據(jù)被選擇功能模塊的具體屬性，即每個IO都是輸入，輸出和高阻三態(tài)的屬性。本發(fā)明所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)能夠大大減輕FPGA版本的后期開發(fā)、維護、存儲、升級等方面的開支，降低在板上存儲、加載等方面的難度，并且能夠大大提高工作效率。
【專利說明】同系列多平臺FPGA應(yīng)用合并系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于數(shù)字化電子領(lǐng)域，涉及一種FPGA應(yīng)用合并系統(tǒng)，特別是涉及一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)。
【背景技術(shù)】
[0002]目前，現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)以其內(nèi)部豐富的觸發(fā)器和外部眾多的I/O引腳成為現(xiàn)代數(shù)字應(yīng)用系統(tǒng)的“膠水”，它對于數(shù)字信號處理器(Digital Signal Processor，簡稱DSP)芯片應(yīng)用系統(tǒng)的作用也是如此，F(xiàn)PGA的可編程特性提升了 DSP的接口能力。FPGA芯片內(nèi)部運行的邏輯是以配置文件的形式保存在某種存儲介質(zhì)上的。
[0003]現(xiàn)在在產(chǎn)品或生產(chǎn)平臺中，經(jīng)常會面臨如下場景，即在同一系列的不同產(chǎn)品中，系統(tǒng)的大體架構(gòu)相類似，但是其具體細節(jié)卻存在差異。因此，為了節(jié)省硬件研發(fā)及制造成本，常用方案就是將相互兼容的硬件部分統(tǒng)一設(shè)計為一個適配器(Adapter)，而該適配器用于放置CPU、FPGA等通用器件，也就是說是通過插槽與不同的平臺進行對接。但是在此種模式下，適配器(Adapter)的硬件與軟件均可使用同一套FPGA版本，但由于FPGA所控制的引腳定義在不同平臺上時會有所差異，因此，F(xiàn)PGA需要使用不同的鏡像(Image)來配對相應(yīng)的平臺。為避免輸入/輸出(IO)電平或方向的差異造成硬件損害，所以需要特別注意的是不能將不同F(xiàn)PGA版本混用。然而,這就對FPGA版本的更新和維護，以及FPGA版本板上的存儲、加載等方面大大增加了難度。

【發(fā)明內(nèi)容】

[0004]鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)，用于解決現(xiàn)有技術(shù)中在FPGA板上存儲、加載等方面存在一定難度的問題。
[0005]為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)，應(yīng)用于包括適配器和至少兩個平臺的測試系統(tǒng)中，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)包括:
[0006]至少兩個功能模塊，用于與所述至少兩個平臺相對應(yīng)；
[0007]IO選擇器，分別與至少兩個功能模塊連接，用于自適應(yīng)選擇至少兩個功能模塊中的一個功能模塊；
[0008]IO屬性控制器，與所述IO選擇器連接，用于選擇依據(jù)被選擇功能模塊的IO的具體屬性，即每個IO都是輸入,輸出和高阻三態(tài)的屬性。
[0009]優(yōu)選地，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)還包括IO引腳，連接在所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)上，用于將所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)嵌入至所述適配器中。
[0010]優(yōu)選地，所述IO屬性控制器還包括可編程輸入輸出單元。
[0011 ] 優(yōu)選地，所述IO屬性控制器需要用到FPGA的通用輸入輸出的每個IO都是三態(tài)的屬性，即實時配置成為輸入、輸出、或高阻。
[0012]優(yōu)選地，所述可編程輸入輸出單元包括三態(tài)控制端口，輸出端口、輸入端口。
[0013]優(yōu)選地，當(dāng)三態(tài)控制端口處的信號電平為低電平時，IO為輸出狀態(tài)；當(dāng)三態(tài)控制端口處的信號電平為高電平時，IO為高阻狀態(tài)。
[0014]優(yōu)選地，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)采用包括第一級結(jié)構(gòu)和第二級結(jié)構(gòu)的兩級結(jié)構(gòu)對IO進行控制，即兩級結(jié)構(gòu)指IO選擇器和IO屬性控制器。
[0015]優(yōu)選地，處于第一級結(jié)構(gòu)的IO選擇器會將至少兩個功能模塊中的具體一功能模塊的IO映射到FPGA的IO上。
[0016]優(yōu)選地，處于第二級結(jié)構(gòu)的IO屬性控制器會依據(jù)至少兩個功能模塊中具體一功能模塊來配置具體的每個IO的輸入輸出特性。
[0017]如上所述，本發(fā)明所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)能夠大大減輕FPGA版本的后期開發(fā)、維護、存儲、升級等方面的開支，降低在板上存儲、加載等方面的難度，并且能夠大大提高工作效率。
【專利附圖】

【附圖說明】
[0018]圖1顯示為本發(fā)明的同系列多平臺FPGA應(yīng)用合并系統(tǒng)的應(yīng)用場景示意圖。
[0019]圖2顯示為本發(fā)明的同系列多平臺FPGA應(yīng)用合并系統(tǒng)示意圖。
[0020]圖3顯示為本發(fā)明的同系列多平臺FPGA應(yīng)用合并系統(tǒng)中可編程輸入輸出單元的示意圖。`
[0021]圖4顯示為本發(fā)明的適配當(dāng)前平臺的單個功能模塊的同系列多平臺FPGA應(yīng)用合并系統(tǒng)的示意圖。
[0022]元件標(biāo)號說明
[0023]I適配器
[0024]2平臺
[0025]11 同系列多平臺FPGA應(yīng)用合并系統(tǒng)
[0026]111 功能模塊
[0027]112 IO 選擇器
[0028]113 IO屬性控制器
[0029]1131 可編程輸入輸出單元
【具體實施方式】
[0030]以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應(yīng)用，本說明書中的各項細節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0031]請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。[0032]下面結(jié)合實施例和附圖對本發(fā)明進行詳細說明。
[0033]所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)應(yīng)用于包括適配器I和至少兩個平臺2的測試或生產(chǎn)系統(tǒng)中，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11嵌入到所述適配器I中，如圖1所示的所述FPGA應(yīng)用合并系統(tǒng)11的應(yīng)用場景，平臺，平臺22…平臺2N代表不同的平臺，而這N個平臺在CPU、FPGA等方面使用了同樣的器件。傳統(tǒng)在硬件方面降低成本的方案就是將通用的器件放置在同一適配器中，通過插槽將所述適配器插在不同的平臺2上。所述適配器I上的FPGA或CPU的IO可通過插槽來控制或訪問平臺上的器件。而在傳統(tǒng)方案中，當(dāng)適配器I插在不同的平臺2上時，就需要分別加載不同的FPGA鏡像。而使用本實施例提供的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，便可將適配器I直接插入不同的平臺2中，通過FPGA自適應(yīng)配置自身的IO引腳以匹配不同的平臺設(shè)計。
[0034]本發(fā)明提供的同平臺多系列FPGA應(yīng)用合并系統(tǒng)將使用不同平臺的FPGA設(shè)計合并于同一鏡像中。當(dāng)需要開發(fā)多個平臺，而各平臺適合用同一 FPGA時，可以大幅度提高工作效率。
[0035]本實施例提供一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)11，如圖2所示，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11包括:N個與所述平臺、平臺22、…平臺對應(yīng)的功能模塊111 ; 10選擇器112，分別與N個功能模塊111連接，用于自適應(yīng)選擇N個功能模塊111其中的一個功能模塊，而每個功能模塊上所運行的功能是根據(jù)用戶需要而自行設(shè)定的，例如，對外部EROM操作功能，對外部傳感器進行讀取功能等等；10屬性控制器113，與所述IO選擇器112連接，用于選擇依據(jù)被選擇功能模塊111的IO的具體屬性，所述IO的具體屬性是指每個IO都是三態(tài)的屬性，也就是說依據(jù)被選擇功能模塊111中的引腳屬性來配置FPGA實際的IO引腳(未示出)，以便將所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11嵌入至適配器I中；以及IO引腳(未示出)，連接在所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11上，用于將所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11嵌入至適配器I中。實際上，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11是采用包括第一級結(jié)構(gòu)和第二級結(jié)構(gòu)的兩級結(jié)構(gòu)對IO進行控制；為了使
IO控制能夠盡快響應(yīng)，采用硬件連接供FPGA直接讀取平臺的狀態(tài)。例如，當(dāng)所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)11讀取到平臺時，處于第一級結(jié)構(gòu)的IO選擇器112會將第一個功能模塊111的IO映射到FPGA的IO上，接著，處于第二級結(jié)構(gòu)的IO屬性控制器113會依據(jù)第一個功能模塊111來配置具體的每個IO的輸入輸出特性。處于第二級結(jié)構(gòu)的IO屬性控制器113包括可編程輸入輸出單元1131 (Input output block，簡稱10B)，因為IO屬性控制器113需要用到FPGA的通用輸入輸出(GPIO)的一項屬性，即每個IO實際上都是三態(tài)的，可實現(xiàn)實時配置成為輸入、輸出、或高阻。如圖3所示，該可編程輸入輸出單元1131以Xilinx公司的Virtex6 FPGA的IO模塊為例，該IO模塊中包括三態(tài)控制端口，輸出端口、輸入端口、輸出驅(qū)動、輸入驅(qū)動、以及差分輸入端口。當(dāng)三態(tài)控制端口處的信號電平為低電平時，IO為輸出狀態(tài)，信號由FPGA內(nèi)部送到外部器件引腳上。當(dāng)三態(tài)控制端口處的信號電平為高電平時，IO為高阻狀態(tài)，外部信號可通過引腳直接進入同平臺多系列FPGA應(yīng)用合并系統(tǒng)11內(nèi)部。因此，所述IO屬性控制器113實質(zhì)就是，根據(jù)平臺的編號，對三態(tài)控制端口進行相應(yīng)的控制，以達到IO自適應(yīng)配置相應(yīng)屬性的功能。
[0036]從不同平臺的角度來看，當(dāng)所述同平臺多系列FPGA應(yīng)用合并系統(tǒng)會識別出具體平臺，并激活該平臺相應(yīng)功能后，其表現(xiàn)為適配當(dāng)前平臺的單個功能模塊，即如圖4所示，這樣與分別設(shè)計多個同平臺多系列FPGA應(yīng)用合并系統(tǒng)的方案并無差異。
[0037]本實施提供的所述同平臺多系列FPGA應(yīng)用合并系統(tǒng)與傳統(tǒng)方案進行比較，其相對于單個鏡像對應(yīng)單個平臺的設(shè)計，該系統(tǒng)的初期架構(gòu)設(shè)計較為復(fù)雜，但相對于分別設(shè)計多個版本，工作量卻并無更大的增加；而在初期設(shè)計之后，該系統(tǒng)的優(yōu)先則大大增加；當(dāng)需要實現(xiàn)該系統(tǒng)的新特性時，若此特性屬于各平臺共享，則只需修改一套代碼，這樣大大減少工作量。但是若采用傳統(tǒng)方案，則需對多套代碼進行移植，這樣出錯的幾率會很大；對該系統(tǒng)進行維護時，若是需要修正代碼，當(dāng)修正部分為各平臺共享部分時，也可大大減少工作量；對于在板上加載，該系統(tǒng)只需對一套鏡像分配存儲空間，且不用擔(dān)心存儲版本混淆對硬件造成損害，這樣大大降低了硬件成本；而且由于本系統(tǒng)由FPGA自行適配，無需軟件干預(yù)加載過程。表1可更清晰的標(biāo)識該系統(tǒng)的有益效果。
[0038]表1:同平臺多系列FPGA應(yīng)用合并系統(tǒng)與傳統(tǒng)方案的比較
[0039]
【權(quán)利要求】
1.一種同系列多平臺FPGA應(yīng)用合并系統(tǒng)，應(yīng)用于包括適配器和至少兩個平臺的測試或生產(chǎn)系統(tǒng)中，其特征在于，所述FPGA應(yīng)用合并系統(tǒng)包括: 至少兩個功能模塊，用于與所述至少兩個平臺相對應(yīng)； IO選擇器，分別與至少兩個功能模塊連接，用于自適應(yīng)選擇至少兩個功能模塊中的一個功能模塊； IO屬性控制器，與所述IO選擇器連接，用于選擇依據(jù)被選擇功能模塊的IO的具體屬性，即每個IO都是輸入，輸出和高阻三態(tài)的屬性。
2.根據(jù)權(quán)利要求1所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于:所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)還包括IO引腳，連接在所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)上，用于將所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)嵌入至所述適配器中。
3.根據(jù)權(quán)利要求1所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，所述IO屬性控制器還包括可編程輸入輸出單元。
4.根據(jù)權(quán)利要求3所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，所述IO屬性控制器需要用到FPGA的通用輸入輸出的每個IO都是三態(tài)屬性，即實時配置成為輸入、輸出、或高阻。
5.根據(jù)權(quán)利要求3所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，所述可編程輸入輸出單元包括三態(tài)控制端口，輸出端口、輸入端口。
6.根據(jù)權(quán)利要求5所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，當(dāng)三態(tài)控制端口處的信號電平為低電平時，IO為輸出狀態(tài)；當(dāng)三態(tài)控制端口處的信號電平為高電平時，IO為高阻狀態(tài)。
7.根據(jù)權(quán)利要求1所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，所述同系列多平臺FPGA應(yīng)用合并系統(tǒng)采用包括第一級結(jié)構(gòu)和第二級結(jié)構(gòu)的兩級結(jié)構(gòu)對IO進行控制，即兩級結(jié)構(gòu)指IO選擇器和IO屬性控制器。
8.根據(jù)權(quán)利要求7所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，處于第一級結(jié)構(gòu)的IO選擇器會將至少兩個功能模塊中的具體一功能模塊的IO映射到FPGA的IO上。
9.根據(jù)權(quán)利要求7所述的同系列多平臺FPGA應(yīng)用合并系統(tǒng)，其特征在于，處于第二級結(jié)構(gòu)的IO屬性控制器會依據(jù)至少兩個功能模塊中具體一功能模塊來配置具體的每個IO的輸入輸出特性。
【文檔編號】G06F13/20GK103778087SQ201210413817
【公開日】2014年5月7日 申請日期:2012年10月25日 優(yōu)先權(quán)日:2012年10月25日
【發(fā)明者】余年兵, 黃凱 申請人:加弘科技咨詢(上海)有限公司