專利名稱：可擴(kuò)展的片上網(wǎng)絡(luò)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成處理器陣列，其中處理器通過(guò)片上網(wǎng)絡(luò)(NoCs)進(jìn)行互連。本發(fā)明更特別地涉及一種處理器陣列結(jié)構(gòu)，其具有開(kāi)發(fā)工具可以在程序設(shè)計(jì)員的最小的幫助下適應(yīng)陣列的處理器的數(shù)量的這種規(guī)律。
背景技術(shù)：
圖1示意地示出一種在折疊環(huán)面拓?fù)涞钠暇W(wǎng)絡(luò)中包括排列成4X4的計(jì)算節(jié)點(diǎn)N的處理器陣列PA，如在美國(guó)專利申請(qǐng)第20110058569號(hào)中描述的。在陣列拓?fù)渲?，每個(gè)節(jié)點(diǎn)都通過(guò)點(diǎn)對(duì)點(diǎn)的雙向鏈接連接到在同一行中的兩個(gè)其它的節(jié)點(diǎn)和在同一列中的兩個(gè)其它的節(jié)點(diǎn)。在環(huán)面拓?fù)渲?，陣列的?jié)點(diǎn)在每一行和每一列中還以環(huán)形方式進(jìn)行連接，以至于包括位于陣列邊緣的節(jié)點(diǎn)的所有節(jié)點(diǎn)就它們的互連而言都具有相同的物理結(jié)構(gòu)。在圖1中描述的折疊拓?fù)渲?，每個(gè)節(jié)點(diǎn)(除非其置于陣列的邊緣)都連接到行和列中相同距離的兩個(gè)其它的節(jié)點(diǎn)，因此節(jié)點(diǎn)間的鏈接基本上具有相同的長(zhǎng)度。每個(gè)節(jié)點(diǎn)N包括五路路由器，其管理與行和列中與下一節(jié)點(diǎn)的四個(gè)鏈接，其稱作北、南、東、西鏈接，以及與處理單元的鏈接，例如通過(guò)共享總線互連的一群處理器。處理器陣列PA被制作為單獨(dú)的集成電路。為了與外界通信，其包括插入到陣列邊緣處的片上網(wǎng)絡(luò)中的輸入/輸出IO單元。正如所示，這種IO單元可以被設(shè)置在每行或每列的兩個(gè)末端處。更特別地，每個(gè)單元都插入到連接同一行或同一列的兩個(gè)極端節(jié)點(diǎn)N的鏈接中。每個(gè)IO單元都具有管理兩個(gè)與節(jié)點(diǎn)N的鏈接和一個(gè)與輸入/輸出接口的鏈接的三路路由器。輸入/輸出接口允許通過(guò)集成電路的金屬墊與電路外部進(jìn)行通信，旨在放入與印刷電路板或其它基板的傳導(dǎo)軌道的接觸。為了使對(duì)這樣的處理器陣列的編程更容易，所有的計(jì)算節(jié)點(diǎn)N都具有相似的特性，允許開(kāi)發(fā)工具在任何節(jié)點(diǎn)上以自動(dòng)模式映射任務(wù)(map tasks)。為了達(dá)到這一目的，IO單元被設(shè)計(jì)為對(duì)片上網(wǎng)絡(luò)的內(nèi)部通信是透明的。美國(guó)專利申請(qǐng)第20110058569號(hào)也描述了一種對(duì)于內(nèi)部通信而言通過(guò)IO單元的路由器減少等待時(shí)間的解決方案。為了在銷售集成電路中標(biāo)準(zhǔn)化的目的，將在相對(duì)窄的范圍內(nèi)提供處理器陣列的尺寸。因此，由該范圍內(nèi)的最大陣列提供的計(jì)算能力對(duì)于更苛刻的應(yīng)用來(lái)說(shuō)可能是不夠的。

發(fā)明內(nèi)容
因此有必要提供比在范圍內(nèi)最大處理器陣列更多的可用的計(jì)算能力。一個(gè)必然的需要是在不改變已有的用于處理器陣列的開(kāi)發(fā)工具的情況下增加計(jì)算能力。這些需要通過(guò)集成電路解決，該集成電路包括排列成陣列的計(jì)算節(jié)點(diǎn)；使得計(jì)算節(jié)點(diǎn)互連的環(huán)面拓?fù)淦暇W(wǎng)絡(luò)；以及在陣列的每一行或列的每一末端上插入到兩個(gè)計(jì)算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接的網(wǎng)絡(luò)擴(kuò)展單元。擴(kuò)展單元具有建立兩個(gè)相應(yīng)計(jì)算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接連續(xù)性的普通模式，以及將網(wǎng)絡(luò)鏈接分成可從集成電路外部訪問(wèn)的兩個(gè)獨(dú)立片段的擴(kuò)展模式。根據(jù)實(shí)施例，網(wǎng)絡(luò)鏈接包括并行總線，擴(kuò)展單元包括用于片段的并行/串行轉(zhuǎn)換器，該并行/串行轉(zhuǎn)換器形成流出串行信道，用于在片段上并行存在的電路數(shù)據(jù)的第一外部端子上串行傳送；和串行/并行轉(zhuǎn)換器，該串行/并行轉(zhuǎn)換器形成流入串行信道，用于在集成電路的第二外部端子上在片段數(shù)據(jù)串行到達(dá)后并行傳送。根據(jù)實(shí)施例，集成電路包括位于行或列末端處的計(jì)算節(jié)點(diǎn)之間的鏈接中的輸入/輸出接口，并被配置為通過(guò)輸入/輸出端子與集成電路外部進(jìn)行通信，其中擴(kuò)展單元被配置為在擴(kuò)展模式中，將所述輸入/輸出端子連接到所述片段。根據(jù)實(shí)施例，集成電路包括陣列同一邊緣的擴(kuò)展單元共有的負(fù)載均衡器，其被配置為在流出傳送進(jìn)行中的片段之間分配可用的流出串行信道。
根據(jù)實(shí)施例，負(fù)載均衡器被配置為在每個(gè)流出串行傳送的首標(biāo)中插入來(lái)源片段的標(biāo)識(shí)。根據(jù)實(shí)施例，負(fù)載均衡器被配置成解析每個(gè)流入串行傳送的首標(biāo)，并將相應(yīng)的串行信道切換成首標(biāo)中識(shí)別的片段。根據(jù)實(shí)施例，串行信道在分組中傳送數(shù)據(jù)，并且包括用于存儲(chǔ)分組等待傳送的分組的隊(duì)列，負(fù)載均衡器被配置為路由分組給具有最不滿的隊(duì)列的串行信道分組。


下面通過(guò)描述本發(fā)明的特定實(shí)施例，本發(fā)明其它的優(yōu)點(diǎn)和特征將更加明顯，這些特定實(shí)施例僅為了示范目的并展示在附圖中。圖1是先前已描述的表示通過(guò)折疊環(huán)面拓?fù)涞钠暇W(wǎng)絡(luò)互連的處理器陣列。圖2圖示了由多個(gè)處理器陣列形成的巨型陣列(macro-array)。圖3圖示了巨型陣列的兩個(gè)相鄰陣列之間的理想互連，在保留拓?fù)涞耐瑫r(shí)能夠擴(kuò)展網(wǎng)絡(luò)。圖4示出了網(wǎng)絡(luò)擴(kuò)展單元的一個(gè)實(shí)施例。圖5示出了網(wǎng)絡(luò)擴(kuò)展單元的另一個(gè)實(shí)施例。
具體實(shí)施例方式圖2示出了一種用于當(dāng)由單個(gè)處理器陣列以標(biāo)準(zhǔn)集成電路形式所提供的計(jì)算能力不夠時(shí)增加可利用的計(jì)算能力的可能的解決方案。正如所示，將若干處理器陣列PA1、PA2......在基板上，如印刷電路板，組裝成足夠尺寸的巨型陣列以達(dá)到所需的計(jì)算能力。每個(gè)PA陣列都可以獨(dú)立地進(jìn)行編程和使用，但這涉及程序設(shè)計(jì)員在計(jì)算能力方面將任務(wù)分割成獨(dú)立且平衡的子任務(wù)的努力的部分。操作系統(tǒng)也需要在陣列外部運(yùn)行以在陣列之間分配子任務(wù)，而陣列通常被設(shè)計(jì)為運(yùn)行它自己的操作系統(tǒng)，從而是自主的。為了避免這種復(fù)雜性，從開(kāi)發(fā)工具的觀點(diǎn)來(lái)看，將巨型陣列考慮為一個(gè)且唯一一個(gè)處理器陣列是理想的。為達(dá)到這個(gè)目的，優(yōu)選的是所有PA陣列的計(jì)算節(jié)點(diǎn)在一起形成一個(gè)且唯--個(gè)網(wǎng)絡(luò)。這個(gè)的一個(gè)可能的解決方案是通過(guò)其輸入/輸出接口將PA陣列相互連接，同時(shí)模仿兩個(gè)相鄰陣列接口之間的雙向網(wǎng)絡(luò)連接。然而，這樣的模仿涉及額外的取決于形成巨型陣列的陣列尺寸和數(shù)量的軟件復(fù)雜性。另外，這個(gè)解決方案可能要求輸入/輸出接口完全相同，還要求所有行和列的末端都適合這樣的接口。在實(shí)踐中，標(biāo)準(zhǔn)處理器陣列可能具有有限數(shù)量的輸入/輸出接口，并且這些接口可能是不相同的。圖3示出了在折疊環(huán)面拓?fù)潢嚵械那榫跋碌南嗤負(fù)涞膬蓚€(gè)相鄰陣列PAl和PA2之間理想的連接類型，這種連接類型允許兩個(gè)陣列的片上網(wǎng)絡(luò)形成相同拓?fù)涞膯蝹€(gè)網(wǎng)絡(luò)。所示出的例子與通過(guò)陣列的行的網(wǎng)絡(luò)擴(kuò)展對(duì)應(yīng)——應(yīng)當(dāng)注意的是同樣的原理也適用于列。在陣列PAl的每一行中，最后兩個(gè)節(jié)點(diǎn)N與它們的輸入/輸出單元IO的連接是斷開(kāi)的(如果在這個(gè)位置上沒(méi)有IO單元，那么斷開(kāi)的是最后兩個(gè)節(jié)點(diǎn)之間的連接)。相似地，在陣列PA2與之相應(yīng)的行中，最開(kāi)始兩個(gè)節(jié)點(diǎn)N與它們的輸入/輸出單元IO的連接是斷開(kāi)的(如果在這個(gè)位置上沒(méi)有IO單元，那么斷開(kāi)的是最開(kāi)始兩個(gè)節(jié)點(diǎn)之間的連接)。由此斷開(kāi)的內(nèi)部連接(虛線所示)被外部鏈接Lel和Le2所代替，從而確保陣列PAl的行與陣列PA2相應(yīng)的行的接合，同時(shí)形成與內(nèi)部行的拓?fù)湎嗤臄U(kuò)展行。為達(dá)到這個(gè)目的，鏈接Lel將陣列PAl的行的倒數(shù)第二個(gè)節(jié)點(diǎn)連接到陣列PA2的行的第一個(gè)節(jié)點(diǎn)上，并且鏈接Le2將陣列PAl的行的最后一個(gè)節(jié)點(diǎn)連接到陣列PA2的行的第二個(gè)節(jié)點(diǎn)上。在實(shí)際的實(shí)施中，每個(gè)由此被外部鏈接“替代”的內(nèi)部鏈接都被分成被使得能獨(dú)立地從外部訪問(wèn)的兩個(gè)片段。因此，在某些情況下，跨過(guò)輸入/輸出單元IO的、行的兩個(gè)最末端節(jié)點(diǎn)之間的內(nèi)部鏈接被分成分別通過(guò)外部鏈接Lel和Le2與相鄰電路的相應(yīng)片段連接的兩個(gè)片段。注意到折疊環(huán)面拓?fù)溆绕溥m合這種擴(kuò)展。當(dāng)然，陣列的每一行中被外部鏈接影響的兩個(gè)節(jié)點(diǎn)恰巧是離邊緣最近的節(jié)點(diǎn)。還注意到陣列PAl和PA2外面邊緣的IO單元將不再使用。這與建立具有與單獨(dú)陣列相同的拓?fù)涞木扌完嚵械南Ｍ且恢碌?，其中IO單元處于外圍。因此，在擴(kuò)展的列和行具有與單獨(dú)的PA電路的行和列相同的折疊環(huán)面拓?fù)涞呐渲弥?，將行和列擴(kuò)展為跨過(guò)若干相鄰的PA電路是有可能的。可以使用與傳統(tǒng)的PA陣列的相同的開(kāi)發(fā)工具對(duì)由此形成的巨型陣列編程。當(dāng)然，考慮到傳統(tǒng)陣列的規(guī)律性和節(jié)點(diǎn)N的可互換性，開(kāi)發(fā)工具僅需要被配置為具有該陣列的尺寸以便以自動(dòng)的方式將任務(wù)映射到不同的節(jié)點(diǎn)上，并通過(guò)片上網(wǎng)絡(luò)建立節(jié)點(diǎn)之間的通信圖。在巨型陣列具有完全的傳統(tǒng)陣列拓?fù)涞那闆r下，現(xiàn)有的開(kāi)發(fā)工具僅需要在計(jì)算節(jié)點(diǎn)方面被配置為具有巨型陣列的新尺寸。圖4示出了用于在兩個(gè)相鄰陣列PAl和PA2的兩行之間建立外部鏈接Lel和Le2的結(jié)構(gòu)的詳細(xì)實(shí)施例。通常節(jié)點(diǎn)N之間的內(nèi)部連接是具有許多傳導(dǎo)線的總線。使用具有同樣多的線的外部鏈接Lel和Le2擴(kuò)展這些總線實(shí)際上是不可行的，這是因?yàn)榘ㄟ@些陣列的集成電路在大多數(shù)情況下不能布置足夠的外部接觸端子。為了避免這種復(fù)雜性，每個(gè)外部連接Lel和Le2都被提供為快速串行連接的形式。事實(shí)上，如圖所示，由于內(nèi)部鏈接是雙向的，因此每個(gè)外部鏈接Lel和Le2都包括兩個(gè)相反方向的串行鏈接。那么每個(gè)外部鏈接Lei, Le2在每個(gè)集成電路PA上僅需要兩個(gè)接觸端子40。這些端子可以從不使用的輸入/輸出接口 IO得到，如對(duì)于鏈接Le2所示。通過(guò)足夠多地放置端子40，即，使得在兩個(gè)相鄰電路PA之間相互連接的端子面對(duì)面，電路可以被放置得離彼此很近以縮短用于電路間串行鏈接的傳導(dǎo)軌道。通過(guò)這樣地縮短軌道(達(dá)到毫米級(jí))，并且由于串行接口不需要遵循標(biāo)準(zhǔn)，因此串行信號(hào)可以達(dá)到非常高的lOGb/s級(jí)的傳送速率。陣列PA的行和列的每個(gè)末端都被配備具有擴(kuò)展單元42。單元42包括用于每個(gè)外部鏈接Le1、Le2的串行/并行/串行轉(zhuǎn)換器(SERDES)——它將內(nèi)部并行數(shù)據(jù)轉(zhuǎn)換為流出串行鏈接上的串行流，并將串行流入數(shù)據(jù)轉(zhuǎn)換為并行的內(nèi)部數(shù)據(jù)流。并行流通過(guò)分別與外部鏈接LeI，Le2相關(guān)聯(lián)的開(kāi)關(guān)S1、S2。開(kāi)關(guān)SI和S2通過(guò)網(wǎng)絡(luò)擴(kuò)展信號(hào)EXT控制。當(dāng)信號(hào)EXT無(wú)效時(shí)，單元42處于正常模式。在陣列PA的常規(guī)獨(dú)立配置中，開(kāi)關(guān)SI和S2將一對(duì)節(jié)點(diǎn)N的末端連接到它們的輸入/輸出單元10。在沒(méi)有單元IO處，存在開(kāi)關(guān)SI和S2之間的直接連接。當(dāng)信號(hào)EXT有效時(shí)，單元42處于“網(wǎng)絡(luò)擴(kuò)展”模式。開(kāi)關(guān)SI和S2將這對(duì)節(jié)點(diǎn)連接到它們各自的SERDES轉(zhuǎn)換器上，將電路PA放置在圖3的配置中。信號(hào)EXT優(yōu)選地被電路PA的相同邊緣的所有的擴(kuò)展單元42共有。這樣，基于巨型陣列中的電路PA的位置，四個(gè)信號(hào)EXT被提供給每一個(gè)電路PA以獨(dú)立地控制在電路每一邊緣上的擴(kuò)展單元42。信號(hào)EXT的狀態(tài)存儲(chǔ)在，例如可編程配置寄存器中。盡管可以在兩個(gè)相鄰PA電路之間實(shí)現(xiàn)快速串行連接，但是在某些情況下，它們不會(huì)達(dá)到內(nèi)部并行連接的流量速率。然后，擴(kuò)展的網(wǎng)絡(luò)在兩個(gè)PA電路之間的前沿處可能有帶寬限制，從而導(dǎo)致通過(guò)使用巨型陣列獲得的性能可能與PA電路的數(shù)量不成正比。圖5示出了用于在兩個(gè)PA電路之間的前沿處增加平均帶寬的實(shí)施例。在此圖中，單元42被展示為“網(wǎng)絡(luò)擴(kuò)展”模式——為了清楚，未示出包括單元IO在內(nèi)的普通模式中使用的元件。該實(shí)施例旨在優(yōu)化外部連接的使用，并且它基于有用帶寬通常在鏈接之間特別是在流出鏈接之間不均勻分配的假設(shè)。流出串行信道的帶寬在有效流出傳送之間動(dòng)態(tài)分配。對(duì)于每行(或列)，在電路的相同邊緣處都存在兩個(gè)流出信道，分別地與外部串行鏈接Lel和Le2相關(guān)聯(lián)。如果PA電路具有M個(gè)行(或列)，那么在電路的一個(gè)邊緣上存在2M個(gè)流出串行信道。陣列邊緣的所有擴(kuò)展單元42的開(kāi)關(guān)SI和S2都被負(fù)載均衡器LB代替，所述負(fù)載均衡器LB負(fù)責(zé)取決于流出串行信道的可用性將流出并行流切換到一個(gè)或更多個(gè)SERDES轉(zhuǎn)換器上。在圖5的例子中，通過(guò)鏈接Le2退出第一行的傳送并行地借用鏈接Lel的可用流出信道。通過(guò)例如分組達(dá)到負(fù)載平衡來(lái)自電路PAl的頂端右節(jié)點(diǎn)的一些分組采用鏈接Lel而其它的采用鏈接Le2。這個(gè)附圖同時(shí)也示出了通過(guò)第四行的鏈接Le2退出的傳送并行地借用第二和第三行的鏈接Le2的流出信道。串行傳送通常被分組化。每個(gè)串行信道都具有待傳送的分組被堆棧于其中的傳送隊(duì)列。確定能夠被分配以達(dá)到負(fù)載平衡的串行信道可以通過(guò)使用例如信道的隊(duì)列填充等級(jí)獲得外傳分組一到達(dá)負(fù)載均衡器就將會(huì)被按路線傳送給最不滿的隊(duì)列。剛剛描述了由傳送PA電路(PAl)執(zhí)行的一部分負(fù)載平衡功能。功能剩余的部分由接收電路(PA2)的負(fù)載均衡器LB執(zhí)行。傳送電路的負(fù)載均衡器，即分配流出串行信道的電路(PAl)，識(shí)別正在進(jìn)行的傳送和它們的原始內(nèi)部連接。接收電路(PA2)的負(fù)載均衡器檢索識(shí)別信息并使流入串行信道重新定向到識(shí)別的內(nèi)部鏈接。識(shí)別信息可以被插入到包含在串行傳送中的首標(biāo)中，與標(biāo)準(zhǔn)的串行傳送協(xié)議一致，例如因特拉肯協(xié)議(Interlaken protocol)。如果電路PA2有數(shù)據(jù)要傳送給電路PA1，那么傳送是通過(guò)反轉(zhuǎn)描述的電路PAl和PA2的角色來(lái)達(dá)到的。一個(gè)方向上的傳送并且其它的借用分開(kāi)的串行信道，借此兩種傳送就能同時(shí)獨(dú)立地執(zhí)行。正如剛剛說(shuō)明的，通過(guò)使用動(dòng)態(tài)工作的負(fù)載均衡器LB，提供比內(nèi)部連接更少的雙向串行信道是可能的。在某些應(yīng)用中，例如，為兩個(gè)或四個(gè)內(nèi)部連接提供一個(gè)雙向串行信道可能就足夠了。這減少了電路外部端口的數(shù)量，尤其SERDES轉(zhuǎn)換器占有的表面面積。負(fù)載均衡器將以與上面描述的相同的方式工作；它將只有更少的串行信道庫(kù)來(lái)分配。在本說(shuō)明書(shū)中，在獲得處理器陣列的無(wú)限制可擴(kuò)展性的同時(shí)保持與為單個(gè)電路設(shè)計(jì)的現(xiàn)有開(kāi)發(fā)工具兼容的情景下，展示了可從外部擴(kuò)展的片上網(wǎng)絡(luò)的實(shí)施例。這些開(kāi)發(fā)工具僅需要使用擴(kuò)展陣列的尺寸進(jìn)行配置。不排除開(kāi)發(fā)工具可能發(fā)展到考慮電路之間外部連接的特點(diǎn)。在這種情況下，并非使用負(fù)載均衡器動(dòng)態(tài)地路由流出分組，取而代之的是，在編程時(shí)，使用位于分組首標(biāo)中的路由選擇信息靜態(tài)地分配串行信道分組。負(fù)載平衡器由基于首標(biāo)中的信息指示包裹到串行信道的路由器替代。
權(quán)利要求
1.一種集成電路，包括 排列成陣列的計(jì)算節(jié)點(diǎn)； 通過(guò)并行總線鏈接使得計(jì)算節(jié)點(diǎn)互連的環(huán)面拓?fù)淦暇W(wǎng)絡(luò)； 在陣列的每一行或列的每一端子處的、被插入到兩個(gè)計(jì)算節(jié)點(diǎn)之間的總線中的網(wǎng)絡(luò)擴(kuò)展單元，所述擴(kuò)展單元具有建立兩個(gè)相應(yīng)的所述計(jì)算節(jié)點(diǎn)之間的所述總線的連續(xù)性的普通模式和將所述總線分成兩個(gè)獨(dú)立的總線片段的擴(kuò)展模式； 一組并行/串行轉(zhuǎn)換器，每個(gè)形成流出串行信道以在總線片段上并行存在的所述電路數(shù)據(jù)的第一外部端子上串行傳送； 一組串行/并行轉(zhuǎn)換器，每個(gè)形成流入串行信道以在所述電路的第二外部端子上總線片段數(shù)據(jù)串行到達(dá)后并行傳送；以及 所述陣列同一邊緣的所述擴(kuò)展單元共有的負(fù)載均衡器，其被配置為在流出傳送進(jìn)行中的所述總線片段之間分配可用的流出串行信道。
2.如權(quán)利要求1所述的集成電路，其中所述電路的所述端子在普通模式中與位于所述行或列的所述末端處的計(jì)算節(jié)點(diǎn)之間的鏈接上的輸入/輸出接口連接。
3.如權(quán)利要求1所述的集成電路，其中所述負(fù)載均衡器被配置為在每個(gè)流出串行傳送的首標(biāo)中插入所述來(lái)源總線片段的標(biāo)識(shí)符。
4.如權(quán)利要求3所述的集成電路，其中所述負(fù)載均衡器被配置為解析每個(gè)流入的串行傳送首標(biāo)，并將所述相應(yīng)的串行信道切換到所述首標(biāo)中所識(shí)別的所述總線片段。
5.如權(quán)利要求1所述的集成電路，其中所述串行信道通過(guò)分組傳送數(shù)據(jù)，并且包括用于分組等待傳送的隊(duì)列，所述負(fù)載均衡器被配置為路由分組到具有最不滿的隊(duì)列的串行信道。
6.一種集成電路包括 排列成陣列的計(jì)算節(jié)點(diǎn)； 使得所述計(jì)算節(jié)點(diǎn)互連的環(huán)面拓?fù)淦暇W(wǎng)絡(luò)；以及 在所述陣列的每一行或列的每個(gè)末端處插入到兩個(gè)計(jì)算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接中的網(wǎng)絡(luò)擴(kuò)展單元，所述擴(kuò)展單元具有 建立所述兩個(gè)相應(yīng)計(jì)算節(jié)點(diǎn)之間的所述網(wǎng)絡(luò)鏈接的連續(xù)性的普通模式，和 將所述網(wǎng)絡(luò)鏈接分成可從所述集成電路外部訪問(wèn)的兩個(gè)獨(dú)立片段的擴(kuò)展模式。
7.如權(quán)利要求6所述的集成電路，其中所述網(wǎng)絡(luò)鏈接包括并行總線并且所述擴(kuò)展單元包括，用于片段的 并行/串行轉(zhuǎn)換器，形成流出串行信道，用于在所述片段上并行存在的所述電路數(shù)據(jù)的第一外部端子上串行傳送；以及 串行/并行轉(zhuǎn)換器，形成流入串行信道，用于在所述集成電路的第二外部端子上所述片段數(shù)據(jù)串行到達(dá)后并行傳送。
8.如權(quán)利要求6所述的集成電路，包括位于所述行或列的末端處的計(jì)算節(jié)點(diǎn)之間的所述鏈接中的輸入/輸出接口，并被配置為通過(guò)輸入/輸出端子與所述集成電路的外部進(jìn)行通信，其中在擴(kuò)展模式中所述擴(kuò)展單元被配置為將所述輸入/輸出端子連接到所述片段。
9.如權(quán)利要求7所述的集成電路，包括所述陣列同一邊緣的所述擴(kuò)展單元共有的負(fù)載均衡器，其被配置為在流出傳送進(jìn)行中的所述片段之間分配可用的流出串行信道。
10.如權(quán)利要求9所述的集成電路，其中所述負(fù)載均衡器被配置為在每個(gè)流出串行傳送的首標(biāo)中插入所述來(lái)源片段的標(biāo)識(shí)。
11.如權(quán)利要求10所述的集成電路，其中所述負(fù)載均衡器被配置為解析每個(gè)流入的串行傳送的首標(biāo)，并將所述相應(yīng)的串行信道切換成所述首標(biāo)中識(shí)別的所述片段。
12.如權(quán)利要求9所述的集成電路，其中所述串行信道在分組中傳送數(shù)據(jù)，并且包括用于存儲(chǔ)分組等待傳送的分組的隊(duì)列，所述負(fù)載均衡器被配置為路由分組到具有最不滿的隊(duì)列的串行信道。
全文摘要
一種集成電路包括排列成陣列的計(jì)算節(jié)點(diǎn)；與計(jì)算節(jié)點(diǎn)互連的環(huán)面拓?fù)淦暇W(wǎng)絡(luò)；以及在陣列的每一行或列的每個(gè)末端處并被插入到兩個(gè)計(jì)算節(jié)點(diǎn)之間的網(wǎng)絡(luò)鏈接的網(wǎng)絡(luò)擴(kuò)展單元。該擴(kuò)展單元具有建立兩個(gè)相應(yīng)計(jì)算節(jié)點(diǎn)間的網(wǎng)絡(luò)鏈接的連續(xù)性的普通模式，和將網(wǎng)絡(luò)鏈接分成可從集成電路外部訪問(wèn)的兩個(gè)獨(dú)立片段的擴(kuò)展模式。
文檔編號(hào)G06F13/40GK103020009SQ201210392549
公開(kāi)日2013年4月3日 申請(qǐng)日期2012年8月23日 優(yōu)先權(quán)日2011年8月23日
發(fā)明者M·哈蘭德 申請(qǐng)人:卡雷公司