專利名稱：并行傳輸數(shù)據(jù)的電子方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，特別涉及一種并行傳輸數(shù)據(jù)的電子方法。
背景技術(shù)：
目前的傳輸數(shù)據(jù)的電子方法，彼此之間都是指令流式的傳輸數(shù)據(jù)，這樣的流水線式的傳輸數(shù)據(jù)無法實現(xiàn)并行傳輸數(shù)據(jù)，在一條指令結(jié)束后方能執(zhí)行下一條指令，而實踐中發(fā)覺，大多數(shù)的指令時可以并行運行的，這樣的串行運行方式是無法提高效率的
發(fā)明內(nèi)容
本發(fā)明提供一種并行傳輸數(shù)據(jù)的電子方法，經(jīng)由在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器激活傳輸數(shù)據(jù)二級存儲器，隨后操縱通信端進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存。實現(xiàn)了并行運行方式且提高了通信效率。為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案為
一種并行傳輸數(shù)據(jù)的電子方法，先內(nèi)置設(shè)置上帶有觸發(fā)式激活引腳的雙核處理器I還有待交互通信的通信導通的設(shè)置上帶有觸發(fā)式激活引腳的傳輸數(shù)據(jù)二級存儲器2，還有兩兩間隔處的一體化帶有觸發(fā)式激活引腳的通信端3，雙核處理器I同傳輸數(shù)據(jù)二級存儲器2設(shè)置上閃存4 ;在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器I激活傳輸數(shù)據(jù)二級存儲器2，隨后操縱通信端3進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存4。經(jīng)由在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器I激活傳輸數(shù)據(jù)二級存儲器2，隨后操縱通信端3進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存4。實現(xiàn)了并行運行方式且提高了通信效率。


圖I為本發(fā)明的連接結(jié)構(gòu)示意圖。
具體實施例方式下面經(jīng)由附圖對本發(fā)明做進一步說明
如附圖I所示，一種并行傳輸數(shù)據(jù)的電子方法，先內(nèi)置設(shè)置上帶有觸發(fā)式激活引腳的雙核處理器I還有待交互通信的通信導通的設(shè)置上帶有觸發(fā)式激活引腳的傳輸數(shù)據(jù)二級存儲器2，還有兩兩間隔處的一體化帶有觸發(fā)式激活引腳的通信端3，雙核處理器I同傳輸數(shù)據(jù)二級存儲器2設(shè)置上閃存4。經(jīng)由在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器I激活傳輸數(shù)據(jù)二級存儲器2，隨后操縱通信端3進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存4。實現(xiàn)了并行運行方式且提高了通信效率。
權(quán)利要求
1.一種并行傳輸數(shù)據(jù)的電子方法，其特征在于先內(nèi)置設(shè)置上帶有觸發(fā)式激活引腳的雙核處理器(I)還有待交互通信的通信導通的設(shè)置上帶有觸發(fā)式激活引腳的傳輸數(shù)據(jù)二級存儲器(2)，還有兩兩間隔處的一體化帶有觸發(fā)式激活引腳的通信端(3)，雙核處理器(I)同傳輸數(shù)據(jù)二級存儲器(2)設(shè)置上閃存(4);在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器(I)激活傳輸數(shù)據(jù)二級存儲器(2 )，隨后操縱通信端(3 )進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存(4)。
全文摘要
一種并行傳輸數(shù)據(jù)的電子方法，經(jīng)由在傳輸數(shù)據(jù)時，帶有觸發(fā)式激活引腳的雙核處理器激活傳輸數(shù)據(jù)二級存儲器，隨后操縱通信端進行和對應(yīng)的通信設(shè)備進行數(shù)據(jù)傳輸，隨后放置入緩存。實現(xiàn)了并行運行方式且提高了通信效率。
文檔編號G06F9/38GK102929586SQ20121036597
公開日2013年2月13日 申請日期2012年9月27日 優(yōu)先權(quán)日2012年9月27日
發(fā)明者孫駿 申請人:陜西子竹電子有限公司