一種fpga陣列設(shè)備管理系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種FPGA陣列設(shè)備管理系統(tǒng)，包括硬件設(shè)備(通用處理器、BMC、通信總線、電源控制器、風(fēng)扇控制器、可調(diào)時鐘、電子開關(guān)、溫度傳感器等，其中通用處理器和BMC為本系統(tǒng)的核心，其它為可選配件)和管理軟件；各硬件設(shè)備間通過印制電路板上的導(dǎo)線或者機(jī)箱內(nèi)的排線相連。管理軟件運(yùn)行在通用處理器上。使用者通過網(wǎng)絡(luò)接口訪問管理系統(tǒng)，完成對FPGA陣列的遠(yuǎn)程管理。本發(fā)明可以有效的管理單個機(jī)箱內(nèi)的FPGA陣列，與現(xiàn)有技術(shù)相比，該系統(tǒng)大大簡化了單機(jī)箱內(nèi)FPGA陣列的管理方法，提高了單機(jī)箱內(nèi)的FPGA陣列上應(yīng)用開發(fā)的效率。
【專利說明】—種FPGA陣列設(shè)備管理系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種FPGA陣列設(shè)備管理系統(tǒng)。包括電源管理、散熱管理、健康管理、FPGA燒錄、機(jī)箱內(nèi)置器件管理等多種功能。
【背景技術(shù)】
[0002]FPGA:即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物?？梢酝ㄟ^向其內(nèi)部的靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)其內(nèi)部邏輯的建立和更新。
[0003]BMC:基板管理控制器，主要用于服務(wù)器的管理。
[0004]管理系統(tǒng):由硬件設(shè)備和管理軟件兩部分組成，共同完成對某個設(shè)備或平臺的管理功能。
[0005]現(xiàn)有FPGA設(shè)備在管理上存在下述不足:
[0006]UFPGA隨系統(tǒng)上電而啟動，無獨立的電源和功耗控制。
[0007]2、開發(fā)系統(tǒng)中FPGA通常以裸設(shè)備的方式提供，需要通過手動設(shè)置跳線或撥碼開關(guān)來進(jìn)行配置，操作繁瑣。工業(yè)系統(tǒng)中，F(xiàn)PGA功能固定，通常無專門的管理系統(tǒng)，亦無法快速更改FPGA內(nèi)部邏輯。
[0008]3、對FPGA的鏡像加載和管理操作大都要在本地進(jìn)行，不方便使用。
[0009]4、FPGA通常作為機(jī)箱內(nèi)的一個從屬設(shè)備而存在，無單獨的散熱和健康管理。
[0010]5、FPGA外部輸入時鐘頻率固定，限制了 FPGA的應(yīng)用范圍。
[0011]6、一臺設(shè)備內(nèi)的FPGA同一時刻通常只能由一個用戶來進(jìn)行管理和使用，無法多
用戶共享。
[0012]因此，我們設(shè)計并實現(xiàn)了這套專門針對FPGA陣列設(shè)備的管理系統(tǒng)。

【發(fā)明內(nèi)容】

[0013]為克服現(xiàn)有技術(shù)的不足，特提供一種FPGA陣列設(shè)備管理系統(tǒng)。技術(shù)方案如下:
[0014]一種FPGA陣列設(shè)備管理系統(tǒng)，包括硬件設(shè)備和管理軟件兩部分。硬件設(shè)備包括通用處理器、BMC、通信總線、電源控制器、風(fēng)扇控制器、可調(diào)時鐘、電子開關(guān)、溫度傳感器等，其中通用處理器和BMC為本系統(tǒng)的核心，其它為可選配件。各硬件設(shè)備間通過印制電路板上的導(dǎo)線或者機(jī)箱內(nèi)的排線相連。管理軟件運(yùn)行在通用處理器上，負(fù)責(zé)數(shù)據(jù)的邏輯處理。系統(tǒng)工作內(nèi)容如下:
[0015]a.電源控制模塊感知系統(tǒng)電源狀態(tài)(包括是否上電、電壓、電流、功耗等信息)，并上報給BMC和管理軟件。同時，電源控制模塊接收管理軟件和BMC發(fā)來的指令，對各FPGA實現(xiàn)上電、下電、復(fù)位等操作。
[0016]b.風(fēng)扇控制器感知當(dāng)前風(fēng)扇狀況并上報至BMC和管理軟件，同時根據(jù)管理軟件和BMC發(fā)來的指令即時調(diào)節(jié)風(fēng)扇轉(zhuǎn)速。
[0017]C.溫度傳感器感知各FPGA溫度，并上報至BMC和管理軟件。[0018]d.管理軟件和BMC接受各種上報數(shù)據(jù)，并進(jìn)行相應(yīng)處理，如生成報警信息、更改風(fēng)扇轉(zhuǎn)速等。
[0019]e.管理軟件和BMC接收管理人員或上層管理系統(tǒng)發(fā)來的命令，解析并向相應(yīng)的設(shè)備發(fā)送控制指令，完成對系統(tǒng)的控制操作。
[0020]f.管理軟件接收配置指令，將指定的鏡像文件加載至指定FPGA內(nèi)部的靜態(tài)存儲器中，完成對FPGA的在線配置。同時提供虛擬cable接口，進(jìn)而實現(xiàn)對FPGA的遠(yuǎn)程調(diào)試功倉泛。
[0021]g.可調(diào)時鐘接收管理軟件和BMC指令，生成指定頻率的時鐘，供FPGA使用。
[0022]h.管理系統(tǒng)可以根據(jù)需求動態(tài)的控制系統(tǒng)內(nèi)部各器件的電源開關(guān)狀態(tài)，從而實現(xiàn)功耗的最優(yōu)化。
[0023]1.管理系統(tǒng)通過網(wǎng)絡(luò)提供對外編程接口，從而可以實現(xiàn)系統(tǒng)遠(yuǎn)程管理。
[0024]j.管理系統(tǒng)同時提供命令行和Web操作頁面，供管理人員使用。
[0025]k.管理系統(tǒng)部分兼容IPMI 2.0規(guī)范。
[0026]1.BMC可以脫離通用處理器獨立工作，提供系統(tǒng)的部分管理功能。
[0027]m.系統(tǒng)中的所有FPGA的均可以獨立工作和控制。某個FPGA的工作即上電狀態(tài)不會對其它FPGA產(chǎn)生影響。
【專利附圖】

【附圖說明】
[0028]圖1為本系統(tǒng)的系統(tǒng)架構(gòu)框圖【具體實施方式】
[0029]為了便于理解本發(fā)明，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進(jìn)一步說明。但本實施方式不應(yīng)看作是對本發(fā)明的限制。
[0030]如圖1所示，一種FPGA陣列設(shè)備管理系統(tǒng)，包括通用處理器、BMC、電源管理模塊、風(fēng)扇控制模塊、可調(diào)時鐘、溫度傳感器等。系統(tǒng)對外提供以太網(wǎng)接口。各模塊通過印制板上的導(dǎo)線互連。
[0031]BMC工作在StandBy電壓下，電源接通后BMC開始工作。當(dāng)BMC接收到遠(yuǎn)程開機(jī)命令或開機(jī)按鈕事件時開啟系統(tǒng)王電源。系統(tǒng)王電源開啟后，ATOM將自動啟動，冋時電源管理模塊、風(fēng)扇控制模塊、可調(diào)時鐘、溫度傳感器開始工作。電源管理模塊采集電源信息并執(zhí)行電源控制操作，風(fēng)扇模塊采集風(fēng)扇信息和設(shè)定風(fēng)扇轉(zhuǎn)速，可調(diào)時鐘為FPGA提供時鐘輸入，溫度傳感器采集溫度信息，所有信息經(jīng)由通信總線傳至BMC，然后由BMC解析后上報到ATOM模塊。同時，BMC根據(jù)溫度信息生成設(shè)置轉(zhuǎn)速命令，并發(fā)送給風(fēng)扇控制器完成風(fēng)扇的自動調(diào)速。BMC接收ATOM傳來的控制命令，解析并成成設(shè)備控制指令，然后發(fā)送給各個設(shè)備完成設(shè)備控制功能。
[0032]用戶或上層管理系統(tǒng)可以由網(wǎng)絡(luò)將FPGA鏡像文件傳至ATOM，然后由ATOM通過配置總線完成對FPGA的配置。用戶也可以通過網(wǎng)絡(luò)加載ATOM提供的虛擬Cable來對FPGA進(jìn)行調(diào)試操作。
[0033]用戶通過終端設(shè)備上的瀏覽器來訪問本系統(tǒng)。上層管理系統(tǒng)通過給出的網(wǎng)絡(luò)編程接口來訪問本系統(tǒng)。由于所有管理操作都可以通過網(wǎng)絡(luò)進(jìn)行，本系統(tǒng)可以提供多個使用者異地共享FPGA設(shè)備的能力。
【權(quán)利要求】
1.一種FPGA陣列設(shè)備管理系統(tǒng)，包括硬件設(shè)備(通用處理器、BMC、通信總線、電源控制器、風(fēng)扇控制器、可調(diào)時鐘、電子開關(guān)、溫度傳感器等，其中通用處理器和BMC為本系統(tǒng)的核心，其它為可選配件)和管理軟件；其特征在于用戶通過網(wǎng)絡(luò)訪問運(yùn)行在通用處理器上的管理軟件，管理軟件通過通信總線與BMC通信完成對機(jī)箱內(nèi)的電源管理、散熱管理和健康管理。管理軟件通過配置總線完成對FPGA鏡像加載。管理系統(tǒng)可以由多用戶同時遠(yuǎn)程訪問。
2.根據(jù)權(quán)利I要求所述的通用處理器及管理軟件，其特征在于:管理軟件運(yùn)行在通用處理器之上。通用處理器通過以太網(wǎng)口與遠(yuǎn)程用戶(使用人員和上層管理系統(tǒng))進(jìn)行通信(同時也提供本地顯示和操作接口)。通用處理器通過配置總線與機(jī)箱內(nèi)的FPGA相連。通用處理器通過通信總線與BMC相連。
3.根據(jù)權(quán)利I要求所述的BMC，其特征在于:兼容IPMI1.5規(guī)范，采用了大量的OEM命令集來完成對FPGA的控制和管理功能。BMC通過通信總線與通用處理器相連；BMC通過GPIO和低速總線與電源控制器、風(fēng)扇控制器、可調(diào)時鐘、電子開關(guān)、溫度傳感器相連。
【文檔編號】G06F15/76GK103678248SQ201210360887
【公開日】2014年3月26日 申請日期:2012年9月24日 優(yōu)先權(quán)日:2012年9月24日
【發(fā)明者】劉斌, 張華 , 謝光偉, 李學(xué)慧 申請人:中國電子科技集團(tuán)公司第三十二研究所, 上海紅神信息技術(shù)有限公司