專利名稱：一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域、計(jì)算機(jī)科學(xué)領(lǐng)域。
背景技術(shù)：
處理器是嵌入式(智能化)產(chǎn)品的核心。目前，市面上的處理器品種繁多，功能各異。在一個(gè)產(chǎn)品中，經(jīng)常會(huì)用到很多個(gè)處理器來協(xié)同工作，形成多處理器應(yīng)用系統(tǒng)。對(duì)于多處理器應(yīng)用系統(tǒng)中，多處理器之間必然要進(jìn)行數(shù)據(jù)交換，系統(tǒng)才能協(xié)同并行工作。處理器間交換數(shù)據(jù)可以有兩種方法，一種是利用標(biāo)準(zhǔn)總線結(jié)構(gòu)實(shí)現(xiàn)板間數(shù)據(jù)傳輸，如VME、Compact PCI總線等，利用這種方法傳輸數(shù)據(jù)要求本板有總線控制器接口電路，系統(tǒng)復(fù)雜，成本高；另一種是利用共享存儲(chǔ)體的方法，兩個(gè)處理器都可以訪問共享存儲(chǔ)體，一個(gè)處理器將數(shù)據(jù)寫入存儲(chǔ)體，而由另一處理器將數(shù)據(jù)讀出，這種方法可以實(shí)現(xiàn)處理器總線的隔離，使兩個(gè)處理器間可以有效地交換數(shù)據(jù)，實(shí)現(xiàn)數(shù)據(jù)共享。實(shí)現(xiàn)多處理器共享存儲(chǔ)的方法有
雙口 RAM法雙口 RAM是一種雙端口器件，允許兩個(gè)處理器各訪問一個(gè)端口，每一個(gè)處理器都可以將雙口 RAM看作自己的本地存儲(chǔ)器。雙口 RAM的每個(gè)端口都有各自的數(shù)據(jù)、地址、控制總線，允許處理器對(duì)存儲(chǔ)器的任何地址執(zhí)行隨機(jī)讀寫操作。當(dāng)兩個(gè)處理器同時(shí)對(duì)同一地址單元操作(如同時(shí)寫、或一個(gè)寫一個(gè)讀)，雙口 RAM會(huì)自動(dòng)產(chǎn)生BUSY信號(hào)表示沖突。一般此BUSY信號(hào)接至處理器的READY端，使其讀或?qū)憰r(shí)序延長，最終讀出或?qū)懭?。IDT公司的IDI7133是一種典型的雙口 RAM芯片。先進(jìn)先出的FIFO法實(shí)現(xiàn)兩個(gè)處理器間數(shù)據(jù)交換的另一種方法是FIFO結(jié)構(gòu)。FIFO是一種先進(jìn)先出的結(jié)構(gòu)，較之雙口 RAM，它有如下特點(diǎn)第一它無地址線，布線簡單；第二它不能像雙口 RAM—樣可以對(duì)任意地址單元操作，實(shí)現(xiàn)隨機(jī)存取，只能是順序存取。FIFO只能實(shí)現(xiàn)塊操作，其讀出數(shù)據(jù)的順序和寫入的順序是一樣的。FIFO有單向雙向之分和同步異步之分。單向FIFO只能向一個(gè)方向傳輸數(shù)據(jù)，雙向FIFO可以向兩個(gè)方向傳輸數(shù)據(jù)。目前FIFO的內(nèi)部結(jié)構(gòu)是由雙口 RAM加驅(qū)動(dòng)雙口 RAM地址的計(jì)數(shù)器構(gòu)成。同步FIFO是由專用時(shí)鐘管腳信號(hào)來使計(jì)數(shù)器翻轉(zhuǎn)，片選和讀寫是使能信號(hào)；異步FIFO是由讀寫信號(hào)使計(jì)數(shù)器翻轉(zhuǎn)。IDT公司的IDI7205 (CY7C460)是單向異步FIFO的典型芯片?？偩€開關(guān)法對(duì)于需要大量交換數(shù)據(jù)的應(yīng)用場合，用雙口 RAM或FIFO方法就不太合適。雙口 RAM和FIFO—般容量較小，而且價(jià)格昂貴。IDT公司的IDI74FST163212是一種典型的總線開關(guān)芯片。上述三種共享存儲(chǔ)的方法各有優(yōu)缺點(diǎn)，實(shí)現(xiàn)設(shè)計(jì)中根據(jù)實(shí)際應(yīng)用需求選擇不同的實(shí)現(xiàn)方案。目前，在實(shí)際應(yīng)用的實(shí)現(xiàn)方案中，多處理器共享存儲(chǔ)中共享存儲(chǔ)體的實(shí)現(xiàn)都是在多個(gè)處理器之外增加以上所述的各種支持共享存儲(chǔ)功能的存儲(chǔ)器芯片來實(shí)現(xiàn)的。這種實(shí)現(xiàn)方案直接增加了多處理器系統(tǒng)的成本，占用更多的板級(jí)資源，加大了系統(tǒng)設(shè)計(jì)的復(fù)雜性，增加硬件設(shè)計(jì)失效隱患。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題，在于為多處理器應(yīng)用系統(tǒng)提供一種更簡捷的設(shè)計(jì)實(shí)現(xiàn)方案，具體為專門為多處理器應(yīng)用系統(tǒng)設(shè)計(jì)的一種協(xié)處理器，它通過把一個(gè)處理器的片上存儲(chǔ)器資源整合作為共享存儲(chǔ)器，達(dá)到接口簡單，板級(jí)資源占用少，設(shè)計(jì)簡易的目的。本發(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于，包括位于同一個(gè)處理器芯片上的下述部分
片上存儲(chǔ)器，用于提供多處理器共享存儲(chǔ)空間；
片上處理器模塊；
片上總線接口，連接所述片上存儲(chǔ)器和片上處理器模塊，用于片上處理器訪問片上存儲(chǔ)器，還可用于片上處理器實(shí)現(xiàn)更多功能的擴(kuò)展； 外部訪問片上存儲(chǔ)接口，與所述片上存儲(chǔ)器連接，同時(shí)用于連接外部處理器，提供外部處理器訪問片上存儲(chǔ)器。所述片上存儲(chǔ)器，是使用一個(gè)處理器片上的存儲(chǔ)單元。所述片上存儲(chǔ)器上作為共享存儲(chǔ)的存儲(chǔ)器空間，可以是片上存儲(chǔ)器空間的全部或一部分。所述片上總線接口可以是并行或串行接口方式，如AHB、SPI、I2C等。外部處理器一般都通過EMI總線來訪問共享存儲(chǔ)器，因此所述外部訪問片上存儲(chǔ)接口可以采用一個(gè)從模式的EMI總線接口 ；但這種并行連接方式，接口相對(duì)復(fù)雜，為了簡化連接，也可以設(shè)計(jì)成使用串行連接方式，如SPI、SDIO等接口。本發(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，通過把共享存儲(chǔ)器整合到一個(gè)處理器芯片內(nèi)部，使得硬件設(shè)計(jì)電路簡單化，降低了系統(tǒng)成本。該應(yīng)用方案具有實(shí)現(xiàn)簡單、成本低、可罪性聞等特點(diǎn)。


圖I是本發(fā)明所述的一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)及應(yīng)用案例。圖2是本發(fā)明所述的支持共享存儲(chǔ)處理器芯片之最簡模型。
具體實(shí)施例方式有關(guān)本發(fā)明的特征及技術(shù)內(nèi)容，請(qǐng)參考以下的詳細(xì)說明與附圖，附圖僅提供參考與說明，并非用來對(duì)本發(fā)明加以限制。圖I是一種多處理器共享存儲(chǔ)實(shí)現(xiàn)及應(yīng)用案例。左邊矩形虛線框?yàn)榘幢景l(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)實(shí)現(xiàn)的一種支持共享存儲(chǔ)的處理器芯片(記CPUl )，右邊是與該芯片連接組成多處理器應(yīng)用系統(tǒng)的另一處理器芯片(記CPU2)。CPUl上把RAM存儲(chǔ)器分成兩塊RAMl和RAM2，RAM2用于提供存儲(chǔ)共享，RAMl在RAM2用作共享存儲(chǔ)時(shí)作片上程序數(shù)據(jù)存儲(chǔ)器之用；同時(shí)若RAM2在不作為共享存儲(chǔ)時(shí)也可作為片上程序數(shù)據(jù)存儲(chǔ)器使用。CPUl上還包含其它各種外設(shè)，如UART、SPI、USB、磁卡控制器、IC卡控制器、電話FSK/DTMF模塊、看門狗、定時(shí)器、PWM等，以及加解密算法模塊，如RSH、AES、DES、SHA等。
CPUl上除了自帶的Flash、ROM存儲(chǔ)器，還帶一個(gè)主EMI總線，用于存儲(chǔ)器擴(kuò)展。在設(shè)計(jì)上，CPU2的復(fù)位信號(hào)受CPUl控制；同時(shí)，CPU2的啟動(dòng)分區(qū)放在CPUl的共享存儲(chǔ)器RAM2，即CPU2系統(tǒng)上電時(shí)程序從RAM2啟動(dòng)。CPU2的啟動(dòng)代碼(記Boot2)預(yù)先存儲(chǔ)在CPUl的Flash中。當(dāng)系統(tǒng)上電時(shí)，CPUl先啟動(dòng)，CPUl控制著CPU2的復(fù)位信號(hào)，使得CPU2—直處于復(fù)位狀態(tài)，無法馬上啟動(dòng)。CPUl啟動(dòng)后，先驗(yàn)簽片上存儲(chǔ)器中Boot2的內(nèi)容的合法性，驗(yàn)簽通過后，把Boot2代碼加載到RAM2中，加載完后CPUl釋放CPU2的復(fù)位信號(hào)。這時(shí)，CPU2開始從共享存儲(chǔ)器RAM2加載代碼啟動(dòng)。當(dāng)CPU2啟動(dòng)后，共享存儲(chǔ)器中的代碼Boot2即不再需要，因此，后續(xù)可以把該存儲(chǔ)空間當(dāng)作RAM來使用，亦可以利用共享存儲(chǔ)RAM2做數(shù)據(jù)交換之用。該方案是一種涉及安全相關(guān)的設(shè)計(jì)方案，一方面由CPUl來驗(yàn)簽CPU2的啟動(dòng)代碼Boot2，保證CPU2的啟動(dòng)代碼是受控的、安全的、未被篡改的；另一方面，通過兩個(gè)CPU的共享存儲(chǔ)器，為兩個(gè)CPU進(jìn)行大數(shù)據(jù)量交互創(chuàng)造便利。大數(shù)據(jù)量交互主要表現(xiàn)在信息的加解密運(yùn)算方面。圖I所展示的一種多處理器共享存儲(chǔ)實(shí)現(xiàn)及應(yīng)用方案，對(duì)于CPU1，為了減少CPUl封裝PIN腳的數(shù)量，可以把主從EMI總線做開關(guān)選擇進(jìn)行切換。因?yàn)椋趯?shí)際應(yīng)用中，如果CPUl應(yīng)用于多處理器應(yīng)用系統(tǒng)，CPUl正常不需要再擴(kuò)展外部存儲(chǔ)；如果CPUl應(yīng)用于單處理器應(yīng)用系統(tǒng)，自然不會(huì)使用共享存儲(chǔ)的從EMI總線。因此，主從EMI總線理論上只會(huì)用到一個(gè)，可進(jìn)行整合，使用開關(guān)切換，減少芯片PIN數(shù)量。圖I所展示的應(yīng)用系統(tǒng)，兩處理器有一定的主從關(guān)系，CPUl先啟動(dòng)后再使CPU2啟動(dòng)，是本發(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)的一種實(shí)例。本發(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其關(guān)鍵表征的是利用一個(gè)處理器的片上存儲(chǔ)資源實(shí)現(xiàn)共享存儲(chǔ)，節(jié)省了外部存儲(chǔ)器，簡化了電路設(shè)計(jì)，提高產(chǎn)品可靠性。如圖2所示，是一種本發(fā)明所述的支持共享存儲(chǔ)處理器芯片之最簡模型，其僅包括位于同一個(gè)處理器芯片上的下述部分
片上存儲(chǔ)器，用于提供多處理器共享存儲(chǔ)空間；
片上處理器模塊；
片上總線接口，連接所述片上存儲(chǔ)器和片上處理器模塊，用于片上處理器訪問片上存儲(chǔ)器，還可用于片上處理器實(shí)現(xiàn)更多功能的擴(kuò)展；
外部訪問片上存儲(chǔ)接口，與所述片上存儲(chǔ)器連接，同時(shí)用于連接外部處理器，提供外部處理器訪問片上存儲(chǔ)器。外部處理器通過外部訪問片上存儲(chǔ)接口與片上處理器模塊共享使用片上存儲(chǔ)器的存儲(chǔ)空間，以實(shí)現(xiàn)共享存儲(chǔ)，并可以節(jié)省了外部存儲(chǔ)器，簡化了電路設(shè)計(jì)，提高產(chǎn)品可靠性。權(quán)利要求
1.一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于，包括位于同一個(gè)處理器芯片上的下述部分 片上存儲(chǔ)器，用于提供多處理器共享存儲(chǔ)空間； 片上處理器模塊； 片上總線接口，連接所述片上存儲(chǔ)器和片上處理器模塊，用于片上處理器訪問片上存儲(chǔ)器，還可用于片上處理器實(shí)現(xiàn)更多功能的擴(kuò)展； 外部訪問片上存儲(chǔ)接口，與所述片上存儲(chǔ)器連接，同時(shí)用于連接外部處理器，提供外部處理器訪問片上存儲(chǔ)器。
2.根據(jù)權(quán)利要求I所述的多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于所述片上存儲(chǔ)器，是使用一個(gè)處理器片上的存儲(chǔ)單元。
3.根據(jù)權(quán)利要求2所述的多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于所述片上存儲(chǔ)器上作為共享存儲(chǔ)的存儲(chǔ)器空間，可以是片上存儲(chǔ)器空間的全部或一部分。
4.根據(jù)權(quán)利要求I所述的多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于所述片上總線接口可以是并行或串行接口方式。
5.根據(jù)權(quán)利要求I所述的多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，其特征在于外部訪問片上存儲(chǔ)接口可以采用一個(gè)從模式的EMI總線接口或使用串行連接方式接口。
全文摘要
本發(fā)明涉及一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)，包含片上存儲(chǔ)器，用于提供多處理器共享存儲(chǔ)；片上處理器模塊；片上總線接口，連接所述片上存儲(chǔ)器和片上處理器模塊，用于片上處理器訪問片上存儲(chǔ)器，還可用于片上處理器更多功能的擴(kuò)展；外部訪問片上存儲(chǔ)接口，與所述片上存儲(chǔ)器連接，同時(shí)用于連接外部處理器，提供外部處理器訪問片上存儲(chǔ)器。以上所述包含各模塊為本發(fā)明一種多處理器共享存儲(chǔ)實(shí)現(xiàn)技術(shù)所包含的最小系統(tǒng)，其可根據(jù)實(shí)際應(yīng)用特征適當(dāng)擴(kuò)展。該技術(shù)提供多處理器實(shí)現(xiàn)共享存儲(chǔ)的方案，具有擴(kuò)展簡單、設(shè)計(jì)容易、可靠性高、成本低等特點(diǎn)。
文檔編號(hào)G06F15/167GK102750256SQ201210192340
公開日2012年10月24日 申請(qǐng)日期2012年6月12日 優(yōu)先權(quán)日2012年6月12日
發(fā)明者葉明統(tǒng), 宋慰云, 林峰, 汪孝晃, 陳挺立 申請(qǐng)人:福建睿矽微電子科技有限公司