專利名稱：一種仿真節(jié)點、多余度仿真計算機系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及多余度同步仿真計算機系統(tǒng)領(lǐng)域，更具體的說，是涉及仿真節(jié)點、多余度仿真計算機系統(tǒng)及方法。
背景技術(shù)：
目前，多余度仿真計算機系統(tǒng)已經(jīng)在航空航天、軌道交通和兵器船舶等對可靠性有著嚴(yán)格要求的行業(yè)中廣泛應(yīng)用。每一個余度計算機都有能力正確處理信號的輸入輸出、模型的解構(gòu)運算和數(shù)據(jù)的存儲分發(fā)等操作。隨著現(xiàn)代工業(yè)設(shè)備的研制，電子控制器越來越多，控制軟件越來越復(fù)雜，為了實現(xiàn)控制軟件與硬件設(shè)備研制保持同步，建設(shè)一套能夠快速地開發(fā)和調(diào)試控制軟件的調(diào)試平臺是十分必要的，因此，多余度仿真計算機系統(tǒng)在仿真方面的研制得到了必然的發(fā)展。在整個多余度仿真計算機系統(tǒng)中包括多個仿真計算機，即仿真節(jié)點。所述多個仿真節(jié)點共用一套獨立的時鐘系統(tǒng)以此來支持多速率數(shù)據(jù)交互并保證數(shù)據(jù)采樣的實時性，以保證多個仿真節(jié)點相互之間的仿真同步。同時，多余度仿真計算機系統(tǒng)設(shè)置有同步指示電路，用于確定多余度計算機系統(tǒng)的同步性，并驗證其異步度是否在規(guī)定的范圍內(nèi)。但是，發(fā)明人在本申請的研究過程中發(fā)現(xiàn)，使用現(xiàn)有技術(shù)的方式，通過一套時鐘系統(tǒng)來保障多個仿真節(jié)點的同步存在著巨大的風(fēng)險，因為整個仿真計算機系統(tǒng)中存在多個仿真節(jié)點，且各個仿真節(jié)點都是獨立的，一旦時鐘系統(tǒng)出現(xiàn)故障，必將導(dǎo)致各個仿真節(jié)點的同步發(fā)生紊亂，進(jìn)而導(dǎo)致整個多余度仿真計算機系統(tǒng)癱瘓，導(dǎo)致現(xiàn)有的多余度仿真計算機系統(tǒng)安全性較低。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供了一種仿真節(jié)點、多余度仿真計算機系統(tǒng)及方法，以克服現(xiàn)有技術(shù)中由于時鐘系統(tǒng)同時為所有仿真節(jié)點提供時鐘支持，一旦時鐘系統(tǒng)出現(xiàn)故障就會導(dǎo)致同步系統(tǒng)紊亂，導(dǎo)致的安全性較低的問題。為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案一種仿真節(jié)點，包括設(shè)置在仿真節(jié)點內(nèi)的嵌入式系統(tǒng)時鐘，用于預(yù)設(shè)時鐘中斷頻率；設(shè)置在仿真節(jié)點內(nèi)的處理器，所述處理器包括第一處理模塊，所述第一處理模塊用于接收所述嵌入式系統(tǒng)時鐘發(fā)送的時鐘中斷頻率，控制所述仿真節(jié)點以所述時鐘中斷頻率作為仿真周期，執(zhí)行仿真操作。優(yōu)選的，所述仿真節(jié)點還包括設(shè)置在仿真節(jié)點內(nèi)的緊湊型外設(shè)組件互連標(biāo)準(zhǔn)CPCI板卡，所述CPCI板卡用于產(chǎn)生與所述仿真節(jié)點相對應(yīng)的數(shù)字IO量，并將所述數(shù)字IO量發(fā)送給處理器；所述處理器還包括第二處理模塊，所述第二處理模塊用于接收自身CPCI板卡產(chǎn)生的數(shù)字IO量，同時接收其他仿真節(jié)點的數(shù)字IO量，判斷所述數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，并依據(jù)判斷結(jié) 果執(zhí)行相應(yīng)的操作。優(yōu)選的，所述仿真節(jié)點還包括示波器接口，用于將自身的數(shù)字IO量和接收到的其他仿真節(jié)點的數(shù)字IO量發(fā)送給示波器。優(yōu)選的，所述仿真節(jié)點還包括數(shù)據(jù)接口，用于接收所述遠(yuǎn)程的控制處理器發(fā)送的運行模型和/或控制指令，并將所述控制指令發(fā)送至所述處理器，所述控制指令至少包括開始仿真指令、暫停仿真指令和停止仿真指令；所述處理器還包括第三處理模塊，所述第三處理模塊用于接收所述運行模型，控制所述仿真節(jié)點依據(jù)所述運行模型執(zhí)行仿真，并接收控制指令，依據(jù)所述控制指令執(zhí)行相應(yīng)的控制操作。優(yōu)選的，所述第一處理模塊、第二處理模塊和第三處理模塊為相同的處理模塊或不同的處理模塊。一種多余度仿真計算機系統(tǒng)，包括多個仿真節(jié)點，所述仿真節(jié)點包括嵌入式系統(tǒng)時鐘和第一處理模塊，另外，所述仿真節(jié)點還可以包括=CPCI板卡、第二處理模塊、示波器接口、數(shù)據(jù)接口和第三處理模塊。一種多余度仿真計算機系統(tǒng)仿真方法，包括預(yù)設(shè)每個仿真節(jié)點的嵌入式系統(tǒng)時鐘的時鐘中斷頻率；判斷多余度仿真計算機系統(tǒng)中所有仿真節(jié)點是否完成時鐘中斷頻率的預(yù)設(shè)；如果是，進(jìn)入等待階段，并在預(yù)設(shè)的等待時間后，返回執(zhí)行判斷多余度仿真計算機系統(tǒng)中所有仿真節(jié)點是否完成時鐘中斷頻率的預(yù)設(shè)；如果否，以所述時鐘中斷頻率作為仿真周期，執(zhí)行仿真操作。優(yōu)選的，所述方法還包括任選一個仿真節(jié)點，接收其他仿真節(jié)點的數(shù)字IO量，并將自身的數(shù)字IO量發(fā)送給其他仿真節(jié)點，判斷所述仿真節(jié)點的數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，如果該仿真節(jié)點的數(shù)字IO量與至少預(yù)設(shè)個數(shù)的其他仿真節(jié)點的數(shù)字IO量相同時，執(zhí)行仿真操作；如果所述仿真節(jié)點的數(shù)字IO量與其他所有仿真節(jié)點的數(shù)字IO量不同時，暫停自身的仿真操作，并在下一個仿真周期開始時，返回執(zhí)行接收其他仿真節(jié)點的數(shù)字IO量，并判斷該仿真節(jié)點的數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同的操作。優(yōu)選的，所述方法還包括判斷所述仿真節(jié)點的連續(xù)暫停仿真操作次數(shù)是否在預(yù)設(shè)次數(shù)內(nèi)，如果不在，終止仿真操作。優(yōu)選的，所述預(yù)設(shè)次數(shù)為三次。 本發(fā)明公開的所述仿真節(jié)點，在每個仿真節(jié)點內(nèi)都安裝有嵌入式系統(tǒng)時鐘，使各個仿真節(jié)點都能以同樣的仿真周期執(zhí)行仿真操作。同時，如果一個或幾個嵌入式系統(tǒng)時鐘發(fā)生故障的話，由于各個仿真節(jié)點內(nèi)的嵌入式系統(tǒng)時鐘是獨立的，并不影響其他仿真節(jié)點的同步，保證了仿真節(jié)點同步的穩(wěn)定性和安全性。特別的，通過在每個仿真節(jié)點內(nèi)配置的CPCI板卡，能夠判斷出各個仿真節(jié)點在執(zhí)行仿真操作的過程中，是否能夠保持同步，以及時排除不能保持同步的仿真節(jié)點，從而有效的保證各個仿真節(jié)點同步的穩(wěn)定性，因此，CPCI板卡能夠有效替代原有的同步指示電路，由于所述CPCI板卡比同步指示電路更為廉價，在有效保證各個仿真節(jié)點同步的穩(wěn)定性的同時，降低生產(chǎn)成本。


為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。 圖I為本發(fā)明實施例公開的一種仿真節(jié)點的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例公開的又一種仿真節(jié)點的結(jié)構(gòu)示意圖；圖3為本發(fā)明實施例公開的一種多余度仿真方法的工作流程示意圖；圖4為本發(fā)明實施例公開的又一種多余度仿真方法的工作流程示意圖。
具體實施例方式下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。本發(fā)明公開了一種仿真節(jié)點，用于解決現(xiàn)有技術(shù)中多余度仿真計算機系統(tǒng)在實現(xiàn)仿真同步時，存在的安全性低的問題。所述仿真節(jié)點的結(jié)構(gòu)示意圖如圖I所示，包括嵌入式系統(tǒng)時鐘I和處理器2，其中，所述嵌入式系統(tǒng)時鐘I擁有高分辨率，并且有著非常高的可靠性和實時性，所以使用嵌入式系統(tǒng)時鐘作為多余度仿真的時鐘基準(zhǔn)，能夠達(dá)到仿真所要求的同步性能。例如，VxWorks系統(tǒng)時鐘的分辨率可精確到微秒，在實際應(yīng)用時，所述嵌入式系統(tǒng)時鐘I能夠預(yù)設(shè)時鐘中斷頻率，將所述預(yù)設(shè)的時鐘中斷頻率作為仿真節(jié)點的仿真周期。多個仿真節(jié)點預(yù)設(shè)相同的仿真周期，從而確保多余度仿真計算機系統(tǒng)中的各個仿真節(jié)點擁有相等的仿真周期，也就是相等的I0(lnput Output,輸入、輸出)節(jié)拍。所述處理器2設(shè)置在所述仿真節(jié)點內(nèi)，所述處理器2包括第一處理模塊21，所述第一處理模塊21用于接收所述嵌入式系統(tǒng)時鐘發(fā)送的時鐘中斷頻率，控制所述仿真節(jié)點以所述時鐘中斷頻率作為仿真周期，執(zhí)行仿真操作。本發(fā)明公開的所述仿真節(jié)點，在每個仿真節(jié)點內(nèi)都安裝有嵌入式系統(tǒng)時鐘1，使各個仿真節(jié)點都能以同樣的仿真周期執(zhí)行仿真操作，同時，如果一個或幾個嵌入式系統(tǒng)時鐘I發(fā)生故障，由于各個仿真節(jié)點內(nèi)的嵌入式系統(tǒng)時鐘I是獨立的，并不影響其他仿真節(jié)點的同步，保證仿真節(jié)點同步的穩(wěn)定性和安全性。另外，如圖2所示，本發(fā)明公開的仿真節(jié)點還包括CPCI (Compact PeripheralComponent Interconnect,緊湊型外設(shè)組件互連標(biāo)準(zhǔn))板卡3,所述CPCI板卡3設(shè)置在所述仿真節(jié)點內(nèi)，用于產(chǎn)生與所述仿真節(jié)點相對應(yīng)的數(shù)字10量，并將所述數(shù)字10量發(fā)送給處理器。在本實施例中，每一個仿真節(jié)點內(nèi)嵌的嵌入式系統(tǒng)時鐘在仿真開始前，提供仿真周期，使所述每個仿真節(jié)點同時開始執(zhí)行仿真操作。但在整個仿真過程中，所述仿真節(jié)點獨立完成仿真，由于各個仿真節(jié)點的系統(tǒng)時鐘在不同主頻的CPU(Central Processing Unit,中央處理器)之間存在微小誤差，且在多個仿真周期之后，所述誤差會累積，對仿真造成較大干擾，從而不能保證仿真同步。因此本申請中，通過所述CPCI板卡3，采用數(shù)字IO量作為同步指示信號，來校準(zhǔn)仿真步長，以達(dá)到消除因為誤差累積給仿真帶來的影響。其中，各個仿真節(jié)點的數(shù)字IO量通過網(wǎng)絡(luò)接 口發(fā)送至其他仿真節(jié)點。所述處理器2還包括第二處理模塊22，所述第二處理模塊22用于接收自身CPCI板卡產(chǎn)生的數(shù)字IO量，同時接收其他仿真節(jié)點的數(shù)字IO量，判斷所述數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，并依據(jù)判斷結(jié)果執(zhí)行相應(yīng)的操作。具體地，每個仿真周期結(jié)束之后，所述仿真節(jié)點的第二處理模塊22接收到自身仿真節(jié)點及其他仿真節(jié)點的數(shù)字IO量，所述第二處理模塊22通過判斷所述仿真節(jié)點的數(shù)字IO量是否與其他的仿真節(jié)點的所述數(shù)字IO量相等，以確定所述仿真節(jié)點是否與其他仿真節(jié)點同步，并依據(jù)判斷結(jié)果執(zhí)行預(yù)設(shè)的操作。其中，當(dāng)某個仿真節(jié)點的數(shù)字IO量與其他大多數(shù)，或預(yù)設(shè)個數(shù)的仿真節(jié)點的數(shù)字IO量相等時，則判斷所述仿真節(jié)點和其他仿真節(jié)點同步；當(dāng)某個仿真節(jié)點的數(shù)字IO量與其他大多數(shù)，或預(yù)設(shè)個數(shù)的仿真節(jié)點的數(shù)字IO量不相等時，則判斷所述仿真節(jié)點和其他仿真節(jié)點不同步。其中，實際應(yīng)用時，所述預(yù)設(shè)個數(shù)可以為2或其他值。在判斷出所述仿真節(jié)點是否和其他仿真節(jié)點同步時，可以采取相應(yīng)的措施，以保持各個仿真節(jié)點的穩(wěn)定同步。例如，在判斷出某個仿真節(jié)點與其他仿真節(jié)點同步時，該仿真節(jié)點則繼續(xù)執(zhí)行仿真操作；若判斷出某個仿真節(jié)點與其他仿真節(jié)點不同步時，則該仿真節(jié)點暫停仿真操作，待下次仿真周期結(jié)束后，繼續(xù)采用上述的判斷方法進(jìn)行判斷，如果該仿真節(jié)點與其他仿真節(jié)點保持同步，則繼續(xù)執(zhí)行仿真操作即可，如果連續(xù)三次，或其他預(yù)設(shè)的次數(shù)，該仿真節(jié)點都不能和其他仿真節(jié)點保持同步，則認(rèn)為該仿真節(jié)點存在故障，終止該仿真節(jié)點的仿真操作。所述仿真節(jié)點還包括示波器接口 4。所述示波器接口 4連接示波器，用于將自身的數(shù)字IO量和接收到的其他仿真節(jié)點的數(shù)字IO量發(fā)送給示波器。示波器將接收到的各個仿真節(jié)點的數(shù)字IO量分別以獨立波形的形式進(jìn)行顯示，進(jìn)而操作人員可以通過對比波形之間在某一時刻的振幅差異，檢測多余度仿真計算機系統(tǒng)的同步精度和可靠性。本實施例中，CPCI板卡3和第二處理模塊22，能夠判斷出各個仿真節(jié)點在執(zhí)行仿真操作的過程中，是否能夠保持同步，以及時排除不能保持同步的仿真節(jié)點，從而有效的保證各個仿真節(jié)點同步的穩(wěn)定性，因此，CPCI板卡能夠有效替代原有的同步指示電路，由于所述CPCI板卡3比同步指示電路更為廉價，在有效保證各個仿真節(jié)點同步的穩(wěn)定性的同時，降低生產(chǎn)成本。而所述示波器接口 4能夠?qū)⒏鱾€數(shù)字IO量發(fā)送給示波器，便于工作人員通過示波器進(jìn)行監(jiān)控。另外，所述仿真節(jié)點還包括數(shù)據(jù)接口 5。所述數(shù)據(jù)接口 5用于接收所述遠(yuǎn)程的控制處理器發(fā)送的運行模型和/或控制指令，并將所述控制指令發(fā)送至所述處理器，所述控制指令至少包括開始仿真指令、暫停仿真指令和停止仿真指令。
控制處理器是一 個通用的機器，比如windows系統(tǒng)的，用于運行模型的開發(fā)，代碼的編譯等，每次需要運行哪種模型，可以由所述控制處理器通過數(shù)據(jù)接口，將所述運行模型發(fā)送給所述仿真節(jié)點，具體的傳輸過程可以采用以太網(wǎng)或其它網(wǎng)絡(luò)形式，如通過以太網(wǎng)交換機傳輸。所述處理器2還包括第三處理模塊23，所述第三處理模塊23用于接收所述運行模型，控制所述仿真節(jié)點依據(jù)所述運行模型執(zhí)行仿真，并接收控制指令，依據(jù)所述控制指令執(zhí)行相應(yīng)的控制操作，如開始仿真、暫停仿真和停止仿真等各項操作。在實際應(yīng)用時，所述第一處理模塊21、第二處理模塊22和第三處理模塊23可以為相同的處理模塊，也可以為不同的處理模塊。相應(yīng)的，本發(fā)明還公開了一種多余度仿真計算機系統(tǒng)，所述多余度仿真計算機系統(tǒng)包括多個仿真節(jié)點，仿真節(jié)點的結(jié)構(gòu)示意圖請參閱圖I和圖2，對此不再加以闡述。其中，仿真節(jié)點的個數(shù)至少為三個。各個仿真節(jié)點之間為網(wǎng)絡(luò)連接，可以通過網(wǎng)絡(luò)交換機的形式實現(xiàn)數(shù)據(jù)交互，并且所述網(wǎng)絡(luò)交換機的具體形式可以根據(jù)數(shù)據(jù)傳輸速率要求不同，可選擇不同的媒介，比如光纖就是能保證高速傳輸?shù)拿浇?，從而可以選用光纖交換機為網(wǎng)絡(luò)交換機，實現(xiàn)各個仿真節(jié)點間的數(shù)據(jù)交互。本發(fā)明還公開了一種多余度仿真計算機系統(tǒng)仿真方法，其工作流程示意圖如圖3所示，其中多余度仿真計算機系統(tǒng)包含多個仿真節(jié)點，所述仿真方法包括以下步驟步驟S11、預(yù)設(shè)每個仿真節(jié)點的嵌入式系統(tǒng)時鐘的時鐘中斷頻率，以將所述時鐘中斷頻率作為仿真周期，使得各個仿真節(jié)點按照所述仿真周期進(jìn)行仿真操作；在具體應(yīng)用時，可以在每次仿真前都執(zhí)行一次對時鐘中斷頻率的預(yù)設(shè)，當(dāng)多次仿真操作都為同一仿真周期時,也可以只預(yù)設(shè)一次時鐘中斷頻率。步驟S12、判斷所有仿真節(jié)點是否完成預(yù)設(shè)，該判斷結(jié)果，可以由各個仿真節(jié)點通過網(wǎng)絡(luò)間進(jìn)行數(shù)據(jù)交互得到，如果沒有完成預(yù)設(shè)，則執(zhí)行步驟S13的操作，如果已完成，則執(zhí)行步驟S14的操作。步驟S13、進(jìn)入等待階段，并在預(yù)設(shè)的等待時間后，返回執(zhí)行步驟S12的操作，以判斷所有仿真節(jié)點是否完成預(yù)設(shè)。步驟S14、在所有仿真節(jié)點完成預(yù)設(shè)的同時，以所述時鐘中斷頻率作為仿真周期，各個仿真節(jié)點執(zhí)行仿真操作。通過步驟Sll至步驟S14的操作，使得每個仿真周期都是由所述嵌入式系統(tǒng)時鐘嚴(yán)格規(guī)定的，且各個仿真節(jié)點在預(yù)設(shè)完成后，同時執(zhí)行仿真操作，因此得到的結(jié)果就是所有的仿真節(jié)點同時開始仿真，并且每次仿真的時間都是一樣的，保證了各個仿真節(jié)點的同步，且各個仿真節(jié)點的同步用時鐘系統(tǒng)，即嵌入式系統(tǒng)時鐘，是相互獨立的，某一個仿真節(jié)點因為同步用時鐘出現(xiàn)異常而被隔離出系統(tǒng)時，不會影響到其他仿真節(jié)點的正常工作，提高了仿真操作的安全性。另外，參見圖4，所述方法還包括步驟S15、任選一個仿真節(jié)點，通過網(wǎng)絡(luò)連接，接收其他仿真節(jié)點的數(shù)字IO量，并將自身的數(shù)字IO量發(fā)送給其他仿真節(jié)點。步驟S16、判斷所述仿真節(jié)點的數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，如果該仿真節(jié)點的數(shù)字IO量與大多數(shù)或至少預(yù)設(shè)個數(shù)的其他仿真節(jié)點的數(shù)字IO量相同時，則執(zhí)行步驟S17，如果不同，則執(zhí)行步驟S18。步驟S17、該仿真節(jié)點的數(shù)字IO量與至少預(yù)設(shè)個數(shù)的其他仿真節(jié)點的數(shù)字IO量相同，說明所述仿真節(jié)點保持同步，執(zhí)行仿真操作。其中，預(yù)設(shè)個數(shù)依據(jù)多余度仿真計算機系統(tǒng)中仿真節(jié)點的個數(shù)進(jìn)行設(shè)定，且設(shè)定的數(shù)值保證系統(tǒng)同步的精準(zhǔn)度較高。如仿真節(jié)點個數(shù)為三個時，預(yù)設(shè)個數(shù)可以為兩個。步驟S18、如果所述仿真 節(jié)點的數(shù)字IO量與其他所有仿真節(jié)點的數(shù)字IO量不同，則說明所述仿真節(jié)點沒有保持同步，暫停自身的仿真操作，并判斷連續(xù)暫停的次數(shù)。步驟S19、判斷所述仿真節(jié)點的連續(xù)暫停次數(shù)是否在預(yù)設(shè)的次數(shù)內(nèi)，如果在，即返回執(zhí)行步驟S15，如不在，則執(zhí)行步驟S20。步驟S20、所述仿真節(jié)點的連續(xù)暫停仿真操作次數(shù)不在預(yù)設(shè)次數(shù)內(nèi)，說明所述仿真節(jié)點不能保持同步，終止該仿真節(jié)點的仿真操作。在以上步驟中，所述預(yù)設(shè)次數(shù)可以為任意次數(shù)，在實際應(yīng)用中，通常設(shè)定為三次。另外，在步驟S15后，還可以將數(shù)字IO量發(fā)送給示波器，由工作人員通過示波器進(jìn)行監(jiān)控。步驟S15至步驟S20公布的實施例，能夠判斷出各個仿真節(jié)點在執(zhí)行仿真操作的過程中，是否能夠保持同步，以及時排除不能保持同步的仿真節(jié)點，從而有效的保證各個仿真節(jié)點同步的穩(wěn)定性。綜上所述，本發(fā)明所公開的仿真節(jié)點，每個仿真周期都是由所述嵌入式系統(tǒng)時鐘嚴(yán)格規(guī)定的，且各個仿真節(jié)點在仿真周期預(yù)設(shè)完成后，同時執(zhí)行仿真操作，即所有的仿真節(jié)點同時開始仿真，并且每次仿真的時間相同，從而保證了各個仿真節(jié)點的同步，且各個仿真節(jié)點的同步用時鐘系統(tǒng)，即嵌入式系統(tǒng)時鐘，是相互獨立的，某一個仿真節(jié)點因為同步用時鐘出現(xiàn)異常而被隔離出系統(tǒng)時，不會影響到其他仿真節(jié)點的正常工作，提高仿真操作的穩(wěn)定性和安全性。特別的，CPCI板卡的應(yīng)用，能夠判斷出各個仿真節(jié)點在執(zhí)行仿真操作的過程中，是否能夠保持同步，以及時排除不能保持同步的仿真節(jié)點，從而有效的保證了各個仿真節(jié)點同步的穩(wěn)定性，同時采用更為廉價的CPCI板替代原有的同步指示電路，降低了仿真節(jié)點和多余度仿真計算機系統(tǒng)的生產(chǎn)成本。本說明書中各個實施例采用遞進(jìn)的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對于實施例公開的裝置而言，由于其與實施例公開的方法相對應(yīng)，所以描述的比較簡單，相關(guān)之處參見方法部分說明即可。對所公開的實施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對這些實施例的多種修改對本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實施例中實現(xiàn)。因此，本發(fā)明將不會被限制于本文所示的這些實施例，而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。
權(quán)利要求
1.ー種仿真節(jié)點，其特征在于，包括 設(shè)置在仿真節(jié)點內(nèi)的嵌入式系統(tǒng)時鐘，用于預(yù)設(shè)時鐘中斷頻率； 設(shè)置在仿真節(jié)點內(nèi)的處理器，所述處理器包括第一處理模塊，所述第一處理模塊用于接收所述嵌入式系統(tǒng)時鐘發(fā)送的時鐘中斷頻率，控制所述仿真節(jié)點以所述時鐘中斷頻率作為仿真周期，執(zhí)行仿真操作。
2.根據(jù)權(quán)利要求I所述的仿真節(jié)點，其特征在于，所述仿真節(jié)點還包括 設(shè)置在仿真節(jié)點內(nèi)的緊湊型外設(shè)組件互連標(biāo)準(zhǔn)CPCI板卡，所述CPCI板卡用于產(chǎn)生與所述仿真節(jié)點相對應(yīng)的數(shù)字IO量，并將所述數(shù)字IO量發(fā)送給處理器； 所述處理器還包括第二處理模塊，所述第二處理模塊用于接收自身CPCI板卡產(chǎn)生的數(shù)字IO量，同時接收其他仿真節(jié)點的數(shù)字IO量，判斷所述數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，并依據(jù)判斷結(jié)果執(zhí)行相應(yīng)的操作。
3.根據(jù)權(quán)利要求2所述的仿真節(jié)點,其特征在于,所述仿真節(jié)點還包括 示波器接ロ，用于將自身的數(shù)字IO量和接收到的其他仿真節(jié)點的數(shù)字IO量發(fā)送給示波器。
4.根據(jù)權(quán)利要求I所述的仿真節(jié)點，其特征在于，所述仿真節(jié)點還包括 數(shù)據(jù)接ロ，用于接收所述遠(yuǎn)程的控制處理器發(fā)送的運行模型和/或控制指令，并將所述控制指令發(fā)送至所述處理器，所述控制指令至少包括開始仿真指令、暫停仿真指令和停止仿真指令； 所述處理器還包括第三處理模塊，所述第三處理模塊用于接收所述運行模型，控制所述仿真節(jié)點依據(jù)所述運行模型執(zhí)行仿真，并接收控制指令，依據(jù)所述控制指令執(zhí)行相應(yīng)的控制操作。
5.根據(jù)權(quán)利要求I所述的仿真節(jié)點，其特征在于，所述第一處理模塊、第二處理模塊和第三處理模塊為相同的處理模塊或不同的處理模塊。
6.ー種多余度仿真計算機系統(tǒng)，其特征在于，包括多個如權(quán)利要求I至權(quán)利要求5任一項所述的仿真節(jié)點。
7.一種多余度仿真計算機系統(tǒng)仿真方法，其特征在于，包括 預(yù)設(shè)每個仿真節(jié)點的嵌入式系統(tǒng)時鐘的時鐘中斷頻率； 判斷多余度仿真計算機系統(tǒng)中所有仿真節(jié)點是否完成時鐘中斷頻率的預(yù)設(shè)； 如果是，進(jìn)入等待階段，并在預(yù)設(shè)的等待時間后，返回執(zhí)行判斷多余度仿真計算機系統(tǒng)中所有仿真節(jié)點是否完成時鐘中斷頻率的預(yù)設(shè)； 如果否，以所述時鐘中斷頻率作為仿真周期，執(zhí)行仿真操作。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述方法還包括 任選ー個仿真節(jié)點，接收其他仿真節(jié)點的數(shù)字IO量，并將自身的數(shù)字IO量發(fā)送給其他仿真節(jié)點，判斷所述仿真節(jié)點的數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同，如果該仿真節(jié)點的數(shù)字IO量與至少預(yù)設(shè)個數(shù)的其他仿真節(jié)點的數(shù)字IO量相同吋，執(zhí)行仿真操作； 如果所述仿真節(jié)點的數(shù)字IO量與其他所有仿真節(jié)點的數(shù)字IO量不同時，暫停自身的仿真操作，并在下一個仿真周期開始吋，返回執(zhí)行接收其他仿真節(jié)點的數(shù)字IO量，并判斷該仿真節(jié)點的數(shù)字IO量是否與其他仿真節(jié)點的數(shù)字IO量相同的操作。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，所述方法還包括判斷所述仿真節(jié)點的連續(xù)暫停仿真操作次數(shù)是否在預(yù)設(shè)次數(shù)內(nèi)，如果不在，終止仿真操作。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述預(yù)設(shè)次數(shù)為三次。
全文摘要
本發(fā)明公開了一種仿真節(jié)點、多余度仿真計算機系統(tǒng)和一種多余度仿真計算機系統(tǒng)仿真方法。在所述每個仿真節(jié)點內(nèi)都安裝有嵌入式系統(tǒng)時鐘，使各個仿真節(jié)點都能以同樣的仿真周期執(zhí)行仿真操作。由于各個仿真節(jié)點內(nèi)的嵌入式系統(tǒng)時鐘是獨立的，發(fā)生故障時，并不影響其他仿真節(jié)點的同步，保證了仿真節(jié)點同步的穩(wěn)定性和安全性。另外，在每個仿真節(jié)點內(nèi)配置CPCI板卡，以判斷各個仿真節(jié)點在仿真過程中，是否保持同步，以及時排除不能保持同步的仿真節(jié)點，從而有效的保證各個仿真節(jié)點同步的穩(wěn)定性，而且由于所述CPCI板卡比同步指示電路更為廉價，在有效保證各個仿真節(jié)點同步的穩(wěn)定性的同時，降低生產(chǎn)成本。
文檔編號G06F17/50GK102651044SQ20121009378
公開日2012年8月29日 申請日期2012年3月31日 優(yōu)先權(quán)日2012年3月31日
發(fā)明者韓術(shù)健 申請人:北京經(jīng)緯恒潤科技有限公司