專利名稱：基于憶阻器的漢明網(wǎng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及神經(jīng)網(wǎng)絡(luò)硬件實(shí)現(xiàn)領(lǐng)域，特別涉及利用具有類似生物突觸特性的憶阻器設(shè)計(jì)的漢明網(wǎng)電路。
背景技術(shù)：
漢明網(wǎng)是一種無反饋人工神經(jīng)網(wǎng)絡(luò)模型，具有最大相似度分類器的功能，可以從一組二進(jìn)制樣例模式中識別出與輸入模式最相似的一個(gè)模式。漢明網(wǎng)由兩層網(wǎng)絡(luò)組成。第一層是前饋層，用于存儲所有的樣例模式，并以每個(gè)樣例模式為權(quán)值向量，分別對輸入模式進(jìn)行加權(quán)求和運(yùn)算。第二層是競爭層，用于對前饋層提供的加權(quán)求和運(yùn)算結(jié)果進(jìn)行判斷，挑選出結(jié)果中最大值進(jìn)行放大，同時(shí)對其它結(jié)果進(jìn)行衰減。作為人工神經(jīng)網(wǎng)絡(luò)中最典型的模型，漢明網(wǎng)在模式識別等領(lǐng)域具有重要的意義。硬件電路實(shí)現(xiàn)是人工神經(jīng)網(wǎng)絡(luò)得到高效應(yīng)用的關(guān)鍵。目前已有基于傳統(tǒng)CMOS電路設(shè)計(jì)的漢明網(wǎng)電路被提出。傳統(tǒng)漢明網(wǎng)電路中需要專門的SRAM存儲部件來存儲漢明網(wǎng)的樣例模式。漢明網(wǎng)的規(guī)模(即樣例模式的個(gè)數(shù))取決于SRAM存儲器的容量。在進(jìn)行模式識別前，執(zhí)行存儲器的寫操作，將樣例模式寫入存儲器；進(jìn)行模式識別時(shí)，執(zhí)行存儲器的讀操作，將樣例模式信息讀出進(jìn)行運(yùn)算。存儲器的讀、寫操作通過外部輸入的模式選擇信號進(jìn)行切換。然而傳統(tǒng)漢明網(wǎng)電路在實(shí)現(xiàn)大規(guī)模人工神經(jīng)網(wǎng)絡(luò)方面面臨嚴(yán)峻的挑戰(zhàn)。首先，通過傳統(tǒng)CMOS電路設(shè)計(jì)神經(jīng)元電路的硬件開銷較大。例如通過SRAM存儲器模擬神經(jīng)元突觸的記憶效應(yīng)時(shí)，需要6個(gè)晶體管。同時(shí)漢明網(wǎng)復(fù)雜的連接結(jié)構(gòu)給CMOS電路的設(shè)計(jì)造成了極大的困難。其次，隨著CMOS技術(shù)的特征尺寸不斷縮小，電遷移現(xiàn)象、漏電流效應(yīng)、量子效應(yīng)等物理效應(yīng)對電路特性的影響日益顯現(xiàn)。這使得通過提高CMOS電路的集成密度來實(shí)現(xiàn)更大規(guī)模的神經(jīng)網(wǎng)絡(luò)電路面臨巨大的挑戰(zhàn)。第三，傳統(tǒng)漢明網(wǎng)電路的設(shè)計(jì)中采用的SRAM存儲器是易失性的，一旦斷電將丟失所有的樣例模式。每次使用時(shí)，需要重新輸入樣例模式，給操作和運(yùn)算造成不便。面對傳統(tǒng)CMOS電路在設(shè)計(jì)硬件神經(jīng)網(wǎng)絡(luò)時(shí)遇到的困難，憶阻器的發(fā)現(xiàn)給漢明網(wǎng)電路的設(shè)計(jì)帶來了新的解決途徑。憶阻器是一種新型的納米電子器件，被認(rèn)為是與電阻、電容和電感并列的第四種基本電路元件。憶阻器與電阻具有相同的量綱，但是在外加電壓條件下，憶阻器的電阻值可以被編程，且斷電后電阻值可以保持，因而可以用于存儲信息。這種特性與生物神經(jīng)元突觸的學(xué)習(xí)和記憶特性極為相似，在神經(jīng)網(wǎng)絡(luò)電路中可以有效地降低電路復(fù)雜度，簡化電路的設(shè)計(jì)。同時(shí)，憶阻器的器件尺度是納米級的，實(shí)現(xiàn)工藝也有別于傳統(tǒng)CMOS技術(shù)，具有極高的集成密度優(yōu)勢，適合大規(guī)模神經(jīng)網(wǎng)絡(luò)對電路的要求。自2008年被 HP實(shí)驗(yàn)室發(fā)現(xiàn)以來，憶阻器已經(jīng)在硬件神經(jīng)網(wǎng)絡(luò)領(lǐng)域取得了很多重要的成果。但目前還沒有基于憶阻器的漢明網(wǎng)電路被提出
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提出一種基于憶阻器的漢明網(wǎng)電路，具有簡單的電路結(jié)構(gòu)和較高的存儲密度，并且非易失地存儲樣例模式，適于大規(guī)模神經(jīng)網(wǎng)絡(luò)應(yīng)用。為解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是本發(fā)明漢明網(wǎng)電路采用憶阻器和 CMOS電路混合設(shè)計(jì)實(shí)現(xiàn)，由編程電路、納米交叉桿、運(yùn)算放大器電路和勝者通吃電路四個(gè)部分組成。電路的輸入輸出端口包括一個(gè)模式選擇輸入端口、一個(gè)編程初始化輸入端口、一個(gè)編程地址輸入端口、一個(gè)電壓輸入端口和一個(gè)模式識別輸出端口。模式選擇輸入端口從外部接收模式選擇信號，該信號用于使?jié)h明網(wǎng)電路工作在不同的模式。模式選擇信號為低電平時(shí)漢明網(wǎng)電路處于編程模式，此時(shí)漢明網(wǎng)的所有樣例模式被依次輸入到漢明網(wǎng)電路中， 并且被非易失地存儲到相應(yīng)的區(qū)域；模式選擇信號為高電平時(shí)漢明網(wǎng)電路處于運(yùn)算模式， 此時(shí)電路對輸入模式進(jìn)行模式識別，完成漢明網(wǎng)的運(yùn)算功能。編程初始化輸入端口從外部接收編程初始化信號。編程地址輸入端口在編程模式時(shí)從外部接收被編程的樣例向量的地址即編程地址。電壓輸入端口在編程模式時(shí)從外部接收編程信號，在運(yùn)算模式時(shí)從外部接收輸入模式。模式識別輸出端口在運(yùn)算模式時(shí)輸出模式識別的結(jié)果。編程電路與納米交叉桿相連，它通過編程地址輸入端口接收編程地址，通過模式選擇輸入端口從外部接收模式選擇信號。當(dāng)模式選擇信號為低電平時(shí)，編程電路對編程地址進(jìn)行譯碼，將譯碼結(jié)果與編程初始化信號按位進(jìn)行與操作，結(jié)果輸出給納米交叉桿。納米交叉桿與編程電路和運(yùn)算放大器電路相連。在編程模式下，納米交叉桿內(nèi)的憶阻器的電導(dǎo)值根據(jù)編程電路提供的輸出結(jié)果和電壓輸入端口輸入的編程信號發(fā)生變化，實(shí)現(xiàn)樣例模式的輸入和存儲；在運(yùn)算模式下，納米交叉桿接收從電壓輸入端口輸入的輸入模式，以憶阻器存儲的樣例模式為權(quán)值，對輸入模式進(jìn)行加權(quán)求和運(yùn)算，運(yùn)算結(jié)果以電流形式輸出到運(yùn)算放大器電路。運(yùn)算放大器電路與納米交叉桿和勝者通吃電路相連，在運(yùn)算模式下，將從納米交叉桿獲得的電流信號轉(zhuǎn)換為電壓信號，輸出到勝者通吃電路。勝者通吃電路與運(yùn)算放大器電路相連，在運(yùn)算模式下對從運(yùn)算放大器電路獲得的電壓信號進(jìn)行勝者通吃運(yùn)算，并通過模式識別輸出端口輸出漢明網(wǎng)模式識別的最終結(jié)果。編程電路由一個(gè)帶使信號端巨互的η輸入、N輸出的地址譯碼器、N個(gè)與門和N個(gè)三態(tài)門組成，其中N為電路中存儲的樣例模式的個(gè)數(shù)，N = 2η, η為編程地址的位數(shù)，為正整數(shù)。地址譯碼器應(yīng)選擇輸出邏輯為負(fù)邏輯的二進(jìn)制譯碼器。地址譯碼器的使能信號端@ 與模式選擇信號輸入端相連，輸入端接收從外部輸入η位編程地址。地址譯碼器的每一個(gè)輸出端分別輸入到一個(gè)與門的一個(gè)輸入端。所有與門的另一個(gè)輸入端都與編程初始化信號輸入端相連。每一個(gè)與門的輸出端對應(yīng)連接一個(gè)三態(tài)門。當(dāng)模式選擇信號為低電平時(shí)，地址譯碼器被使能，對輸入的編程地址進(jìn)行譯碼，譯碼的結(jié)果與編程初始化信號按位進(jìn)行與操作，然后通過三態(tài)門輸出到納米交叉桿。當(dāng)模式選擇信號為高電平時(shí)，地址譯碼器關(guān)閉， 三態(tài)門輸出高阻態(tài)。納米交叉桿中包含Μ(Μ為樣例向量的位數(shù))條橫向納米線、N條縱向納米線及 MXN個(gè)憶阻器，其中憶阻器應(yīng)選擇有閾值效應(yīng)的憶阻器，閾值電壓幅度為VT，(閾值效應(yīng)的憶阻器見Sung Hyun Jo等人在2010年第10期《ΝΑΝΟ LETTERS))上發(fā)表的“Nanoscale Memristor Device as Synapse in Neuromorhpic Systems，，)。憶阻器的連接應(yīng)使得當(dāng)在與橫向納米線相連一端施加正電壓且在與縱向納米線相連一端施加負(fù)電壓時(shí)憶阻器電導(dǎo)值增加。每條縱向納米線的一端與編程電路的一個(gè)三態(tài)門的輸出端相連，另一端與運(yùn)算放大器電路的一個(gè)輸入端相連。當(dāng)模式選擇信號為低電平時(shí)，縱向納米線接收從編程電路輸出的電平信號。首先向編程電路輸入低電平的編程初始化信號，則編程電路的N位輸出信號全部為低電平。相應(yīng)地，所有縱向納米線都被置為低電平。這時(shí)，電壓輸入端口從外部接收一組編程信號，施加到橫向納米線上。所有憶阻器的電導(dǎo)值在編程信號的作用下被初始化到狀態(tài)Gtw(設(shè)憶阻器電導(dǎo)值可以達(dá)到的變化范圍為[Gtw, Gon], Gtw是憶阻器電導(dǎo)值可以達(dá)到的最低值，Gw是憶阻器電導(dǎo)值可以達(dá)到的最高值)。然后向編程電路輸入高電平的編程初始化信號，則編程電路的N位輸出信號中有一位為低電平，其它位為高電平。相應(yīng)地，有一列縱向納米線被編程電路置為低電平(假設(shè)為第i列縱向納米線，i為自然數(shù)， 1 ^ i < N)，即被編程電路選中，其余縱向納米線被編程電路置為高電平。這時(shí)，電壓輸入端口從外部接收一組編程信號，施加到橫向納米線上，將與被選中的縱向納米線相連的一列憶阻器從初始化狀態(tài)分別編程到狀態(tài)Giu或Gu。這一列M個(gè)憶阻器的電導(dǎo)值構(gòu)成一個(gè)長度為M的向量，表示一個(gè)二進(jìn)制樣例模式。具體地，第i列中表示邏輯“ 1 ”的憶阻器的電導(dǎo)值被設(shè)為Giu
權(quán)利要求
1. 一種基于憶阻器的漢明網(wǎng)電路，其特征在于基于憶阻器的漢明網(wǎng)電路采用憶阻器和 CMOS電路混合設(shè)計(jì)實(shí)現(xiàn)，由編程電路、納米交叉桿、運(yùn)算放大器電路和勝者通吃電路組成； 電路的輸入輸出端口包括一個(gè)模式選擇輸入端口、一個(gè)編程初始化輸入端口、一個(gè)編程地址輸入端口、一個(gè)電壓輸入端口和一個(gè)模式識別輸出端口 ；模式選擇輸入端口從外部接收模式選擇輸入信號，模式選擇信號為低電平時(shí)漢明網(wǎng)電路處于編程模式，此時(shí)漢明網(wǎng)的所有樣例模式被依次輸入到漢明網(wǎng)電路中，并且被非易失地存儲到相應(yīng)的區(qū)域，模式選擇信號為高電平時(shí)漢明網(wǎng)電路處于運(yùn)算模式，此時(shí)電路對輸入模式進(jìn)行模式識別，完成漢明網(wǎng)的運(yùn)算功能；編程初始化輸入端口在編程時(shí)從外部接收編程初始化信號；編程地址輸入端口在編程模式時(shí)從外部接收被編程的樣例向量的地址即編程地址；電壓輸入端口在編程模式時(shí)從外部接收編程信號，在運(yùn)算模式時(shí)從外部接收輸入模式；模式識別輸出端口在運(yùn)算模式時(shí)輸出模式識別的結(jié)果；編程電路與納米交叉桿相連，它通過編程地址輸入端口接收編程地址，通過模式選擇輸入端口從外部接收模式選擇信號；當(dāng)模式選擇信號為低電平時(shí)，編程電路對編程地址進(jìn)行譯碼，將譯碼結(jié)果與編程初始化信號按位進(jìn)行與操作，結(jié)果輸出給納米交叉桿；納米交叉桿與編程電路和運(yùn)算放大器電路相連，在編程模式下，納米交叉桿內(nèi)的憶阻器的電導(dǎo)值根據(jù)編程電路提供的輸出結(jié)果和電壓輸入端口輸入的編程信號發(fā)生變化，實(shí)現(xiàn)樣例模式的輸入和存儲；在運(yùn)算模式下，納米交叉桿接收從電壓輸入端口輸入的輸入模式，以憶阻器存儲的樣例模式為權(quán)值，對輸入模式進(jìn)行加權(quán)求和運(yùn)算，運(yùn)算結(jié)果以電流形式輸出到運(yùn)算放大器電路；運(yùn)算放大器電路與納米交叉桿和勝者通吃電路相連，在運(yùn)算模式下將從納米交叉桿獲得的電流信號轉(zhuǎn)換為電壓信號，輸出到勝者通吃電路；勝者通吃電路與運(yùn)算放大器電路相連，在運(yùn)算模式下對從運(yùn)算放大器電路獲得的電壓信號進(jìn)行勝者通吃運(yùn)算，并通過模式識別輸出端口輸出漢明網(wǎng)模式識別的最終結(jié)果；編程電路由一個(gè)帶使信號端巨互的η輸入、N輸出的地址譯碼器、N個(gè)與門和N個(gè)三態(tài)門組成，其中N為電路中存儲的樣例模式的個(gè)數(shù)，N = 2η, η為編程地址的位數(shù)，為正整數(shù)；地址譯碼器選擇輸出邏輯為負(fù)邏輯的二進(jìn)制譯碼器；地址譯碼器的使能信號端@與模式選擇信號輸入端相連，輸入端接收從外部輸入η位編程地址；地址譯碼器的每一個(gè)輸出端分別輸入到一個(gè)與門的一個(gè)輸入端；所有與門的另一個(gè)輸入端都與編程初始化信號輸入端相連，每個(gè)與門的輸出端對應(yīng)連接一個(gè)三態(tài)門；當(dāng)模式選擇信號為低電平時(shí)，地址譯碼器被使能，對輸入的編程地址進(jìn)行譯碼，譯碼的結(jié)果與編程初始化信號通過與門按位進(jìn)行與操作， 然后通過三態(tài)門輸出到納米交叉桿；當(dāng)模式選擇信號為高電平時(shí)，地址譯碼器關(guān)閉，三態(tài)門輸出高阻態(tài)；納米交叉桿中包含M條橫向納米線、N條縱向納米線及MXN個(gè)憶阻器，M為樣例向量的位數(shù)，其中憶阻器應(yīng)選擇具有閾值效應(yīng)的類型，閾值電壓幅度為VT，電導(dǎo)值可以達(dá)到的變化范圍是[Gtw, Gw]，Gtw是憶阻器電導(dǎo)值可以達(dá)到的最低值，Gm是憶阻器電導(dǎo)值可以達(dá)到的最高值；憶阻器的連接應(yīng)使得當(dāng)在與橫向納米線相連一端施加正電壓且在與縱向納米線相連一端施加負(fù)電壓時(shí)憶阻器電導(dǎo)值增加；每條縱向納米線的一端與編程電路的一個(gè)三態(tài)門的輸出端相連，另一端與運(yùn)算放大器電路的一個(gè)輸入端相連；當(dāng)模式選擇信號為低電平時(shí)， 縱向納米線接收從編程電路輸出的電平信號；當(dāng)編程電路接收到低電平的編程初始化信號時(shí)，編程電路的N位輸出信號全部為低電平，所有縱向納米線都被置為低電平，電壓輸入端口從外部接收一組編程信號，施加到橫向納米線上，所有憶阻器的電導(dǎo)值在編程信號的作用下被初始化到狀態(tài)Gtw;當(dāng)編程電路接收到高電平的編程初始化信號時(shí)，編程電路的N位輸出信號中有一位為低電平，其它位為高電平，相應(yīng)有第i列縱向納米線被編程電路置為低電平，i為自然數(shù)，1 < i < N，其余縱向納米線被編程電路置為高電平，電壓輸入端口從外部接收一組編程信號，施加到橫向納米線上，將與被選中的縱向納米線相連的一列憶阻器從初始化狀態(tài)分別編程到狀態(tài)Giu或Gu，第i列M個(gè)憶阻器的電導(dǎo)值構(gòu)成一個(gè)長度為M 的向量，表示一個(gè)二進(jìn)制樣例模式；Gh」是第i列中表示邏輯“1”的憶阻器的電導(dǎo)值，Gu是第i列中表示邏輯“0”的憶阻器的電導(dǎo)值；當(dāng)模式選擇信號為高電平時(shí)，編程電路向納米交叉桿輸出高阻態(tài)，電壓輸入端口從外部接收一組電壓幅度小于憶阻器閾值電壓幅度的輸入模式信號，施加到橫向納米線上，每一個(gè)憶阻器的電導(dǎo)值都不發(fā)生改變，僅在輸入模式信號的作用下產(chǎn)生一個(gè)電流信號，每一列憶阻器上產(chǎn)生的電流匯聚到與該列憶阻器相連的縱向納米線上，并輸出到運(yùn)算放大器電路中；運(yùn)算放大器電路由N個(gè)獨(dú)立的負(fù)反饋運(yùn)算放大器電路組成，N個(gè)負(fù)反饋運(yùn)算放大器電路分別與納米交叉桿的N個(gè)縱向納米線相連；每個(gè)負(fù)反饋運(yùn)算放大器電路由一個(gè)帶使能信號端EN的運(yùn)算放大器和負(fù)反饋電阻&及同向輸入端電阻&組成；使能信號端EN與模式選擇信號輸入端相連，當(dāng)模式選擇信號為低電平時(shí)，運(yùn)算放大器的使能端EN被關(guān)閉，當(dāng)模式選擇信號為高電平時(shí)，運(yùn)算放大器的反相端與納米交叉桿的縱向納米線相連，將縱向納米線上的輸出電流轉(zhuǎn)換為電壓信號，輸出給勝者通吃電路；勝者通吃電路采用電壓模式勝者通吃電路，有N個(gè)輸入信號和N個(gè)輸出信號，輸入端接收運(yùn)算放大器電路輸出的N個(gè)電壓信號，對其進(jìn)行勝者通吃運(yùn)算，將N位的模式識別結(jié)果通過模式識別輸出端口輸出。
2.如權(quán)利要求1所述的基于憶阻器的漢明網(wǎng)電路，其特征在于所述
3.如權(quán)利要求1所述的基于憶阻器的漢明網(wǎng)電路，其特征在于所述即第i列憶阻器的電導(dǎo)值所表示的樣例模式為(Gn，. . . Gj,, . . . GMi)，j為自然數(shù)，1彡j彡M，第i列縱向納米線上的輸出電流Ii為
4.如權(quán)利要求1所述的基于憶阻器的漢明網(wǎng)電路，其特征在于第i個(gè)負(fù)反饋運(yùn)算放大器電路的輸出電壓為
全文摘要
本發(fā)明公開了一種基于憶阻器的漢明網(wǎng)電路，要解決的技術(shù)問題是提出一種基于憶阻器的漢明網(wǎng)電路，具有簡單的電路結(jié)構(gòu)和較高的存儲密度，并且非易失地存儲樣例模式，適于大規(guī)模神經(jīng)網(wǎng)絡(luò)應(yīng)用。技術(shù)方案是本發(fā)明由編程電路、納米交叉桿、運(yùn)算放大器電路和勝者通吃電路組成；編程電路由一個(gè)地址譯碼器、N個(gè)與門和N個(gè)三態(tài)門組成，納米交叉桿中由M條橫向納米線、N條縱向納米線及M×N個(gè)憶阻器組成，運(yùn)算放大器電路由N個(gè)獨(dú)立的負(fù)反饋運(yùn)算放大器電路組成，勝者通吃電路采用電壓模式勝者通吃電路。本發(fā)明同時(shí)具備存儲部件和計(jì)算部件的功能，樣例模式在斷電之后仍然保持在電路中，電路結(jié)構(gòu)簡潔，硬件復(fù)雜度低，具有更高的集成密度優(yōu)勢。
文檔編號G06N3/067GK102542334SQ201210011618
公開日2012年7月4日 申請日期2012年1月14日 優(yōu)先權(quán)日2012年1月14日
發(fā)明者吳俊杰, 周靜, 唐玉華, 方旭東, 朱玄, 楊學(xué)軍, 王之元, 黃達(dá) 申請人:中國人民解放軍國防科學(xué)技術(shù)大學(xué)