單核心電壓裕度的制作方法
【專利摘要】核心電壓裕度裝置的示例性實(shí)施例包括設(shè)置在多核處理器上的多個(gè)電壓偏移塊，每個(gè)電壓偏移塊具有耦合以接收供給電壓電平的電壓輸入端、耦合以接收偏移碼的控制輸入端、以及耦合到多核處理器中的相應(yīng)核心處理器的電壓輸出端，每個(gè)電壓偏移塊被配置為按照電壓偏移值來偏移供給電壓電平，所述電壓偏移值由在電壓偏移塊的控制輸入端接收的偏移碼來編程；以及電壓偏移寄存器，其具有同樣的多個(gè)控制輸出端，每個(gè)控制輸出端耦合到電壓偏移塊的對(duì)應(yīng)的控制輸入端，其中所述電壓偏移寄存器被配置成保存用于每個(gè)電壓偏移塊的偏移碼，并在耦合到所選擇的電壓偏移塊的控制輸出端提供偏移碼，所述偏移碼對(duì)所選擇的電壓偏移塊的電壓偏移值進(jìn)行編程。
【專利說明】單核心電壓裕度

【背景技術(shù)】
[0001] 下面描述的示例實(shí)施例一般涉及對(duì)于多核處理器的功率節(jié)省技術(shù)。
[0002] 采用高端處理器的服務(wù)器群可能存在對(duì)功率和冷卻資源的大量需求。服務(wù)器系統(tǒng) 的控制設(shè)施監(jiān)控功耗，并在動(dòng)態(tài)模式下在不同的性能狀態(tài)之間切換處理器以節(jié)約功耗。
[0003] 此外，移動(dòng)設(shè)備通常是電池供電的，并且需要復(fù)雜的功率控制技術(shù)以延長(zhǎng)電池壽 命。
[0004] 軟件技術(shù)，如微軟?操作系統(tǒng)使用的"核心停車（parking) "，將處理合并到盡可能 最少的處理器核心，并暫停非活動(dòng)處理器核心，從而減少多核處理器消耗的功率。
[0005] 在現(xiàn)有的多核處理器中，電壓源和多個(gè)核心被集成到單個(gè)或多個(gè)集成電路（ICs) 上。獨(dú)立的核心電壓（VCC)平面被實(shí)現(xiàn)用于多個(gè)核心中每一個(gè)，并且相同的電壓被提供給 每個(gè)電壓平面。

【專利附圖】

【附圖說明】
[0006] 圖1是示例性實(shí)施例的框圖。
[0007] 圖2是示出示例性裕度軟件例程的操作的流程圖。
[0008] 圖3是曲線圖，示出了應(yīng)用于處理器核心的處理狀態(tài)的偏移量的示例。
[0009] 圖4是另一示例性實(shí)施例的框圖。
[0010] 圖5是包括處理器的系統(tǒng)的框圖。

【具體實(shí)施方式】
[0011] 現(xiàn)在將詳細(xì)地參考有關(guān)本發(fā)明的各種實(shí)施例。這些實(shí)施例的示例示于附圖中。而 本發(fā)明將結(jié)合這些實(shí)施例來描述，應(yīng)當(dāng)理解的是，它不旨在將本發(fā)明限制于任何實(shí)施例。相 反，旨在覆蓋可以被包括在如所附權(quán)利要求所定義的本發(fā)明的精神和范圍內(nèi)的替代，修改 和等同物。在下面的描述中，闡述許多具體細(xì)節(jié)，以便徹底理解各種實(shí)施例。然而，本發(fā)明 可以在沒有一些或全部具體細(xì)節(jié)的情況下實(shí)施。在其它情況下，為了不會(huì)不必要地混淆本 發(fā)明，眾所周知的處理操作未被詳細(xì)描述。另外，短語(yǔ)"示例性實(shí)施例"在說明書中不同地 方的每次出現(xiàn)不一定指代相同的示例性實(shí)施例。
[0012] 電壓裕度是一個(gè)測(cè)試在供給電壓的不同電平下的處理器的魯棒性的過程。通常， 制造商指定供給電壓的最佳電平。然而，在現(xiàn)實(shí)中，這一電壓電平可能會(huì)因制造公差和其它 因素而改變。電壓裕度需要改變供給電壓并監(jiān)控在供給電壓的不同電平下的處理器性能。
[0013] 如果該核心處理器的裕度信息表示該核心處理器的功能在較低（或較高）的供給 電壓電平時(shí)是穩(wěn)定的，則示例性實(shí)施例允許使用有關(guān)多核處理器中每個(gè)核心處理器的電壓 裕度信息，以將一個(gè)或多個(gè)核心處理器的供給電壓偏移到該較低（或較高）的電平。
[0014] 圖1示出在集成電路上實(shí)現(xiàn)的多核處理器的示例性實(shí)施例，該集成電路包括用于 基于電壓裕度信息來偏移供給每個(gè)核心處理器的電壓的功能塊。
[0015] 在圖1中，多核處理器10包括集成的電源12,其具有耦合到一組電壓偏移塊 14(0)-14(N)的電壓輸入端的電壓輸出端，其中，N是正整數(shù)，并且每個(gè)偏移塊具有耦合以 接收VCORE電壓電平的電壓輸入端。每個(gè)電壓偏移塊14(0)-14(N)的電壓輸出端被耦合到 對(duì)應(yīng)的處理器核心16(0)-16(N)的電壓輸入端。在每個(gè)核心的頻率輸入端提供單個(gè)外部提 供的時(shí)鐘頻率。
[0016] 圖1示出電壓偏移塊的電壓輸出端和核心處理器的電壓輸入端之間的簡(jiǎn)單連接。 在多核處理器的某些實(shí)施中，單獨(dú)的電壓平面被提供給每個(gè)核心，并且電壓偏移塊的輸出 端將被耦合到待偏移的核心處理器對(duì)應(yīng)的電壓平面。
[0017] 多核處理器10還包括可編程電壓偏移寄存器18和0S可見提示寄存器20, 該可編程電壓偏移寄存器18具有N個(gè)輸出端，且每個(gè)輸出端耦合到對(duì)應(yīng)的電壓偏移塊 16 (0)-16 (N)的控制輸入端。
[0018] 在一個(gè)實(shí)施例中，可編程電壓偏移寄存器存儲(chǔ)偏移碼，其為電壓偏移塊編程特定 的電壓偏移值。這些碼由多核處理器的硬件使用，并被實(shí)現(xiàn)為當(dāng)前應(yīng)用程序的受讓人制造 的處理器所采用的電壓識(shí)別信號(hào)（VID)，以編制電源中的電壓電平。例如，電壓偏移塊可以 被實(shí)現(xiàn)為接收二進(jìn)制輸入來影響二進(jìn)制粒度的偏移電平的開關(guān)穩(wěn)壓器。將在下文詳細(xì)描述 用于確定和設(shè)定偏移碼的技術(shù)。
[0019] 在示例性實(shí)施例中，電壓的偏移電壓的值可以被定義為VC0RE的小數(shù)百分比或特 定的電壓電平。用于特定的電壓偏移塊的偏移碼被存儲(chǔ)在電壓偏移寄存器中，并控制輸出 的電壓偏移量以具有由該偏移碼編程的值。
[0020] 圖2是流程圖，示出了由核心電壓裕度軟件實(shí)用程序執(zhí)行以確定每個(gè)核心處理器 的電壓偏移的步驟。
[0021] 在處理步驟200中，啟動(dòng)了用于特定核心，例如核心（η)的電壓裕度測(cè)試，并且在 處理步驟202中，電壓偏移量被設(shè)定為0伏，并且VC0RE被施加到核心（η)。
[0022] 在處理步驟204中，提供超頻看門狗定時(shí)器（0C WDT)。因?yàn)槿绻幚砥骱诵脑谔?定應(yīng)用的電壓偏移量時(shí)變得不穩(wěn)定，軟件實(shí)用程序可能會(huì)暫停，所以需要利用看門狗定時(shí) 器。該0C WDT最初被提供在處理步驟204中，并隨后在測(cè)試運(yùn)行時(shí)重新提供。如果軟件實(shí) 用程序暫停，那么〇C WDT到期并產(chǎn)生冷復(fù)位，從而使整個(gè)系統(tǒng)默認(rèn)進(jìn)行備份。在開機(jī)時(shí)，軟 件實(shí)用程序?qū)⒃谒x開的地方重新啟動(dòng)，并繼續(xù)下一個(gè)核心。
[0023] 在處理步驟206中，核心（η)運(yùn)行在第一處理狀態(tài)（Ρ1)下，并且所有其它核心空 閑和關(guān)閉。
[0024] 處理步驟208-216形成一個(gè)循環(huán)，其中偏移量被增加了指定的增量并且Core(n) 的穩(wěn)定性被測(cè)試。在某時(shí)刻，電壓偏移量將超過核心（η)的電壓裕度，并且處理步驟214將 確定核心（η)不再穩(wěn)定。
[0025] 該實(shí)用程序于是前進(jìn)到處理步驟218,其中電壓偏移被重新設(shè)定為0,并且該實(shí)用 程序在處理步驟220中退出。
[0026] 核心電壓裕度軟件實(shí)用程序僅需要運(yùn)行一次，以確定在多核處理器中的每個(gè)單獨(dú) 核心的裕度。由于在特定的核心處理器的電壓超出操作點(diǎn)時(shí)出現(xiàn)了暫停，整個(gè)裕度處理將 需要多次重啟。一旦所有的核心已經(jīng)加裕度，將結(jié)果存儲(chǔ)在非易失性存儲(chǔ)器中。
[0027] 該實(shí)用程序的穩(wěn)定性測(cè)試部分只著重被加裕度的核心。穩(wěn)定性測(cè)試所需的時(shí)間長(zhǎng) 度取決于什么被測(cè)試而變化，并可能花幾個(gè)小時(shí)來運(yùn)行。
[0028] 電壓裕度完成后，與所確定的用于每個(gè)核心的電壓偏移量相對(duì)應(yīng)的偏移碼被存儲(chǔ) 在電壓裕度寄存器中，該電壓裕度寄存器位于非易失性存儲(chǔ)器中，例如圖5所示的系統(tǒng)存 儲(chǔ)器508中。
[0029] 在示例性實(shí)施例中，電壓偏移寄存器由基本I/O系統(tǒng)（BIOS)加載，該基本I/O系 統(tǒng)（BIOS)讀取由電壓裕度軟件實(shí)用程序存儲(chǔ)在非易失性存儲(chǔ)器的電壓裕度寄存器中的電 壓偏移量，并對(duì)電壓偏移寄存器進(jìn)行編程。電壓偏移量的初始值是〇 (被清除），并且電壓偏 移值也由復(fù)位（熱或冷）所清除。在無需復(fù)位的啟動(dòng)期間，偏移量由BIOS動(dòng)態(tài)地應(yīng)用。
[0030] 裕度實(shí)用程序可以由制造商運(yùn)行，并且多核處理器可以被提供給客戶，并且正確 的偏移碼被存儲(chǔ)在電壓偏移寄存器中。在這種情況下，當(dāng)由客戶通電時(shí)，處理器將實(shí)現(xiàn)電壓 裕度。
[0031] 可替換地，提供給客戶核心電壓裕度軟件實(shí)用程序和其它所需的操作實(shí)用程序的 工具，并將偏移碼設(shè)定在電壓偏移寄存器中。
[0032] -旦實(shí)施電壓裕度，將減小多核功耗，這是因?yàn)樘峁┙o每個(gè)核心的電壓電平減小 了，并且由產(chǎn)生的電壓和電流電平來確定功率。
[0033] 可以通過修改操作系統(tǒng)（0S)以將線程安排在那些使用較低的電壓電平的核心處 理器上，來實(shí)現(xiàn)進(jìn)一步減小的功耗，在該示例性實(shí)施例中，那些核心處理器具有最大的電壓 偏移值。
[0034] 在一個(gè)示例性實(shí)施例中，BIOS被修改為讀取圖1的電壓偏移寄存器18,并將偏 移電壓電平的指示或提示存儲(chǔ)在0S可見電壓提示寄存器20中，在示例性實(shí)施例中，該0S 可見電壓提示寄存器20被包括在集成電路上并且可以被軟件讀取和寫入。存儲(chǔ)在0S可 見電壓裕度提示寄存器20中的對(duì)于0S的每個(gè)核心裕度提示的格式為"物理核心（η):值 00h-0fh"，其中這些值都是十六進(jìn)制格式，并具有范圍從0-15的十進(jìn)制值。
[0035] 在該示例中，電壓裕度被給定為16個(gè)不同的值。該0S不被提供裕度的實(shí)際值，而 僅提供裕度的排序。0S可以使用核心裕度提示作為參數(shù)之一，以基于添加到0S的新策略來 確定哪些核心停車（park)或增加。
[0036] 作為考慮多核處理器的具體示例，其中核心（2)裕度是最大的，并且核心（0)裕度 是最低的。
[0037] 物理核心（0) :0ch (最低裕度）
[0038] 物理核心（1) :0eh
[0039] 物理核心（2) :0fh (最高裕度）
[0040] 物理核心（3) :0dh
[0041] 在該示例中，0S將為了最好的減少功率而選擇在單核模式的核心2上運(yùn)行線程， 并當(dāng)需要增加更多的核心時(shí)，增加核心1，3,然后0。
[0042] 在圖1所示的實(shí)施例中，單一頻率--F_核心被提供給多核處理器中所有核心處 理器。如果選擇了另一處理器狀態(tài)，則不同的頻率將被提供給這些核心。在一個(gè)示例性實(shí) 施例中，針對(duì)如圖3的圖形所示的每個(gè)處理器狀態(tài)，偏移量使電壓改變下降。
[0043] 在上述示例性實(shí)施例中，單個(gè)F_核心的頻率被提供給所有核心處理器，并且電壓 偏移量都減小了 VC0RE的值。圖4示出了替代實(shí)施例，其允許電壓偏移量，以相對(duì)于VC0RE 增加供應(yīng)到核心處理器的電壓。
[0044] 在圖4中，單獨(dú)的F_核心（η)被提供給每個(gè)核心，并且電壓偏移可以被編程為正 向或負(fù)向偏移VC0RE。將單獨(dú)的F_核心提供給每個(gè)核心能夠增加處理速度同時(shí)不改變功率 包絡(luò)。在這種情況下，可以增加所選擇的核心的頻率以提高處理速度，并且VC0RE將被負(fù)向 偏移到較低的功耗。
[0045] 可替換地，功率包絡(luò)可以增加，以允許每個(gè)核心具有增加的頻率和對(duì)VC0RE的正 向偏移。這將是多核處理器的超頻模式，并且用戶需要保證該多核處理器具有充足的功率 和散熱冷卻空間。
[0046] 該示例性實(shí)施例提供了提高在CPU密集活動(dòng)，比如游戲時(shí)的處理器效率的靈活 性。
[0047] 圖5是系統(tǒng)的方塊圖，其包括具有核心電壓裕度特征的多核處理器。
[0048] 參照?qǐng)D5,在一些實(shí)施例中，多核處理器10可與北橋，或者存儲(chǔ)器集線器504 -起 耦合到本地總線502。存儲(chǔ)器集線器504可代表半導(dǎo)體器件的集合，或者"芯片集"，并將接 口提供給外圍組件互連（PCI)總線516和加速圖形端口（AGP)總線510。PCI規(guī)范可得自 于PCI特別興趣小組，波特蘭，俄勒網(wǎng)州97214。該AGP在由加利福尼亞州圣克拉拉的英特 爾公司發(fā)布于1996年7月31日、版本1. 0的加速圖形端口接口規(guī)范中進(jìn)行了詳細(xì)的描述。
[0049] 圖形加速器512可耦合到AGP總線510,并提供信號(hào)以驅(qū)動(dòng)顯示器514。例如，PCI 總線516可以耦合到網(wǎng)絡(luò)接口卡（NIC) 520。存儲(chǔ)器集線器504還可以將接口提供給存儲(chǔ)器 總線506,其耦合到系統(tǒng)存儲(chǔ)器508。
[0050] 南橋，或輸入/輸出（I/O)集線器524,可以經(jīng)由集線器鏈路522耦合到存儲(chǔ)器集 線器504。I/O集線器524代表半導(dǎo)體器件的集合，或者芯片集，并為硬盤驅(qū)動(dòng)器538、⑶-ROM 驅(qū)動(dòng)器540和I/O擴(kuò)展總線526提供接口，這僅僅是幾個(gè)示例。I/O控制器528可耦合到 I/O擴(kuò)展總線526,以從鼠標(biāo)532和鍵盤534接收輸入數(shù)據(jù)。I/O控制器528還可以控制軟 盤驅(qū)動(dòng)器530的操作。
[0051] 在圖1和4所示的示例性實(shí)施例包括在單個(gè)1C上的多個(gè)核心。然而，上述實(shí)施例 可以在多核處理器上實(shí)現(xiàn)，該多核處理器具有處理器核心和分布在多個(gè)互連的1C上的其 它電路。
[0052] 雖然本發(fā)明已經(jīng)結(jié)合具體實(shí)施例進(jìn)行了描述，但應(yīng)當(dāng)理解，可以在不脫離在所附 權(quán)利要求中闡述的本發(fā)明的精神和范圍的情況下，對(duì)所公開的實(shí)施例進(jìn)行對(duì)于本領(lǐng)域的技 術(shù)人員而言顯而易見的各種變化，替換和更改。
【權(quán)利要求】
1. 一種裝置，包括： 設(shè)置在多核處理器上的多個(gè)電壓偏移塊，每個(gè)電壓偏移塊具有耦合以接收供給電壓電 平的電壓輸入端、耦合以接收偏移碼的控制輸入端、以及耦合到所述多核處理器中的相應(yīng) 的核心處理器的電壓輸出端，每個(gè)電壓偏移塊被配置為按照電壓偏移值來偏移所述供給電 壓電平，所述電壓偏移值由在所述電壓偏移塊的所述控制輸入端接收的偏移碼來編程；以 及 電壓偏移寄存器，其具有同樣的多個(gè)控制輸出端，每個(gè)控制輸出端f禹合到電壓偏移塊 的對(duì)應(yīng)控制輸入端，其中所述電壓偏移寄存器被配置成保存用于每個(gè)電壓偏移塊的偏移 碼，并在耦合到所選擇的電壓偏移塊的控制輸出端提供所述偏移碼，所述偏移碼對(duì)所選擇 的電壓偏移塊的所述電壓偏移值進(jìn)行編程。
2. 根據(jù)權(quán)利要求1所述的裝置，其中第一核心處理器接收頻率F_核心（1)，并且其中 所述第一核心處理器具有在第一減小電壓電平處的用于F_核心（1)的穩(wěn)定操作點(diǎn)，所述第 一減小電壓電平等于供給電壓和第一電壓偏移值之間的差，并且其中，保存在所述電壓偏 移寄存器中的第一偏移碼對(duì)耦合到所述第一核心處理器的第一電壓偏移塊進(jìn)行編程，以按 照所述第一電壓偏移值來偏移所述供給電壓，從而輸出所述第一減小電壓電平。
3. 根據(jù)權(quán)利要求1所述的裝置，其中第一核心處理器接收第一頻率？_核心（1)，其中， 所述第一核心處理器具有在第一減小電壓電平處的用于F_核心（1)的穩(wěn)定操作點(diǎn)，所述第 一減小電壓電平等于供給電壓和第一電壓偏移值之間的差，并且其中，保存在所述電壓偏 移寄存器中的第一偏移碼對(duì)耦合到所述第一核心處理器的第一電壓偏移塊進(jìn)行編程，以按 照第一電壓偏移值來偏移所述供給電壓，從而輸出所述第一減小電壓電平，并且其中，第二 核心處理器接收第二頻率F_核心（2)，其中所述第二核心處理器具有在第一增大電壓電平 處的用于？_核心（2)的穩(wěn)定操作點(diǎn)，所述第一增大電壓電平等于所述供給電壓與第二電壓 偏移值之和，并且其中保存在所述電壓偏移寄存器中的第二偏移碼對(duì)耦合到所述第二核心 處理器的第二電壓偏移塊進(jìn)行編程，以按照所述第二電壓偏移值來偏移所述供給電壓，從 而輸出所述第一增大電壓電平。
4. 根據(jù)權(quán)利要求1所述的裝置，還包括： 設(shè)置在所述多核處理器上的集成穩(wěn)壓器，所述集成穩(wěn)壓器輸出所述供給電壓電平。
5. 根據(jù)權(quán)利要求1所述的裝置，還包括： 電壓裕度提示寄存器，其被配置為由操作系統(tǒng)讀取，并被配置為存儲(chǔ)施加到所述多核 處理器中的每個(gè)核心的偏移電壓電平的指示。
6. -種用于減小由多核處理器消耗的功率的方法，包括： 確定第一電壓偏移值，所述第一電壓偏移值可被應(yīng)用于公共供給電壓電平以將所述公 共供給電壓電平減小到第一減小供給電壓電平，所述第一減小供給電壓電平不會(huì)對(duì)第一處 理器核心的操作穩(wěn)定性造成不利影響，所述公共供給電壓電平被提供給所述多核處理器中 的所有處理器核心； 按照所述第一電壓偏移值來偏移所述公共供給電壓電平，以形成所述第一減小供給電 壓電平；以及 將所述第一減小供給電壓電平提供給所述第一核心處理器，以減少功耗。
7. 根據(jù)權(quán)利要求6所述的方法，還包括： 確定第二電壓偏移值，所述第二電壓偏移值可被應(yīng)用于所述公共供給電壓電平以將所 述公共供給電壓電平減少到第二減小供給電壓電平，所述第二減小供給電壓電平不會(huì)對(duì)所 述多核處理器中的第二處理器核心的操作穩(wěn)定性造成不利影響。
8. 根據(jù)權(quán)利要求7所述的方法，還包括： 按照所述第二電壓偏移值來偏移所述公共供給電壓電平，以形成所述第二減小供給電 壓電平。
9. 根據(jù)權(quán)利要求8所述的方法，還包括： 將所述第二減小供給電壓供給電平提供給所述第二核心處理器，以減少功耗。
10. 根據(jù)權(quán)利要求9所述的方法，還包括： 向操作系統(tǒng)提供所述第一減小供給電壓電平或所述第二減小供給電壓電平中哪一個(gè) 更小的指示，以使得所述操作系統(tǒng)可以調(diào)度線程，以在消耗更少功率的處理器核心上執(zhí)行。
11. 一個(gè)用于減少由多核處理器消耗的功率的系統(tǒng)，包括： 用于確定可被應(yīng)用于公共供給電壓電平的第一電壓偏移值以將所述公共供給電壓電 平減小到減小供給電壓電平的單元，所述減小供給電壓電平不會(huì)對(duì)第一處理器核心的操作 穩(wěn)定性造成不利影響，所述公共供給電壓電平被提供給所述多核處理器中的所有處理器核 心； 用于按照所述第一電壓偏移值來偏移所述公共供給電壓電平以形成第一減小供給電 壓電平的單元；以及 用于將所述第一減小供給電壓電平提供給所述第一核心處理器以減少功耗的單元。
12. 根據(jù)權(quán)利要求11所述的系統(tǒng)，還包括： 用于確定可以被應(yīng)用于所述公共供給電壓電平的第二電壓偏移值以將所述公共供給 電壓電平減少到第二減小供電電壓電平的單元，所述第二減小供電電壓電平不會(huì)對(duì)所述多 核處理器中的第二處理器核心的操作穩(wěn)定性造成不利影響。
13. 根據(jù)權(quán)利要求12所述的系統(tǒng)，還包括： 用于按照所述第二電壓偏移值來偏移所述公共供給電壓電平以形成所述第二減小供 給電壓電平的單元。
14. 根據(jù)權(quán)利要求13所述的系統(tǒng)，還包括： 用于將所述第二電壓電平提供給所述第二核心處理器以減少功耗的單元。
15. 根據(jù)權(quán)利要求14所述的系統(tǒng)，還包括： 用于向操作系統(tǒng)提供所述第一減小供給電壓電平或所述第二減小供給電壓電平中哪 一個(gè)更小的指示，以使得所述操作系統(tǒng)能夠調(diào)度線程以在消耗更少功率的處理器核心上執(zhí) 行的單元。
16. -種系統(tǒng)，包括： 芯片組；以及 耦合到所述芯片組的多核處理器，所述多核處理器包括電壓偏移塊，所述電壓偏移塊 被配置為將提供給所述多核處理器中的每個(gè)核心處理器的電壓電平偏移，以減小功耗。
17. 根據(jù)權(quán)利要求16所述的系統(tǒng)，其中，所述多核處理器包括： 設(shè)置在所述多核處理器上的多個(gè)電壓偏移塊，每個(gè)電壓偏移塊具有耦合以接收供給電 壓電平的電壓輸入端、耦合以接收偏移碼的控制輸入端、以及耦合到所述多核處理器中的 相應(yīng)的核心處理器的電壓輸出端，每一個(gè)電壓偏移塊被配置為按照電壓偏移值來偏移所述 供給電壓電平，所述電壓偏移值由在所述電壓偏移塊的所述控制輸入端接收的偏移碼來編 程；以及 具有同樣的多個(gè)控制輸出端的電壓偏移寄存器，每個(gè)所述控制輸出端耦合到電壓偏移 塊的對(duì)應(yīng)的控制輸入端，其中所述電壓偏移寄存器被配置成保存用于每個(gè)電壓偏移塊的偏 移碼，并在耦合到所選擇的電壓偏移塊的控制輸出端處提供所述偏移碼，所述偏移碼對(duì)所 選擇的電壓偏移塊的電壓偏移值進(jìn)行編程。
18. 根據(jù)權(quán)利要求17的系統(tǒng)，其中第一核心處理器接收頻率F_核心（1)，并且其中，所 述第一核心處理器具有在第一減小電壓電平處的用于F_核心（1)的穩(wěn)定操作點(diǎn)，所述第一 減小電壓電平等于供給電壓和第一電壓偏移值之間的差，并且其中，保存在所述電壓偏移 寄存器中的第一偏移碼對(duì)耦合到所述第一核心處理器的第一電壓偏移塊進(jìn)行編程，以按照 所述第一電壓偏移值來偏移所述供給電壓，從而輸出所述第一減小電壓電平。
19. 根據(jù)權(quán)利要求17的系統(tǒng)，其中第一核心處理器接收第一頻率？_核心（1)，其中所 述第一核心處理器具有在第一減小電壓電平處的用于F_核心（1)的穩(wěn)定操作點(diǎn)，所述第一 減小電壓電平等于供給電壓和第一電壓偏移值之間的差，并且其中，保存在所述電壓偏移 寄存器中的第一偏移碼對(duì)耦合到所述第一核心處理器的第一電壓偏移塊進(jìn)行編程，以按照 所述第一電壓偏移值來偏移所述供給電壓，從而輸出所述第一減小電壓電平，并且其中第 二核心處理器接收第二頻率F_核心（2)，其中所述第二核心處理器具有在第一增大電壓電 平處的用于F_核心（2)的穩(wěn)定操作點(diǎn)，所述第一增大電壓電平等于所述供給電壓與第二電 壓偏移值之和，并且其中保存在所述電壓偏移寄存器中的第二偏移碼對(duì)耦合到所述第二核 心處理器的第二電壓偏移塊進(jìn)行編程，以按照所述第二電壓偏移值來偏移所述供給電壓， 從而輸出所述第一增大電壓電平。
20. 根據(jù)權(quán)利要求17所述的系統(tǒng)，還包括： 設(shè)置在所述多核處理器上的集成穩(wěn)壓器，所述集成穩(wěn)壓器輸出所述供給電壓電平。
21. 根據(jù)權(quán)利要求17所述的系統(tǒng)，還包括： 電壓裕度提示寄存器，其被配置為由操作系統(tǒng)讀取，并被配置為存儲(chǔ)施加到所述多核 處理器的每個(gè)核心的偏移電壓電平的指示。
【文檔編號(hào)】G06F1/32GK104126160SQ201180075964
【公開日】2014年10月29日 申請(qǐng)日期:2011年12月29日 優(yōu)先權(quán)日:2011年12月29日
【發(fā)明者】A·科扎克朱克 申請(qǐng)人:英特爾公司