用于將錯誤注入存儲器的方法和裝置制造方法
【專利摘要】公開的是用于將錯誤注入到存儲器的裝置和方法。在一個實施例中，專用接口包括錯誤注入系統(tǒng)地址寄存器和耦合到錯誤注入系統(tǒng)地址寄存器的錯誤注入掩碼寄存器。如果錯誤注入系統(tǒng)地址寄存器包括匹配傳入寫地址的系統(tǒng)地址，則錯誤注入掩碼寄存器將錯誤輸出到存儲器。
【專利說明】用于將錯誤注入存儲器的方法和裝置
【背景技術(shù)】發(fā)明領(lǐng)域
[0001]本發(fā)明的實施例一般涉及用于將錯誤注入存儲器的方法和裝置。
[0002]相關(guān)技術(shù)描述
[0003]為了開發(fā)和驗證復(fù)雜錯誤處理和錯誤恢復(fù)軟件(SW)，諸如操作系統(tǒng)(OS)供應(yīng)商、虛擬機管理器(VMM)等的SW供應(yīng)商期望能將錯誤注入到給定系統(tǒng)地址用于軟件測試的簡
單接口。
[0004]在當前實現(xiàn)中，不存在能用于將錯誤注入到存儲器的簡單接口。相反，利用復(fù)雜方法，涉及基本輸入/輸出系統(tǒng)(BIOS)應(yīng)用和為測試設(shè)計的(DFx)錯誤注入機制，它們用于實現(xiàn)錯誤注入。
[0005]不幸的是，這些方法復(fù)雜且包括很多與每個待測試產(chǎn)品相關(guān)聯(lián)的設(shè)計問題。此外，這些方法通常不耐用，因為需要針對每個待測試的產(chǎn)品對它們進行“再創(chuàng)造”。例如，需要將給定的系統(tǒng)地址轉(zhuǎn)換成存儲器地址(因為DFx機制對存儲器地址起作用)且它們可能還需要來自微代碼的幫助以解鎖旨在僅用于待測試的特定產(chǎn)品的某些能力。
[0006]因此，有利的是將簡單接口用于注入錯誤以測試產(chǎn)品。
【專利附圖】

【附圖說明】
[0007]可結(jié)合附圖從以下詳細描述中獲得對本發(fā)明的更好理解，其中:
[0008]圖1示出可用于本發(fā)明的實施例的計算機系統(tǒng)體系結(jié)構(gòu)。
[0009]圖2示出可用于本發(fā)明的實施例的計算機系統(tǒng)體系結(jié)構(gòu)。
[0010]圖3是根據(jù)本發(fā)明的一個實施例的MCH專用接口的框圖。
[0011]圖4是根據(jù)本發(fā)明的一個實施例的測試軟件流程和MCH專用接口流程(例如，硬件(HW)流程)的流程圖400。
【具體實施方式】
[0012]在下面的描述中，出于說明目的，闡述了眾多具體細節(jié)以便提供對以下描述的本發(fā)明的實施例的全面理解。然而，對本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細節(jié)中的一些也可實施本發(fā)明的諸實施例。在其他實例中，眾所周知的結(jié)構(gòu)和設(shè)備以框圖形式示出，以避免淡化本發(fā)明的實施例的底層原理。
[0013]以下是示例性計算機系統(tǒng)，該計算機系統(tǒng)可用于在下文中討論的且用于執(zhí)行本文中詳細描述的指令的本發(fā)明的實施例。本領(lǐng)域已知的對膝上型設(shè)備、臺式機、手持PC、個人數(shù)字助理、工程工作站、服務(wù)器、網(wǎng)絡(luò)設(shè)備、網(wǎng)絡(luò)集線器、交換機、嵌入式處理器、數(shù)字信號處理器(DSP)、圖形設(shè)備、視頻游戲設(shè)備、機頂盒、微控制器、蜂窩電話、便攜式媒體播放器、手持設(shè)備以及各種其他電子設(shè)備的其他系統(tǒng)設(shè)計和配置也是合適的。一般來說，能夠納入本文中所公開的處理器和/或其它執(zhí)行邏輯的大量系統(tǒng)和電子設(shè)備一般都是合適的。[0014]現(xiàn)在參見圖1，所示為根據(jù)本發(fā)明的一個實施例的計算機系統(tǒng)100的框圖。系統(tǒng)100可包括耦合至圖形存儲器控制器中樞(GMCH) 120的一個或多個處理元件110、115。附加的處理元件115的可選特性在圖1中通過虛線來表示。每個處理元件可以是單核，或可替代地包括多核。處理元件可任選地包括除處理核之外的其它片上元件，諸如集成存儲器控制器和/或集成I/O控制邏輯。此外，對于至少一個實施例，處理元件的(多個)核可多線程化，因為它們對每個核可包括一個以上的硬件線程上下文。
[0015]圖1示出GMCH120可耦合至存儲器140，該存儲器140可以是例如動態(tài)隨機存取存儲器(DRAM)。對于至少一個實施例，DRAM可以與非易失性高速緩存相關(guān)聯(lián)。GMCH120可以是芯片組或芯片組的一部分。GMCH120可以與(多個)處理器110、115進行通信，并控制處理器110、115與存儲器140之間的交互。GMCH120還可擔(dān)當(多個)處理器110、115和系統(tǒng)100的其它元件之間的加速總線接口。對于至少一個實施例，GMCHl20經(jīng)由諸如前端總線(FSB) 195之類的多站總線與(多個)處理器110、115進行通信。此外，GMCH120耦合至顯示器140 (諸如平板顯示器)。GMCH120可包括集成圖形加速器。GMCH120還耦合至輸入/輸出(I/O)控制器中樞(ICH) 150，該輸入/輸出(I/O)控制器中樞(ICH) 150可用于將各種外圍設(shè)備耦合至系統(tǒng)100。在圖1的實施例中作為示例示出了外部圖形設(shè)備160以及另一外圍設(shè)備170，該外部圖形設(shè)備160可以是耦合至ICH150的分立圖形設(shè)備。
[0016]替代地，系統(tǒng)100中還可存在附加或不同的處理元件。例如，附加(多個)處理元件115可包括與處理器110相同的附加處理器、與處理器110異類或不對稱的附加(多個)處理器、加速器(諸如例如圖形加速器或數(shù)字信號處理(DSP)單元)、現(xiàn)場可編程門陣列或任何其它處理元件。按照包括體系結(jié)構(gòu)、微體系結(jié)構(gòu)、熱、功耗特征等等優(yōu)點的度量譜，物理資源110、115之間存在各種差別。這些差別會有效顯示為處理元件110、115之間的不對稱性和異類性。對于至少一個實施例，各種處理元件110、115可駐留在同一管芯封裝中。
[0017]現(xiàn)在參見圖2，所示為根據(jù)本發(fā)明的一個實施例的另一計算機系統(tǒng)200的框圖。如圖2所示，多處理器系統(tǒng)200是點對點互連系統(tǒng)，并且包括經(jīng)由點對點互連250耦合的第一處理元件270和第二處理元件280。如圖2所示，處理元件270和280中的每一個都可以是多核處理器，包括第一和第二處理器核(即，處理器核274a與274b以及處理器核284a與284b)。替代地，處理元件270、280中的一個或多個可以是除處理器之外的元件，諸如加速器或現(xiàn)場可編程門陣列。雖然僅以兩個處理元件270、280來示出，但應(yīng)理解本發(fā)明的范圍不限于此。在其它實施例中，在給定處理器中可存在一個或多個附加處理元件。
[0018]第一處理元件270還可包括存儲器控制器中樞(MCH) 272和點對點(P_P)接口 276和278，如下文描述的，存儲器控制器中樞(MCH) 272包括專用接口 273。類似地，第二處理元件280可包括MCH282和P-P接口 286和288，如下文描述的，MCH282包括專用接口 283。處理器270、280可以經(jīng)由使用點對點(PtP)接口電路278、288的點對點(PtP)接口 250來交換數(shù)據(jù)。如圖2所示，MCH272和282將處理器耦合到相應(yīng)的存儲器，即存儲器242和存儲器244，這些存儲器可以是本地附連到相應(yīng)處理器的主存儲器部分。
[0019]處理器270、280可各自經(jīng)由使用點對點接口電路276、294、286、298的單獨PtP接口 252、254與芯片組290交換數(shù)據(jù)。芯片組290還可經(jīng)由高性能圖形接口 239與高性能圖形電路238交換數(shù)據(jù)。本發(fā)明的實施例可定位與具有任意數(shù)量的處理核的任意處理元件內(nèi)。在一個實施例中，任意處理器核可包括本地高速緩存存儲器(未示出)或者以其它方式關(guān)聯(lián)于本地高速緩存存儲器(未示出)。此外，共享高速緩存(未示出)可被包括于在這兩個處理器的外部但經(jīng)由p2p互連與這些處理器連接的任一處理器中，從而如果一處理器被置于低功率模式，則任一個或這兩個處理器的本地高速緩存信息可被存儲在該共享的高速緩存中。第一處理元件270和第二處理元件280可分別經(jīng)由P-P互連276、286和284耦合到芯片組290。如圖2所示，芯片集290包括P-P接口 294和298。此外，芯片組290包括將芯片組290與高性能圖形引擎248耦合的接口 292。在一個實施例中，總線249可被用于將圖形引擎248耦合到芯片組290。替代地，點對點互連249可耦合這些部件。芯片集290又可以通過接口 296耦合到第一總線216。在一個實施例中，第一總線216可以是外圍部件互連(PCI)總線，或諸如PCI Express總線或其它第三代I/O互連總線之類的總線，但本發(fā)明的范圍并不受此限制。
[0020]如圖2所示，各種I/O設(shè)備214可連同總線橋218 —起耦合到第一總線216，總線橋218將第一總線216耦合到第二總線220。在一個實施例中，第二總線220可以是低引腳數(shù)(LPC)總線。在一個實施例中，各種設(shè)備可耦合到第二總線220，包括例如鍵盤/鼠標222、通信設(shè)備226以及數(shù)據(jù)存儲單元228，如可包括代碼230的盤驅(qū)動器或其他大容量存儲設(shè)備。進一步地，音頻1/0224可以耦合到第二總線220。注意，其它架構(gòu)是可能的。例如，取代點對點體系結(jié)構(gòu)，系統(tǒng)可以實現(xiàn)多站總線或其它這類體系結(jié)構(gòu)。
[0021]在一個實施例中，處理元件270可包括MCH272，MCH272包括專用接口 273。應(yīng)意識到其它處理元件可包括MCH，MCH同樣包括專用接口(例如，處理元件280的專用接口 283)。如將要描述的，MCH272的專用接口 273可由計算機系統(tǒng)200的測試軟件使用以編程將向其中注入錯誤的系統(tǒng)地址，且可包括掩碼寄存器以選擇將注入哪種類型的錯誤。
[0022]現(xiàn)在轉(zhuǎn)到圖3，根據(jù)本發(fā)明的一個實施例示出MCH專用接口 273的框圖。在一個實施例中，MCH專用接口 273包括錯誤注入系統(tǒng)地址寄存器302和耦合到錯誤注入系統(tǒng)地址寄存器的錯誤注入掩碼寄存器330。如果錯誤注入系統(tǒng)地址寄存器302包括匹配傳入寫地址325的系統(tǒng)地址，則錯誤注入掩碼寄存器330將錯誤輸出到存儲器350。
[0023]現(xiàn)在將提供MCH專用接口 273的概要。如圖3所示，提供錯誤注入系統(tǒng)地址寄存器302，使得計算機系統(tǒng)的測試軟件可編程將向其中注入錯誤的期望系統(tǒng)地址。還提供邏輯310以查找該經(jīng)編程的地址和傳入請求的地址325之間的匹配。一旦系統(tǒng)地址已經(jīng)被編程到錯誤注入系統(tǒng)地址寄存器302，則測試軟件可執(zhí)行對該系統(tǒng)地址325的寫。地址匹配然后可觸發(fā)進入存儲器350的該位置的錯誤(例如，數(shù)據(jù)333)?？赏ㄟ^對控制哪些位將包含錯誤的錯誤注入掩碼寄存器330的軟件編程來選擇錯誤的類型(經(jīng)改正或未改正的)。作為示例，MCH專用接口 273可與存儲器232相關(guān)聯(lián)的計算機系統(tǒng)200的處理元件270的MCH272聯(lián)用，但如應(yīng)意識到的，可與任何計算機系統(tǒng)聯(lián)用。例如，本發(fā)明的實施例可利用圖1的計算機系統(tǒng)100實現(xiàn)。
[0024]作為一個示例，如圖3所示，出于安全目的，鎖定機制301可耦合到錯誤注入系統(tǒng)地址寄存器302。作為具體示例，可在系統(tǒng)管理模式(SMM)期間解鎖該鎖定機制301。測試軟件可解鎖通過反相器322耦合到與門324的鎖320，并且可將對寄存器321的寫入發(fā)送到與門324。由此，可在錯誤注入系統(tǒng)地址寄存器302中設(shè)置有效位304，并且系統(tǒng)被解鎖。
[0025]如前面描述的，測試軟件可將錯誤注入系統(tǒng)地址提交到錯誤注入系統(tǒng)地址寄存器302。判定邏輯塊310用于查找測試軟件程序?qū)懙刂?25和錯誤注入系統(tǒng)地址302之間的匹配。具體地，如果存儲器寫(write to memory)信號309和有效信號304由與門306接收，從而將信號發(fā)送到判定邏輯塊310，且判定邏輯塊310將來自寄存器302的錯誤注入系統(tǒng)地址與測試軟件程序?qū)懙刂?25匹配，則判定邏輯塊310將錯誤注入信號312發(fā)送到錯誤注入掩碼寄存器330。
[0026]因此，一旦錯誤注入系統(tǒng)地址已經(jīng)被編程到寄存器302中，則測試軟件可隨后執(zhí)行對系統(tǒng)地址325的寫入，且一旦由判定邏輯塊310確定地址匹配，則判定塊310可觸發(fā)錯誤注入信號312，以通過錯誤注入掩碼寄存器330將其注入到該位置。可通過測試軟件預(yù)編程控制哪些位將包含錯誤的錯誤注入掩碼寄存器330的數(shù)據(jù)掩碼寄存器來選擇錯誤的類型(經(jīng)改正或未改正的)。如圖3所看見的，數(shù)據(jù)錯誤333可通過數(shù)據(jù)緩沖器340提交到存儲器350，用于測試目的。
[0027]由此，該前述結(jié)構(gòu)和方法允許存儲器錯誤333 (經(jīng)改正或未改正的)注入存儲器350，以通過計算機系統(tǒng)200的測試軟件檢測和改正軟件問題。
[0028]另外參考圖4，圖4是示出測試軟件流程和MCH專用接口流程(例如，硬件(HW)流程)的流程圖400。如圖4所見，如前所述，測試軟件解鎖該鎖定機制301。接下來，測試軟件將X編程到錯誤注入系統(tǒng)地址寄存器302 (圓404)。應(yīng)意識到，X是測試軟件想要向其注入錯誤的系統(tǒng)地址。
[0029]接下來，測試軟件編程錯誤注入掩碼寄存器330，以導(dǎo)致期望的錯誤(圓406)。此夕卜，測試軟件設(shè)置有效位304，以裝備硬件邏輯用于注入(圓408)。接下來，測試軟件執(zhí)行對地址X的寫入(圓410)。
[0030]轉(zhuǎn)向硬件或MCH專用接口流程，確定是否有存儲器寫的訪問(判定圓420)。如果沒有，則事務(wù)繼續(xù)，且沒有錯誤注入(圓422)。然而，如果是存儲器寫，則確定訪問是否針對地址X以及機制是否被裝備(判定圓425)。如果沒有，則事務(wù)繼續(xù)，且沒有錯誤注入(圓422)。
[0031]然而，如果機制被裝備且訪問是針對地址X(例如，由邏輯框310確定)，則可應(yīng)用錯誤注入掩碼330 (圓430)。在這種情況下，數(shù)據(jù)333與錯誤434被寫入存儲器350。如前所述，可通過測試軟件預(yù)編程控制哪些位將包含錯誤的錯誤注入掩碼寄存器330的數(shù)據(jù)掩碼寄存器來選擇錯誤的類型(經(jīng)改正或未改正的)。
[0032]此外，測試軟件可執(zhí)行對地址X的讀取(圓450)，且硬件可檢測錯誤(圓452)。然后，硬件可記錄并發(fā)信號通知錯誤(圓454)，且錯誤處理軟件可處理錯誤(圓456)。
[0033]由此，該前述結(jié)構(gòu)和方法允許存儲器錯誤(經(jīng)改正或未改正的)注入存儲器，以通過計算機系統(tǒng)的測試軟件檢測和改正軟件問題。此外，使用前述專用接口和軟件方法的實施例可用于滿足軟件供應(yīng)商的錯誤注入需要，軟件供應(yīng)商諸如操作系統(tǒng)供應(yīng)商和虛擬機管理供應(yīng)商以及原始設(shè)備制造商。前述本發(fā)明提供可專門設(shè)計用于將錯誤諸如存儲器以進行測試的簡單接口。具體地，該方法允許存儲器錯誤(經(jīng)改正和/或未經(jīng)改正的)諸如以供檢測和改正。本質(zhì)上，前面描述的結(jié)構(gòu)和方法允許真正的錯誤諸如到存儲器且允許開發(fā)和確認錯誤恢復(fù)流程。
[0034]本文公開的機制的各實施例可以被實現(xiàn)在硬件、軟件、固件或這些實現(xiàn)方法的組合中。本發(fā)明的實施例可被實現(xiàn)為在包括至少一個處理器、數(shù)據(jù)儲存器系統(tǒng)(包括易失性和非易失性存儲器和/或儲存元件)、至少一個輸入設(shè)備以及至少一個輸出設(shè)備的可編程系統(tǒng)上執(zhí)行的計算機程序。
[0035]可將程序代碼應(yīng)用至輸入數(shù)據(jù)以執(zhí)行本文描述的功能并產(chǎn)生輸出信息。輸出信息可以按已知方式被應(yīng)用于一個或多個輸出設(shè)備。為了本申請的目的，處理系統(tǒng)包括具有諸如例如數(shù)字信號處理器(DSP)、微控制器、專用集成電路(ASIC)或微處理器之類的處理器的任何系統(tǒng)。
[0036]程序代碼可以用高級程序化語言或面向?qū)ο蟮木幊陶Z言來實現(xiàn)，以便與處理系統(tǒng)通信。程序代碼也可以在需要的情況下用匯編語言或機器語言來實現(xiàn)。事實上，本文中描述的機制不僅限于任何特定編程語言的范圍。在任一情形下，語言可以是編譯語言或解釋
;五古
P口口 ο
[0037]至少一個實施例的一個或多個方面可以由存儲在機器可讀介質(zhì)上的代表性數(shù)據(jù)來實現(xiàn)，該數(shù)據(jù)表示處理器中的各種邏輯，其在被機器讀取時使得該機器生成執(zhí)行本文描述的技術(shù)的邏輯。被稱為“IP核的這些表示可以被存儲在有形的機器可讀介質(zhì)上，并被提供給多個客戶或生產(chǎn)設(shè)施以加載到實際制造該邏輯或處理器的制造機器中。敏此類機器可讀存儲介質(zhì)可包括但不限于通過機器或設(shè)備制造或形成的粒子的有形排列，包括存儲介質(zhì)，諸如:硬盤；包括軟盤、光盤、壓縮盤只讀存儲器(CD-ROM)、可重寫壓縮盤(CD-RW)以及磁光盤的任何其它類型的盤；諸如只讀存儲器(ROM)之類的半導(dǎo)體器件；諸如動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)之類的隨機存取存儲器(RAM);可擦除可編程只讀存儲器(EPROM);閃存；電可擦除可編程只讀存儲器(EEPROM);磁卡或光卡；或適于存儲電子指令的任何其它類型的介質(zhì)。
[0038]因此，本發(fā)明的實施例還可包括非瞬態(tài)有形機器可讀介質(zhì)，該機器可讀介質(zhì)包含用于執(zhí)行本發(fā)明的操作實施例的指令，或包含限定本文中描述的結(jié)構(gòu)、電路、裝置、處理器和/或系統(tǒng)特征的諸如HDL之類的設(shè)計數(shù)據(jù)。這些實施例也被稱為程序產(chǎn)品。
[0039]本文公開的指令的某些操作可由硬件組件執(zhí)行，且可體現(xiàn)在機器可執(zhí)行指令中，該指令用于導(dǎo)致或至少致使電路或其它硬件組件以執(zhí)行該操作的指令編程。電路可包括通用或?qū)Ｓ锰幚砥?、或邏輯電路，這里僅給出幾個示例。這些操作還可任選地由硬件和軟件的組合執(zhí)行。執(zhí)行邏輯和/或處理器可包括響應(yīng)于從機器指令導(dǎo)出的機器指令或一個或多個控制信號以存儲指令指定的結(jié)果操作數(shù)的專用或特定電路或其它邏輯。例如，本文公開的指令的實施例可在圖1和2的Iv或多個系統(tǒng)中執(zhí)彳丁，且指令的實施例可存儲在將在系統(tǒng)中執(zhí)行的程序代碼中。另外這些附圖的處理元件可利用本文詳細描述的詳細描述的流水線和/或體系結(jié)構(gòu)(例如有序和無序體系結(jié)構(gòu))之一。例如，有序體系結(jié)構(gòu)的解碼單元可解碼指令、將經(jīng)解碼的指令傳送到矢量或標量單元等。
[0040]貫穿前述描述，為解釋起見，闡明了眾多具體細節(jié)以提供對本發(fā)明的全面理解。然而，對本領(lǐng)域技術(shù)人員將顯而易見的是，沒有這些具體細節(jié)也可實踐本發(fā)明。因此，本發(fā)明的范圍和精神應(yīng)根據(jù)所附權(quán)利要求書來判斷。
【權(quán)利要求】
1.一種用于將錯誤注入到存儲器的裝置，包括: 錯誤注入系統(tǒng)地址寄存器；以及 耦合到所述錯誤注入系統(tǒng)地址寄存器的錯誤注入掩碼寄存器，其中如果所述錯誤注入系統(tǒng)地址寄存器包括匹配傳入寫地址的系統(tǒng)地址，則錯誤注入掩碼寄存器將錯誤輸出到存儲器。
2.如權(quán)利要求1所述的裝置，其特征在于，所述裝置是處理器的存儲器控制器中樞(MCH)的組件。
3.如權(quán)利要求1所述的裝置，其特征在于，利用錯誤預(yù)先編程所述錯誤注入掩碼寄存器。
4.如權(quán)利要求3所述的裝置，其特征在于，所述錯誤包括經(jīng)改正的錯誤或未改正的錯誤中的至少一個。
5.如權(quán)利要求1所述的裝置，其特征在于，還包括耦合到所述錯誤注入系統(tǒng)地址寄存器的鎖定機制，所述鎖定機制鎖定或解鎖所述錯誤注入系統(tǒng)地址寄存器，使得錯誤注入掩碼寄存器分別被啟用來將錯誤輸出到存儲器，或不被啟用來將錯誤輸出到存儲器。
6.如權(quán)利要求5所述的裝置，其特征在于，所述鎖定機制還包括錯誤注入系統(tǒng)地址寄存器的有效位。
7.如權(quán)利要求5所述的裝置，其特征在于，還包括邏輯塊，其中所述邏輯塊將錯誤注入信號發(fā)送到錯誤注入掩碼寄存器，使得錯誤注入掩碼寄存器將錯誤輸出到存儲器。
8.如權(quán)利要求7所述的 裝置，其特征在于，如果所述鎖定機制被解鎖且所述系統(tǒng)地址匹配所述傳入寫地址，則邏輯塊將錯誤注入信號發(fā)送到錯誤注入掩碼寄存器。
9.一種計算機系統(tǒng)，包括: 存儲器； 用于處理指令的處理器；以及 存儲器控制中樞(MCH)，包括專用接口以將錯誤注入到存儲器，所述專用接口包括: 錯誤注入系統(tǒng)地址寄存器；以及 耦合到所述錯誤注入系統(tǒng)地址寄存器的錯誤注入掩碼寄存器，其中如果錯誤注入系統(tǒng)地址寄存器包括匹配傳入寫地址的系統(tǒng)地址，則所述錯誤注入掩碼寄存器將錯誤輸出到存儲器。
10.如權(quán)利要求9所述的計算機系統(tǒng)，其特征在于，利用錯誤預(yù)先編程所述錯誤注入掩碼寄存器。
11.如權(quán)利要求10所述的計算機系統(tǒng)，其特征在于，所述錯誤包括經(jīng)改正的錯誤或未改正的錯誤中的至少一個。
12.如權(quán)利要求9所述的計算機系統(tǒng)，其特征在于，還包括耦合到所述錯誤注入系統(tǒng)地址寄存器的鎖定機制，所述鎖定機制鎖定或解鎖所述錯誤注入系統(tǒng)地址寄存器，使得錯誤注入掩碼寄存器分別被啟用來將錯誤輸出到存儲器，或不被啟用來將錯誤輸出到存儲器。
13.如權(quán)利要求12所述的計算機系統(tǒng)，其特征在于，所述鎖定機制還包括錯誤注入系統(tǒng)地址寄存器的有效位。
14.如權(quán)利要求12所述的計算機系統(tǒng)，其特征在于，還包括邏輯塊，其中所述邏輯塊將錯誤注入信號發(fā)送到錯誤注入掩 碼寄存器，使得錯誤注入掩碼寄存器將錯誤輸出到存儲器。
15.如權(quán)利要求14所述的計算機系統(tǒng)，其特征在于，如果所述鎖定機制被解鎖且所述系統(tǒng)地址匹配所述傳入寫地址，則邏輯塊將錯誤注入信號發(fā)送到錯誤注入掩碼寄存器。
16.一種用于將錯誤注入到存儲器的方法，包括: 在錯誤注入系統(tǒng)地址寄存器處從測試軟件接收系統(tǒng)地址； 確定錯誤注入系統(tǒng)地址寄存器的系統(tǒng)地址是否匹配傳入寫地址；以及 如果系統(tǒng)地址匹配所述傳入寫地址，則命令錯誤注入掩碼寄存器將錯誤輸出到存儲器。
17.如權(quán)利要求14所述的方法，其特征在于，還包括利用錯誤預(yù)先編程所述錯誤注入掩碼寄存器。
18.如權(quán)利要求17所述的方法，其特征在于，所述錯誤包括經(jīng)改正的錯誤或未改正的錯誤中的至少一個。
19.如權(quán)利要求16所述的方法，其特征在于，鎖定機制耦合到所述錯誤注入系統(tǒng)地址寄存器，所述鎖定機制鎖定或解鎖所述錯誤注入系統(tǒng)地址寄存器，使得錯誤注入掩碼寄存器分別被啟用來將錯誤輸出到存儲器，或不被啟用來將錯誤輸出到存儲器。
20.如權(quán)利要求19所述的方法，其特征在于，所述鎖定機制還包括錯誤注入系統(tǒng)地址寄存器的有效位。
21.如權(quán)利要求19所述的方法，其特征在于，還包括將錯誤注入信號發(fā)送到錯誤注入掩碼寄存器，使得錯誤注入掩碼寄存器將錯誤輸出到存儲器。
22.如權(quán)利要求21所述的 方法，其特征在于，還包括如果所述鎖定機制被解鎖且所述系統(tǒng)地址匹配傳入寫地址，則將錯誤注入信號發(fā)送到錯誤注入掩碼寄存器。
【文檔編號】G06F13/14GK103890733SQ201180074534
【公開日】2014年6月25日 申請日期:2011年9月29日 優(yōu)先權(quán)日:2011年9月29日
【發(fā)明者】T·伊戈左, K·程, M·J·庫馬, J·A·瓦爾加斯, G·詹德亞拉 申請人:英特爾公司