專利名稱：具有可變并行性和固件可升級(jí)性的靈活存儲(chǔ)接口測(cè)試器的制作方法
技術(shù)領(lǐng)域：
實(shí)施例涉及測(cè)試，并且具體涉及固態(tài)存儲(chǔ)設(shè)備的測(cè)試。
背景技術(shù)：
固態(tài)驅(qū)動(dòng)器(SSD)是使用固態(tài)存儲(chǔ)器來存儲(chǔ)永久數(shù)據(jù)的數(shù)據(jù)存儲(chǔ)設(shè)備。SSD模擬硬盤驅(qū)動(dòng)接口，因此在大部分應(yīng)用中容易將其替換。SSD通過標(biāo)準(zhǔn)化電氣通信協(xié)議和物理接口連接器連接至個(gè)人計(jì)算機(jī)(PC)。SSD的常見示例為由電池供電的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(DRAM)易失性存儲(chǔ)器、基于NAND/N0R的閃速存儲(chǔ)器和其他非易失性存儲(chǔ)類技術(shù)。SSD可以具有不同的外形參數(shù)。SSD是相對(duì)較新的產(chǎn)品，并且行業(yè)處于定義如何對(duì)其進(jìn)行測(cè)試的過程中。測(cè)試各種外形參數(shù)和接口標(biāo)準(zhǔn)存在機(jī)械上的挑戰(zhàn)和協(xié)議/電氣上的挑戰(zhàn)。為了測(cè)試SSD,測(cè)試器需要能夠通過物理連接器進(jìn)行連接，并且支持接口協(xié)議和電信號(hào)傳輸。目前，主導(dǎo)的測(cè)試架構(gòu)使用基于PC的測(cè)試器。PC可以通過主機(jī)總線適配器(HBA)和線纜連接到存儲(chǔ)設(shè)備。HBA及其軟件驅(qū)動(dòng)程序提供物理連接器、通信協(xié)議和電機(jī)從而將來自計(jì)算機(jī)的操作系統(tǒng)和存儲(chǔ)協(xié)議級(jí)命令轉(zhuǎn)換成存儲(chǔ)設(shè)備可以理解的命令。HBA可以插入母板中。PC母板可以包括中央處理器(CPU)、存儲(chǔ)器以及總線和控制器芯片以運(yùn)行CPU、存儲(chǔ)器和主機(jī)總線適配器。需要操作系統(tǒng)和驅(qū)動(dòng)器來在PC上運(yùn)行程序。CPU和存儲(chǔ)器通過運(yùn)行程序以發(fā)送數(shù)據(jù)到存儲(chǔ)設(shè)備并從存儲(chǔ)設(shè)備接收數(shù)據(jù)而允當(dāng)共享模式發(fā)生器資源?；赑C的測(cè)試器的問題是它們存在基于所使用的組件的性能的性能和并行性限制。此外，增強(qiáng)性能和提高并行性的方法可能是昂貴的。

發(fā)明內(nèi)容
在一個(gè)實(shí)施例中，提供了一種用在自動(dòng)測(cè)試設(shè)備中的系統(tǒng)。在一個(gè)實(shí)施例中，該系統(tǒng)包括可配置的集成電路(1C)，該集成電路可編程為提供用在自動(dòng)測(cè)試設(shè)備中的測(cè)試模式?？膳渲玫腎C包括可配置的接口核，該接口核可編程為提供對(duì)于被測(cè)設(shè)備(DUT)的一個(gè)或多個(gè)基于協(xié)議的接口的功能并且可編程為與DUT接口。該系統(tǒng)還包括連接，該連接可配置成將可配置的IC耦合到DUT。


圖1示出了示例的基于PC的測(cè)試系統(tǒng)的方塊圖；圖2示出了根據(jù)一個(gè)實(shí)施例的示例的基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的測(cè)試系統(tǒng)的方塊圖；圖3A-3D示出了根據(jù)幾個(gè)實(shí)施例的基于FPGA的測(cè)試系統(tǒng)的4種示例配置的方塊圖；圖4A和4B示出了基于FPGA的測(cè)試系統(tǒng)與基于PC的測(cè)試系統(tǒng)之間的尺寸差異；圖5示出了根據(jù)一個(gè)實(shí)施例的使用內(nèi)插器(interposer)的基于FPGA的測(cè)試系統(tǒng)的方塊圖，該內(nèi)插器使FPGA能夠連接到不同類型的存儲(chǔ)設(shè)備；圖6A-6E示出了根據(jù)幾個(gè)實(shí)施例的使用內(nèi)插器和卡盒(caddy)的基于FPGA的測(cè)試系統(tǒng)的方塊圖，該內(nèi)插器和卡盒使FPGA能夠連接到不同類型的存儲(chǔ)設(shè)備；圖7示出了根據(jù)一個(gè)實(shí)施例的使用可編程片上系統(tǒng)的基于FPGA的測(cè)試系統(tǒng)的方塊圖；圖8A和8B示出了基于FPGA的測(cè)試系統(tǒng)可以測(cè)試的各種被測(cè)設(shè)備(DUT)；圖9為根據(jù)一個(gè)實(shí)施例的用于測(cè)試存儲(chǔ)設(shè)備的示例方法的流程圖。
具體實(shí)施例方式本文所述實(shí)施例提供了一種用在自動(dòng)測(cè)試設(shè)備中的系統(tǒng)。實(shí)施例還提供了一種用于測(cè)試被測(cè)設(shè)備(DUT)的相應(yīng)方法，其中可以利用本文公開的系統(tǒng)實(shí)施例來使用該方法。在一個(gè)實(shí)施例中，系統(tǒng)包括可配置的集成電路(1C)，例如現(xiàn)場(chǎng)可編程門陣列(FPGA)，該集成電路被編程為提供用在自動(dòng)測(cè)試設(shè)備中的測(cè)試模式?？膳渲玫腎C包括接口核，該接口核與至少一個(gè)DUT接口并且提供主機(jī)總線適配器的功能。短語(yǔ)“接口核”和“IP核”可互換使用。該系統(tǒng)還包括與至少一個(gè)DUT的連接，其中該連接是直接耦合在可配置的IC與至少一個(gè)DUT之間。如以下更加詳細(xì)地描述，可配置的IC實(shí)現(xiàn)基于PC的測(cè)試器的功能，然而避免了基于PC的測(cè)試器在靈活性、可縮放性、性能和成本上的固有缺陷。如以下更加詳細(xì)地描述，可配置的IC在測(cè)試DUT上提供了很大靈活性。如以下更加詳細(xì)地描述，一些優(yōu)點(diǎn)包括更小的測(cè)試器尺寸、增加的接口靈活性、極大簡(jiǎn)化的產(chǎn)品組合支持、更低的成本和改進(jìn)的相關(guān)性和兼容性。圖1示出了示例的基于PC的測(cè)試系統(tǒng)的方塊圖。通常，基于PC的測(cè)試器是基于板/組件的測(cè)試器?；赑C的測(cè)試器100包括母板103、CPU 105,DRAM存儲(chǔ)器107、HBA卡110，所有的這些都是建立基于PC的測(cè)試器所需的。在小型塔式外殼中的這樣的測(cè)試器的典型的尺寸是420x175x360mm。在一個(gè)實(shí)施例中，CPU 105通過高速接口(例如PCIe) 112連接到HBA卡110，HBA卡通常可以包括I至4個(gè)端口。HBA卡110通過插入到可用的HBA端口中的連接線纜120連接到一個(gè)或多個(gè)SSD 115。基于計(jì)算機(jī)的系統(tǒng)控制器125連接至一個(gè)或多個(gè)基于PC的測(cè)試器100，并且用于控制單獨(dú)的PC測(cè)試器?？梢杂卸鄠€(gè)基于PC的測(cè)試器100，也稱為測(cè)試片100，每個(gè)測(cè)試器包括母板、CPU、存儲(chǔ)器和相關(guān)聯(lián)的HBA卡。要注意術(shù)語(yǔ)CPU和處理器可互換地使用。對(duì)于SSD的生產(chǎn)測(cè)試和基準(zhǔn)測(cè)試而言，成本直接地受到你可以并行測(cè)試的設(shè)備的數(shù)量的影響。每個(gè)基于PC的測(cè)試器針對(duì)固定的并行性和接口標(biāo)準(zhǔn)而被優(yōu)化。在不更換HBA卡的情況下，不可能支持多個(gè)標(biāo)準(zhǔn)或更高層次的并行性。更換HBA卡增加了測(cè)試器的成本。對(duì)于基于PC的測(cè)試器的當(dāng)前64-128個(gè)DUT的并行性，需要更換8_16個(gè)HBA卡，這是費(fèi)時(shí)但是可行的。在更高的并行性(例如，1024個(gè)DUT= 128個(gè)HBA卡)下，如果手動(dòng)地對(duì)測(cè)試器進(jìn)行重新配置，則該過程可能是不可行的并且引入很多錯(cuò)誤。
對(duì)于基于PC的測(cè)試器，測(cè)試多個(gè)接口的靈活性受到了增加HBA卡的可用性和成本的限制。另外，HBA卡需要在物理上被換出，從而隨著并行性的增加需要大量的停機(jī)時(shí)間。因?yàn)榛赑C的測(cè)試器利用了現(xiàn)有的用于如主機(jī)總線適配器的PC應(yīng)用的版，所以當(dāng)新的或現(xiàn)有的接口標(biāo)準(zhǔn)需要連接到DUT時(shí)，就存在受限的靈活性。通常，每個(gè)需要支持的接口標(biāo)準(zhǔn)需要一個(gè)HBA。并行性固定在每個(gè)HBA卡4-8個(gè)DUT之間并且無法修改。此外，HBA卡需要在物理上從母板移除并且更換為不同的HBA卡以支持不同的接口。例如，如果基于PC的測(cè)試器被配置成連接到SATA設(shè)備，則需要SATA HBA。具體的HBA可以在母板上或在分開的HBA卡上。如果PC測(cè)試器然后需要支持光纖通道DUT，則需要購(gòu)買新的光纖通道HBA0在物理上移除SATA HBA并且然后在物理上插入光纖通道HBA代替SATA HBA0 PC不意味著靈活的存儲(chǔ)測(cè)試器，因?yàn)镻C通常起到用于桌面或數(shù)據(jù)中心應(yīng)用的通用計(jì)算機(jī)的作用。更小的尺寸/占用面積導(dǎo)致更高成本的定制板。將PC用于測(cè)試存儲(chǔ)設(shè)備的主要原因在于1)PC是公知的通用計(jì)算機(jī)架構(gòu)；2)PC通常更便宜(例如，更少的開發(fā)成本和大量PC組件的利用)；以及3)測(cè)試的存儲(chǔ)設(shè)備最終在PC中使用。正因如此，具有能夠建立十分接近最終使用場(chǎng)景的測(cè)試環(huán)境的另外的優(yōu)點(diǎn)。隨著發(fā)貨的SSD產(chǎn)品的數(shù)量增加，需要更加高效地測(cè)試這些存儲(chǔ)產(chǎn)品。這將需要能夠在單個(gè)測(cè)試器中處理多種接口和外形參數(shù)的設(shè)備，以便a)提高測(cè)試產(chǎn)品組合的靈活性和效率；b)提供每平方英尺更高的密度/更高的并行性的測(cè)試站；以及c)提高測(cè)試器速度/性能以使能夠?qū)崿F(xiàn)最佳的測(cè)試次數(shù)并且避免共享資源架構(gòu)的測(cè)試時(shí)間開銷的缺點(diǎn)。如以下結(jié)合圖2-8更加詳細(xì)地描述，本文所述實(shí)施例采用實(shí)現(xiàn)定制固件和軟件鏡像的可配置的/可編程的ic(例如，F(xiàn)PGA)，所述鏡像在單個(gè)芯片中實(shí)現(xiàn)一個(gè)或多個(gè)基于PC的測(cè)試器的功能。本文所述實(shí)施例使用可編程的1C，可編程的IC進(jìn)而允許高度的靈活性以對(duì)性能、并行性和成本進(jìn)行優(yōu)化，并且使得能夠?qū)崿F(xiàn)到達(dá)類似SSD、HDD等的存儲(chǔ)測(cè)試應(yīng)用的有待發(fā)布的協(xié)議接口的基于軟件的升級(jí)路徑。與需要不同的HBA卡或潛在不同的測(cè)試器來測(cè)試不同的存儲(chǔ)設(shè)備外形參數(shù)、物理連接器和接口標(biāo)準(zhǔn)的基于PC的測(cè)試器不同，諸如基于FPGA的測(cè)試器的基于單個(gè)可編程的IC的測(cè)試器可以測(cè)試廣泛的不同存儲(chǔ)設(shè)備外形參數(shù)、物理連接器和接口標(biāo)準(zhǔn)?；贔PGA的測(cè)試器通過用戶簡(jiǎn)單地加載新的合適的配置到可編程的芯片/FPGA中而實(shí)現(xiàn)這種靈活性。本文所述實(shí)施例利用FPGA的可編程性以便(a)代替物理HBA用于測(cè)試存儲(chǔ)器的自動(dòng)測(cè)試設(shè)備(ATE) ；(b)優(yōu)化一種給定接口的拷貝的數(shù)量以獲得最大的并行性并且因此降低成本；(c)具有在不購(gòu)買新的測(cè)試器的情況下支持未來接口標(biāo)準(zhǔn)或升級(jí)現(xiàn)有接口標(biāo)準(zhǔn)的能力；以及(d)使得能夠采用新的商業(yè)模式，比如按使用付費(fèi)，在該情況下用戶為測(cè)試系統(tǒng)支付低基礎(chǔ)費(fèi)用并且當(dāng)用戶使用/需要新的接口時(shí)你只要支付額外的費(fèi)用。圖2示出了根據(jù)一個(gè)實(shí)施例的示例的基于FPGA的測(cè)試系統(tǒng)的方塊圖。一個(gè)或多個(gè)FPGA 200各包括緊鄰接口協(xié)議(IP)核210的測(cè)試模式發(fā)生器(TPG) 205。IP核210直接耦合到DUT 215，該DUT可以是存儲(chǔ)設(shè)備，例如SSD。在一些實(shí)施例中，其他類型的存儲(chǔ)設(shè)備可以包括硬盤驅(qū)動(dòng)器(HDD)、USB驅(qū)動(dòng)器、閃存卡和基于DRAM的盤。TPG與IP核之間的連接可以是具有一個(gè)或多個(gè)鏈接的總線(并行或串行)以提供足夠的帶寬。在一個(gè)實(shí)施例中，每個(gè)FPGA實(shí)現(xiàn)定制固件和軟件鏡像以在單芯片中實(shí)現(xiàn)一個(gè)或多個(gè)基于PC的測(cè)試器的功能。所需的電信號(hào)傳輸和基于協(xié)議的信號(hào)傳輸是由FPGA中的片上IP核提供。在一個(gè)實(shí)施例中，接口核提供HBA的功能。在一個(gè)實(shí)施例中，每個(gè)FPGA可編程有預(yù)先驗(yàn)證的接口核。這確保了根據(jù)給定接口標(biāo)準(zhǔn)的順應(yīng)性和兼容性。在一個(gè)實(shí)施例中，通過選擇合適的FPGA速度等級(jí)實(shí)現(xiàn)了目標(biāo)接口信號(hào)傳輸速度等級(jí)。芯片的可編程性被用于優(yōu)化來自SSD、HDD和其他基于協(xié)議的存儲(chǔ)設(shè)備的存儲(chǔ)測(cè)試應(yīng)用的靈活性、成本、并行性和可升級(jí)性。在一個(gè)實(shí)施例中，接口核可以從第三方供應(yīng)商獲取，但是可能需要一些用戶定制化來和本文所述的實(shí)施例兼容。在一個(gè)實(shí)施例中，接口核/HBA提供兩個(gè)功能1)將存儲(chǔ)命令打包在標(biāo)準(zhǔn)協(xié)議中而通過物理通道進(jìn)行傳輸；以及2)作為電信號(hào)發(fā)生器和接收器。在一個(gè)實(shí)施例中，每個(gè)DUT具有專用電源，該電源可以包括電流感測(cè)能力并且通過通信總線受到測(cè)試器的控制。在一個(gè)實(shí)施例中，操縱器可以包括機(jī)械爪218，該機(jī)械爪將DUT從工廠輸送系統(tǒng)移動(dòng)到測(cè)試器并且初始化物理連接并且從測(cè)試器資源釋放。保持DUT215的機(jī)架220提供環(huán)境控制以在測(cè)試過程中對(duì)DUT施壓。在一個(gè)實(shí)施例中，可以在五種變型中實(shí)現(xiàn)環(huán)境控制每個(gè)DUT的熱處理室；多個(gè)DUT的共享的熱處理室；模擬PC中的其他組件的電磁噪音；濕度；以及對(duì)于純電氣功能測(cè)試沒有熱控制。集中協(xié)調(diào)單獨(dú)的測(cè)試器電子設(shè)備、電源、操縱器及環(huán)境控制的基于PC的系統(tǒng)控制器225被耦合到每個(gè)FPGA、電源和操縱器。操縱器219可以將DUT從皮帶/裝載器230傳送到機(jī)架220。在一個(gè)實(shí)施例中，模式發(fā)生器和匹配的IP接口核是彼此相鄰地在芯片上實(shí)現(xiàn)的并且使用專用總線鏈路來進(jìn)行連接。系統(tǒng)組件的這種緊鄰性允許鏈路的優(yōu)化以匹配目標(biāo)接口速度，避免共享總線架構(gòu)中固有的瓶頸，并且將總線轉(zhuǎn)換開銷保持在絕對(duì)最小。在一個(gè)實(shí)施例中，可以包括存儲(chǔ)模式加速、系統(tǒng)邏輯彼此緊鄰和專用總線鏈路的專用片上資源的組合確保對(duì)于任何目標(biāo)接口標(biāo)準(zhǔn)的全速測(cè)試。使用可編程的IC允許完全控制以在性能與成本之間進(jìn)行優(yōu)化。例如，在可編程的芯片方案的CPU很快而足以全速支持多于一個(gè)接口的情況下，通過去除專用模式發(fā)生器資源就可以降低成本。在一個(gè)實(shí)施例中，如果目標(biāo)接口不需要3Gbps或更高的速度，則可以選擇更低速度并且更低成本的可編程芯片以降低成本。在一個(gè)實(shí)施例中，如果目標(biāo)接口使用不那么高速度的通道來與DUT通信，則可編程的芯片可以被重新配置成生成另外的每個(gè)DUT的測(cè)試器的實(shí)例。雖然在本文所述的一些示例中，基于FPGA的測(cè)試器可以測(cè)試作為SSD的DUT，但是在其它示例中，基于FPGA的測(cè)試器也可以測(cè)試包括基于協(xié)議的模塊在內(nèi)的各種不同種類的DUT。例如，DUT可以是存儲(chǔ)模塊、固態(tài)驅(qū)動(dòng)器、射頻(RF)模塊、無線網(wǎng)絡(luò)(WiFi)模塊、具有光學(xué)連接性的模塊、硬盤驅(qū)動(dòng)器、非易失性存儲(chǔ)器設(shè)備或模塊、NAND快閃存儲(chǔ)設(shè)備或模塊、存儲(chǔ)類存儲(chǔ)器存儲(chǔ)設(shè)備或模塊、易失性存儲(chǔ)器設(shè)備或模塊、需要基于協(xié)議的通信作為測(cè)試模式的模塊或設(shè)備、需要基于協(xié)議的通信用于在ATE測(cè)試系統(tǒng)中的設(shè)置的模塊或設(shè)備
坐寸ο在一個(gè)實(shí)施例中，對(duì)于存儲(chǔ)/SSD/HDD而言，基于FPGA的測(cè)試器可以包括可配置的IC, IC連接至SSD并且可編程為通過諸如SATA或SAS的存儲(chǔ)特定接口提供基于存儲(chǔ)的模式。在一個(gè)實(shí)施例中，對(duì)于RF模塊而言，基于FPGA的測(cè)試器可以包括可配置的1C，其中可配置的接口核可編程為提供使用當(dāng)前的RF模塊的USB或PCIe接口連接。
在一個(gè)實(shí)施例中，基于FPGA的測(cè)試器可以是使用基于協(xié)議的通信來與DUT或模塊接口的基于SSD或RF模塊的測(cè)試器。在一個(gè)實(shí)施例中，可配置的接口核可以被編程為提供任何標(biāo)準(zhǔn)化的基于協(xié)議的通信接口。例如，在一個(gè)實(shí)施例中，在基于SSD模塊的測(cè)試的情況中，接口核可以被編程為提供標(biāo)準(zhǔn)化的基于協(xié)議的通信接口，例如SATA、SAS等。在一個(gè)實(shí)施例中，在基于RF模塊的測(cè)試器的情況中，接口核可以被編程為提供標(biāo)準(zhǔn)化的基于協(xié)議的通信接口，例如提供USB、PCIe等。在一個(gè)實(shí)施例中，在具有光學(xué)互連的模塊的情況中，接口核可以被編程為提供用于通過光學(xué)互連與模塊進(jìn)行通信的標(biāo)準(zhǔn)化的基于協(xié)議的通信。圖3A-3D示出了具有測(cè)試模式發(fā)生器的不同并行性和不同實(shí)例的幾種配置。每種配置可以被上載到可編程的芯片，從而針對(duì)給定應(yīng)用基于應(yīng)用的并行性、性能和成本需求來優(yōu)化測(cè)試器。當(dāng)應(yīng)用需要改變時(shí)，可以在使用同一個(gè)測(cè)試器的情況下上載新的配置。圖3A示出了根據(jù)一個(gè)實(shí)施例的使用FPGA 300的示例系統(tǒng)的方塊圖。FPGA 300包括一個(gè)或多個(gè)專用測(cè)試器305，每個(gè)測(cè)試器連接到單個(gè)DUT300。在一個(gè)實(shí)施例中，DUT 310可以是存儲(chǔ)設(shè)備。在一個(gè)實(shí)施例中，DUT310可以是SSD。每個(gè)專用測(cè)試器305包括直接連接到DUT 310的IP核315。如圖3A所示，每個(gè)專用測(cè)試器305具有其自身的片上測(cè)試模式發(fā)生器，該片上測(cè)試模式發(fā)生器由CPU 330、存儲(chǔ)器335和功能加速塊312組成。因此，該配置不具有共享資源。在一個(gè)實(shí)施例中，F(xiàn)PGA 300還包括一個(gè)或多個(gè)功能加速塊312和接口核315。在一個(gè)實(shí)施例中，每個(gè)功能加速塊包括專用模式發(fā)生器320和接收器325。在一個(gè)實(shí)施例中，通過由模式發(fā)生器320和接收器325提供的邏輯來提供測(cè)試激勵(lì)(例如，測(cè)試模式)，該接收器受到帶有相關(guān)聯(lián)的存儲(chǔ)器335的片上CPU 330的控制。在一個(gè)實(shí)施例中，單個(gè)FPGA 300上的多個(gè)測(cè)試器305可以通過以太網(wǎng)連接器345進(jìn)行鏈接。多個(gè)FPGA 300可以通過以太網(wǎng)(GbE)接口或通過開關(guān)355連接到系統(tǒng)控制器350。在一個(gè)實(shí)施例中，系統(tǒng)控制器350可以由處理器實(shí)現(xiàn)并且可以包括操作系統(tǒng)(OS)、驅(qū)動(dòng)程序、測(cè)試器控制軟件、包括編譯器、調(diào)試器、低級(jí)API和測(cè)試庫(kù)的程序開發(fā)環(huán)境。圖3B、3C和3D示出了根據(jù)其他實(shí)施例的三種其他示例的FPGA配置。要注意這些實(shí)施例是示例的配置選擇，但不是配置選擇的完整的或限制性集合。圖3B示出了根據(jù)一個(gè)實(shí)施例的使用FPGA 300的示例系統(tǒng)的方塊圖。FPGA 300包括一個(gè)或多個(gè)專用測(cè)試器305，每個(gè)測(cè)試器連接到單個(gè)DUT300。在一個(gè)實(shí)施例中，每個(gè)測(cè)試器305的專用部分包括功能加速塊312和接口協(xié)議核318。在一個(gè)實(shí)施例中，每個(gè)功能加速塊312包括模式發(fā)生器320和接收器325。除了圖3B的CPU 300和相關(guān)聯(lián)的存儲(chǔ)器335在多個(gè)測(cè)試器305之間共享之外，圖3B的系統(tǒng)與圖3A的系統(tǒng)相似。這種配置從成本的角度看是可取的，當(dāng)CPU處理能力能夠生成并且接收激勵(lì)以便以全速支持與其連接的多個(gè)DUT時(shí)，這種配置是實(shí)用的。這種配置與共享資源的PC架構(gòu)的不同之處在于這種配置是在其布局和專用總線優(yōu)化的情況下在片上實(shí)現(xiàn)的，從而能夠使用更慢的片上處理器。圖3C示出了根據(jù)另一個(gè)實(shí)施例的使用FPGA 300的示例系統(tǒng)的方塊圖。除了每個(gè)專用測(cè)試器305連接到多個(gè)DUT 310之外，圖3C的系統(tǒng)與圖3B的系統(tǒng)相似。這可以被稱為扇出配置。圖3D示出了根據(jù)另一個(gè)實(shí)施例的使用FPGA 300的示例系統(tǒng)的方塊圖。在一個(gè)實(shí)施例中，模式發(fā)生器320和接收器325位于PC刀片上。本文所述的實(shí)施例的主要優(yōu)點(diǎn)是它們通過將模式發(fā)生器和接口邏輯集成在單個(gè)可編程芯片上并且使其緊鄰以最小化瓶頸來優(yōu)化性能或成本的靈活性。在一個(gè)實(shí)施例中，系統(tǒng)可以配置成每個(gè)接口邏輯帶有一個(gè)專用CPU，或者如果CPU速度與接口和DUT的所需資源相比足夠高，則單個(gè)CPU可以在多個(gè)接口之間共享。如以下更加詳細(xì)地描述，基于FPGA的測(cè)試系統(tǒng)的一些優(yōu)點(diǎn)包括更小的測(cè)試器尺寸、增加的接口靈活性、極大簡(jiǎn)化的產(chǎn)品組合支持、更低的成本和改進(jìn)的相關(guān)性和兼容性。尺寸圖4A和4B示出了基于FPGA的測(cè)試系統(tǒng)與基于PC的測(cè)試系統(tǒng)之間的尺寸差異。圖4A不出了根據(jù)一個(gè)實(shí)施例的基于FPGA的測(cè)試系統(tǒng)和基于PC的測(cè)試系統(tǒng)400?；贔PGA的測(cè)試系統(tǒng)400包括可編程的IC 405和可編程的引腳410。在具體實(shí)施例中，可編程的IC 405可以包括多個(gè)測(cè)試器(例如，4至8個(gè)或更多個(gè))。每個(gè)測(cè)試器可以具有CPU、存儲(chǔ)器、加速器和IP核?？删幊痰腎C 405可以是FPGA并且具有35mmX 35mm的尺寸。其他尺寸也是可能的。連接至可編程的IC 405的可編程的引腳410可以被重新配置成支持各種DUT(例如，8x SATA、16x USB、具有8/2/1通路的l/4/8x PCIe、具有4-1通路的2_8xSAS、8x光纖通道等)。這種可配置的IC芯片比塔式外殼中的基于PC的測(cè)試器小得多，而基于PC的測(cè)試器的尺寸可以是420x175x360mm。DUT測(cè)試器的每個(gè)實(shí)例支持本文所述的實(shí)施例的靈活的全速測(cè)試特征。在一個(gè)實(shí)施例中，DUT測(cè)試器可以在單個(gè)可編程的芯片上實(shí)現(xiàn)。在每個(gè)可編程的芯片具有4至8個(gè)DUT測(cè)試器的情況下，本文所述的系統(tǒng)能夠?qū)崿F(xiàn)與基于PC的測(cè)試器相同或比它低的成本，增加了靈活性和確定性的全速并行測(cè)試的優(yōu)點(diǎn)，這對(duì)于類似價(jià)格的共享資源的PC測(cè)試器來說是無法保證的。利用具有更強(qiáng)邏輯能力的更大可編程芯片，有可能實(shí)現(xiàn)更高的并行性。圖4B示出了基于PC的測(cè)試系統(tǒng)，該系統(tǒng)包括母板450，該母板連接到多種類型的HBA板460以便容納多種類型的DUT。這樣的DUT可以包括3Gbps SATA HBA、6Gbps SATAHBA、3Gbps SAS HBA、6Gbps SASHBA、4g光纖通道HBA等。其他的HBA可以包括多鏈路SAS、12GbpsSAS、8G光纖通道等。如圖所示，圖4B的母板450和任何另外需要的HBA板460的組合比圖4A的基于FPGA的測(cè)試系統(tǒng)400大得多，圖4A的該測(cè)試系統(tǒng)可以用單個(gè)可編程的IC 405容納多種類型的DUT。在使用基于PC的測(cè)試器的情況下，用戶需要將所有的不同的HBA插入PC母板中，以便支持可配置有單個(gè)FPGA解決方案的不同標(biāo)準(zhǔn)。基于FPGA的測(cè)試器解決方案支持這8個(gè)或更多個(gè)測(cè)試器。接口靈活件:本文所述的實(shí)施例實(shí)現(xiàn)了測(cè)試器的靈活性在于，測(cè)試器使用了使得能夠?qū)崿F(xiàn)基于軟件的接口改變的IP核。實(shí)施例提供了測(cè)試獨(dú)立于HBA卡的多種DUT的能力。由于具有這種接口靈活性，新的接口可以被載入到可編程的芯片的IP核中，從而消除對(duì)PC卡主機(jī)總線適配器的需求。在一個(gè)實(shí)施例中，從電氣角度來講，F(xiàn)PGA測(cè)試器使用IP核代替HBA。通過對(duì)FPGA的可編程的芯片資源進(jìn)行軟件編程，使得能夠在不改變物理FPGA芯片或其他硬件組件的情況下，給定IP核可以容易地被重新編程和更換為另一個(gè)IP核。例如，如果給定的基于FPGA的測(cè)試器當(dāng)前支持SATA，則為了能連接到光纖通道DUT所需做的全部事情就是對(duì)FPGA進(jìn)行重新編程以使用光纖通道IP核代替被配置用于SATA的現(xiàn)有的IP核?；贔PGA的測(cè)試器的實(shí)施例的接口靈活性的另一個(gè)優(yōu)點(diǎn)是新的接口標(biāo)準(zhǔn)在被標(biāo)準(zhǔn)化機(jī)構(gòu)發(fā)布之后可以被快速實(shí)現(xiàn)。然后在物理的HBA板可以作為解決方案被制造和在PC市場(chǎng)上出售之前很久，這樣的新的接口標(biāo)準(zhǔn)就可以在基于FPGA的測(cè)試器的可編程的芯片上實(shí)現(xiàn)。本文所述的實(shí)施例還提供在HBA可廣泛使用之前生成接口的早期版本的能力以及當(dāng)標(biāo)準(zhǔn)確立之后對(duì)其進(jìn)行升級(jí)的能力。例如，在一個(gè)實(shí)施例中，有可能實(shí)現(xiàn)一個(gè)新標(biāo)準(zhǔn)的早期版本并且在該標(biāo)準(zhǔn)確立之后對(duì)其進(jìn)行升級(jí)。例如，在一個(gè)實(shí)施例中，當(dāng)發(fā)布了一個(gè)標(biāo)準(zhǔn)的第一個(gè)版本(例如，SAS 12G)時(shí)，有可能生成或者以更低的速度(例如，低于12Gbps)實(shí)現(xiàn)協(xié)議或者實(shí)現(xiàn)協(xié)議的簡(jiǎn)潔版本的IP核版本。然后，當(dāng)標(biāo)準(zhǔn)被確立，有可能在不改變測(cè)試器硬件的情況下進(jìn)行軟件升級(jí)(例如，使得能夠?qū)崿F(xiàn)寬端口相對(duì)于窄端口或增加12Gbps全速或增加超過2倍的多通路的能力等)。圖5不出了根據(jù)一個(gè)實(shí)施例的使用內(nèi)插器的系統(tǒng)的方塊圖，內(nèi)插器使FPGA能夠連接到不同類型的存儲(chǔ)設(shè)備。系統(tǒng)測(cè)試需要不同數(shù)量的引腳和電氣資源的不同類型的DUT。在一個(gè)實(shí)施例中，基于FPGA的測(cè)試器可以通過更換IP核部分來改變協(xié)議支持。在一個(gè)實(shí)施例中，系統(tǒng)包括具有固件鏡像的FPGA 500，該固件鏡像包括具有模式發(fā)生器的CPU 502、IP核503和測(cè)試器引腳507的引腳圖505。在一個(gè)實(shí)施例中，F(xiàn)PGA 500可以根據(jù)DUT而被加載或編程有不同的鏡像。例如，如果FPGA 500被編程有SATA鏡像，則SATA鏡像會(huì)包括CPU、模式發(fā)生器、SATA IP核和SATA引腳映射。在一個(gè)實(shí)施例中，SATA內(nèi)插器509使得FPGA 500能夠連接到SATA DUT (例如，SATA SSD 511)并對(duì)其進(jìn)行測(cè)試。具體地講，在一個(gè)實(shí)施例中，F(xiàn)PGA 500通過測(cè)試器引腳507和SATA內(nèi)插器509連接到SATASSD 511。如果FPGA 500被編程有USB鏡像，則USB鏡像會(huì)包括CPU、模式發(fā)生器、USB IP核和USB引腳映射。在一個(gè)實(shí)施例中，USB內(nèi)插器513使得FPGA 500能夠連接到USB DUT (例如，USB SSD 515)并對(duì)其進(jìn)行測(cè)試。具體地講，在一個(gè)實(shí)施例中，F(xiàn)PGA 500通過測(cè)試器引腳507和USB內(nèi)插器513連接到USB SSD 515。本文所述實(shí)施例還提供了對(duì)可用的高速引腳資源的靈活使用以實(shí)現(xiàn)不同的DUT并行性。例如，如果不同的DUT接口使用比可編程的芯片上可用的引腳更少的引腳，則可以通過編程實(shí)現(xiàn)到DUT的接口的多個(gè)實(shí)例。因此，可以針對(duì)每個(gè)獨(dú)特的接口來優(yōu)化可測(cè)試設(shè)備的數(shù)量。單個(gè)硬件和軟件的解決方案降低了支持DUT組合的測(cè)試器復(fù)雜性并且消除了對(duì)于每種接口類型的專用測(cè)試器的需求。圖6A-6E示出了根據(jù)幾個(gè)實(shí)施例的使用內(nèi)插器和卡盒的系統(tǒng)的方塊圖，內(nèi)插器和卡盒使得FPGA能夠連接到不同類型的存儲(chǔ)設(shè)備。圖6A示出了采用內(nèi)插器和單個(gè)卡盒的系統(tǒng)的方塊圖。在一個(gè)實(shí)施例中，系統(tǒng)測(cè)試具有不同數(shù)量的引腳并且需要不同的電氣資源的不同類型的DUT。在一個(gè)實(shí)施例中，系統(tǒng)包括FPGA 600、內(nèi)插器609和卡盒610，該FPGA具有帶有可配置的映射的測(cè)試器引腳607?？ê?10包括卡盒引腳612和接收DUT 616的DUT特定接口連接器614。在一個(gè)實(shí)施例中，內(nèi)插器609和卡盒610使得基于FPGA的測(cè)試器能夠根據(jù)合適的電氣引腳和接口協(xié)議而被重新配置。正因如此，從機(jī)械的角度來看，該系統(tǒng)容納具有帶有不同數(shù)量的引腳的不同特定接口連接器的不同的DUT。在一個(gè)實(shí)施例中，內(nèi)插器在FPGA與DUT之間提供了規(guī)定的一致的連接。如以上所指出，F(xiàn)PGA測(cè)試器包括可配置的測(cè)試器引腳。在一個(gè)實(shí)施例中，內(nèi)插器連接在測(cè)試器引腳與一個(gè)或多個(gè)卡盒的卡盒引腳之間。在一個(gè)實(shí)施例中，內(nèi)插器包括接收測(cè)試器引腳和卡盒引腳的凹陷的接收座。在一個(gè)實(shí)施例中，內(nèi)插器具有剛性平面，該剛性平面提供可靠的接觸、測(cè)試器電子設(shè)備與DUT環(huán)境的電氣和環(huán)境/熱隔離。在一個(gè)實(shí)施例中，環(huán)境隔離方面的意思是室的內(nèi)部溫度可以在不損壞室的外部的組件的情況下升高。在一個(gè)實(shí)施例中，卡盒連接在內(nèi)插器接口和卡盒接口之間。在一個(gè)實(shí)施例中，卡盒包括連接到DUT的DUT特定接口。在一個(gè)實(shí)施例中，卡盒是一次性的。在一個(gè)實(shí)施例中，可以存在不同的靈活的配置選擇。例如，圖6B示出了使用內(nèi)插器和兩個(gè)卡盒615的系統(tǒng)的方塊圖，每個(gè)卡盒可以接收中等引腳數(shù)的存儲(chǔ)設(shè)備。圖6C示出了使用內(nèi)插器和一個(gè)卡盒617的系統(tǒng)的方塊圖，該卡盒可以接收高引腳數(shù)的存儲(chǔ)設(shè)備。圖6D示出了使用內(nèi)插器和卡盒619的系統(tǒng)的方塊圖，每個(gè)卡盒可以接收低引腳數(shù)的存儲(chǔ)設(shè)備。圖6E示出了使用內(nèi)插器和三個(gè)卡盒的系統(tǒng)的方塊圖，每個(gè)卡盒621可以接收低引腳數(shù)的存儲(chǔ)設(shè)備并且卡盒623可以接收中等引腳數(shù)的存儲(chǔ)設(shè)備。圖6A-6E是示例組合，而其他組合也是可能的。在一個(gè)實(shí)施例中，卡盒具有通用的形狀，因?yàn)樗鼈兡軌蛉菁{具有不同形狀和尺寸的不同DUT。提供一致的形狀允許DUT在自動(dòng)化處理中由單個(gè)機(jī)器人機(jī)械爪來處理。內(nèi)插器上的連接到卡盒的區(qū)域可以被優(yōu)化成連接到固定的形狀，這與必須適配于每個(gè)單獨(dú)的DUT外形參數(shù)相對(duì)。在一個(gè)實(shí)施例中，卡盒充當(dāng)犧牲元件，以在至少一個(gè)被測(cè)設(shè)備使用了比可配置的測(cè)試器所使用的連接器失效得更快的連接器時(shí)保護(hù)可配置的測(cè)試器引腳。當(dāng)所述至少一個(gè)DUT使用低插入數(shù)連接器時(shí)，這是特別有益的。在一些實(shí)現(xiàn)方式中，被測(cè)試的DUT使用在其被連接數(shù)百萬次的測(cè)試環(huán)境中不打算使用的連接器。用于PC消耗應(yīng)用(例如，SSD)的典型的DUT連接器可以持續(xù)大約1000次插入。這意味著在1000次插入之后，連接器具有高破損風(fēng)險(xiǎn)。在使用PC的情況中，連接器絕不會(huì)達(dá)到1000次插入。在測(cè)試器環(huán)境中，一天內(nèi)測(cè)試多個(gè)SSD，并且每個(gè)被測(cè)試的SSD代表一次插入和移除。人們可以很快地看到如果測(cè)試器與DUT使用同一個(gè)連接器，該連接器將會(huì)很快失效。如果測(cè)試器的連接器破損，則用戶將需要更換連接器被連接到的整個(gè)板，而整個(gè)板是全部的測(cè)試器電子設(shè)備并且非常昂貴。因此，使用內(nèi)插器和卡盒的概念提供了廉價(jià)的犧牲連接器的有益效果以及有益的空間轉(zhuǎn)換。本文所述的實(shí)施例提供了幾個(gè)優(yōu)點(diǎn)。將連接器放置在一次性的低成本的卡盒中的一個(gè)優(yōu)點(diǎn)是低成本的卡盒隨時(shí)間推移而破損，而不是連接器隨時(shí)間推移而破損。例如，DUT特定連接器并不打算支持高容量測(cè)試器所需的上千次插入。連接器在數(shù)百次插入之后會(huì)破損。卡盒因此提供對(duì)于連接器破損的成本高效的解決方案。另一個(gè)優(yōu)點(diǎn)是卡盒提供了 DUT特定接口引腳與測(cè)試器引腳之間的空間轉(zhuǎn)換。另一個(gè)優(yōu)點(diǎn)是如果一個(gè)具體接口協(xié)議需要比另一個(gè)接口協(xié)議更多或更少的引腳，則測(cè)試器引腳可以被重新編程以使得更高引腳數(shù)的DUT以并行性為代價(jià)仍然能夠被測(cè)試。更低引腳數(shù)的DUT通常以更高的并行性被測(cè)試。
相關(guān)性和兼容性:本文描述的實(shí)施例還提供了相關(guān)聯(lián)和兼容性。使用來自經(jīng)驗(yàn)證的供應(yīng)商的經(jīng)證明的IP核確保了在進(jìn)行基于協(xié)議的測(cè)試時(shí)與現(xiàn)有的接口標(biāo)準(zhǔn)的相關(guān)性和兼容性。諸如協(xié)議分析器的工具可供使用，可以用于驗(yàn)證IP核是否滿足標(biāo)準(zhǔn)要求。本文所述的實(shí)施例還提供了(例如，通過上載測(cè)試器的不同版本等來優(yōu)化性能和成本的)完全的靈活性。從每個(gè)接口的專用資源來看，在可編程的芯片中對(duì)基于Linux的PC的多個(gè)接口之間共享。在一個(gè)實(shí)施例中，基于FPGA的測(cè)試器的SOPC方法可以包括CPU和存儲(chǔ)器，該CPU和存儲(chǔ)器允許在與FPGA —起使用的每個(gè)CPU上運(yùn)行整個(gè)Linux操作系統(tǒng)。這為測(cè)試應(yīng)用提供了另外一層兼容性和相關(guān)性。在一個(gè)實(shí)施例中，基于Linux的PC軟件、基準(zhǔn)測(cè)試程序和驅(qū)動(dòng)程序可以被移植到基于FPGA的測(cè)試器并且在其上運(yùn)行以提供類似于PC環(huán)境的最終使用環(huán)境。例如，基準(zhǔn)測(cè)試軟件IOmeter可以被移植到FPGA并且作為守護(hù)進(jìn)程(daemon)在FPGA測(cè)試器上運(yùn)行，從而允許所附接的DUT接收如同來自運(yùn)行IOmeter的基于PC的測(cè)試器的相同的基準(zhǔn)測(cè)試應(yīng)力。在一個(gè)實(shí)施例中，使用SOPC的基于FPGA的測(cè)試器具有充當(dāng)基于PC的測(cè)試器的優(yōu)點(diǎn)。例如，基于PC的測(cè)試器可以被配置成使用與實(shí)際用戶環(huán)境中DUT將會(huì)使用的相同的硬件、操作系統(tǒng)、驅(qū)動(dòng)程序和應(yīng)用軟件。例如，SSD是連接到位于具有CPU和存儲(chǔ)器(這是臺(tái)式PC系統(tǒng)的基本硬件組件)的母板上的HBA的存儲(chǔ)設(shè)備。為了將SSD用于臺(tái)式PC上的存儲(chǔ)應(yīng)用，可以安裝諸如Linux的操作系統(tǒng)，該操作系統(tǒng)將包括用于HBA和存儲(chǔ)設(shè)備的驅(qū)動(dòng)程序。在操作程序之上，最終用戶可以開發(fā)諸如文件系統(tǒng)瀏覽器或基準(zhǔn)測(cè)試程序的應(yīng)用程序，以便測(cè)試SSD的性能。使用這樣的應(yīng)用程序或基準(zhǔn)測(cè)試程序是測(cè)試DUT的好方法，因?yàn)檫@需要整個(gè)系統(tǒng)工作，而不僅僅是單獨(dú)的組件。這還是成本高效的方法，因?yàn)槭笵UT在最終用戶環(huán)境中使用所需的許多現(xiàn)有的軟件組件和工具可以被重復(fù)使用?？膳渲玫幕贔PGA的測(cè)試器是定制的測(cè)試系統(tǒng)，并且正因如此，通常需要定制的軟件代碼以控制定制的硬件。通過選擇合適的CPU架構(gòu)(例如,PowerPC、x86或ARM)與可配置的IC和諸如Linux的開源操作系統(tǒng)一起使用或嵌入其中，創(chuàng)造類似臺(tái)式PC系統(tǒng)的環(huán)境的復(fù)雜度被極大地減小為開發(fā)在可編程的IC上使用的軟件驅(qū)動(dòng)程序和片上系統(tǒng)架構(gòu)。圖7示出了根據(jù)一個(gè)實(shí)施例的使用可編程片上系統(tǒng)(SOPC) 702的基于FPGA的測(cè)試系統(tǒng)700的方塊圖。在一個(gè)實(shí)施例中，基于FPGA的測(cè)試系統(tǒng)700可以與基于PC的測(cè)試器710 —起工作。將基于FPGA的測(cè)試器中的SOPC設(shè)計(jì)用于ATE應(yīng)用通過利用現(xiàn)有的驅(qū)動(dòng)程序、操作系統(tǒng)、應(yīng)用工具和基準(zhǔn)測(cè)試程序而允許類似臺(tái)式PC的相關(guān)性。基于FPGA的測(cè)試器中的SOPC設(shè)計(jì)的其他優(yōu)點(diǎn)包括改進(jìn)的性能、更低的成本以及在單個(gè)可編程的IC解決方案中優(yōu)化的占用面積。
_2] 極大簡(jiǎn)化的產(chǎn)品組合支持:本文所述的實(shí)施例提供了對(duì)產(chǎn)品組合支持的更大簡(jiǎn)化。傳統(tǒng)上，制造商購(gòu)買專用測(cè)試器以支持特定接口標(biāo)準(zhǔn)。如果制造商構(gòu)建需要同一個(gè)標(biāo)準(zhǔn)的更多設(shè)備，就要購(gòu)買一種測(cè)試器的多個(gè)。制造商購(gòu)買具有不同接口標(biāo)準(zhǔn)的不同測(cè)試器以支持其產(chǎn)品組合中的其他不同的產(chǎn)品。例如，如果制造商一周構(gòu)建1000個(gè)SATA驅(qū)動(dòng)器和100個(gè)光纖通道驅(qū)動(dòng)器,貝Ij制造商將要購(gòu)買10x100個(gè)SATA驅(qū)動(dòng)測(cè)試器和I個(gè)光纖通道驅(qū)動(dòng)測(cè)試器。制造商購(gòu)買如此多的測(cè)試器是因?yàn)閷ATA測(cè)試器改變成光纖通道測(cè)試器非常耗時(shí)并且產(chǎn)生費(fèi)用。如果光纖通道的需求下降，則光纖通道測(cè)試器就會(huì)閑置。如果需求上升，則制造商將會(huì)需要購(gòu)買更多的測(cè)試器。由于基于軟件對(duì)基于FPGA的測(cè)試器進(jìn)行重新編程，本文所述的實(shí)施例對(duì)自動(dòng)測(cè)試設(shè)備(ATE)產(chǎn)生了重要的積極影響。例如，假定具有100個(gè)SATA HBA的基于PC的測(cè)試器，則需要幾個(gè)小時(shí)來拆卸測(cè)試器以能接觸到SATA HBA,拔出HBA，將其更換為光纖通道HBA，然后重新組裝測(cè)試器。利用基于FPGA的測(cè)試器，重新配置在軟件中進(jìn)行并且可以在幾分鐘之內(nèi)完成。利用基于FPGA的軟件可重新配置的測(cè)試器，將有可能增加現(xiàn)有的測(cè)試器的利用率來應(yīng)對(duì)產(chǎn)品組合的變化。例如，制造商具有基于FPGA的10個(gè)SATA測(cè)試器和I個(gè)光纖通道測(cè)試器。如果對(duì)光纖通道驅(qū)動(dòng)器的需求上升而對(duì)SATA測(cè)試器的需求下降，則制造商將不需要購(gòu)買新的測(cè)試器。他們將他們的一些SATA測(cè)試器重新配置成光纖通道測(cè)試器。這可以非常快速地并且以最少的努力來完成，因此減少了重新配置的成本和停機(jī)時(shí)間以及資本設(shè)備成本節(jié)約，因?yàn)樗麄儾恍枰?gòu)買新的測(cè)試器?？缮?jí)件:本文所述的實(shí)施例還提供了在無需修改或處理硬件的情況下在裝運(yùn)之后現(xiàn)場(chǎng)升級(jí)或更新測(cè)試器功能的能力。這種更新可以包括，例如，新的接口標(biāo)準(zhǔn)或版本的按使用付費(fèi)的更新。圖8A和8B示出了基于FPGA的測(cè)試器可以測(cè)試的各種類型的DUT。圖8A圖示了示出產(chǎn)品類別(例如，盤和PC卡)和相應(yīng)的外形參數(shù)、協(xié)議、性能等級(jí)、設(shè)備引腳/通路的數(shù)量以及DUT的數(shù)量的表格。圖SB示出了單個(gè)基于FPGA的測(cè)試器可以代替的各種類型的HBA。這種HBA例如可以包括(例如，并行高級(jí)技術(shù)附件(PATA) /零插拔力(ZIF)、串行ATA(SATA)、SAS、外圍組件互連高速(PCIe)和光纖通道(FC)等。換句話講，利用單個(gè)基于FPGA的測(cè)試器有可能實(shí)現(xiàn)不同的并行性。這是通過加載用于編程FPGA的不同的固件鏡像來實(shí)現(xiàn)的。每個(gè)協(xié)議標(biāo)準(zhǔn)可以具有不同的協(xié)議、引腳數(shù)量、速度性能、連接器等。成本:本文所述的實(shí)施例通過在單個(gè)芯片中實(shí)現(xiàn)多個(gè)測(cè)試器實(shí)現(xiàn)了更高的成本節(jié)約，因?yàn)榭删幊痰男酒耘cPC相同或更低的成本實(shí)現(xiàn)了功能。當(dāng)大批量采購(gòu)時(shí)，較貴的FPGA價(jià)格下降，使得測(cè)試器甚至更具有競(jìng)爭(zhēng)性。間接成本收益包括更快的交換接口時(shí)間以及每平方英尺更高的并行性，這在工廠占地面積有限或占地面積非常珍貴的情況下允許較高的利用率和生產(chǎn)量。提供更多測(cè)試器的優(yōu)點(diǎn)是更小的占用面積，這在占地面積有限或占地面積非常珍貴的情況下對(duì)于制造商是非常重要的。在一個(gè)實(shí)施例中，片上實(shí)現(xiàn)功能加速器塊確保了被優(yōu)化為匹配目標(biāo)接口的速度的專用的每個(gè)DUT資源。這種功能加速器塊允許獨(dú)立于在芯片測(cè)試器上實(shí)現(xiàn)的另一個(gè)的DUT的確定性激勵(lì)。在一個(gè)實(shí)施例中，功能加速器塊可以起到從主處理器卸載工作的作用。在一個(gè)實(shí)施例中，卸載工作可以通過加速器生成和接收模式來實(shí)現(xiàn)。在一個(gè)實(shí)施例中，卸載工作還可以通過加速器將多步測(cè)試功能中的多個(gè)步驟組合為單個(gè)步驟來實(shí)現(xiàn)。例如，在一個(gè)實(shí)施例中，加速器可以提供寫入模式、讀回所寫入的模式然后比較這兩個(gè)模式的比較功能。在一個(gè)實(shí)施例中，功能加速塊可以起到寫入比較功能的作用。在一個(gè)實(shí)施例中，功能加速塊可以起到邏輯比較單元的作用。這允許對(duì)于給定的存儲(chǔ)地址的寫入的數(shù)據(jù)和讀回的同一數(shù)據(jù)的比較。該硬件實(shí)現(xiàn)方式允許當(dāng)與需要在處理器中執(zhí)行這些軟件算法的基于軟件的比較算法進(jìn)行比較時(shí)非?？焖俚谋容^(微秒相對(duì)于毫秒)。利用基于軟件的比較算法，寫入數(shù)據(jù)需要被存儲(chǔ)在存儲(chǔ)器中，并且通過多個(gè)總線發(fā)送到DUT，然后通過多個(gè)總線讀回以進(jìn)行比較。由于通過多個(gè)總線傳送數(shù)據(jù)，這造成了很多開銷，并且需要快速的處理器以執(zhí)行比較代碼。在一個(gè)實(shí)施例中，功能加速塊起到協(xié)處理器的作用在于，它被用作補(bǔ)充主處理器(例如，CPU)的功能的處理器。在一個(gè)實(shí)施例中，功能加速塊所執(zhí)行的操作可以是浮點(diǎn)運(yùn)算、圖表算法、信號(hào)處理、字符串處理或加密。通過從主處理器卸載處理器密集型任務(wù)到功能加速塊，功能加速塊加速了整個(gè)系統(tǒng)的性能。在一個(gè)實(shí)施例中，功能加速塊可以用于單個(gè)DUT和并行DUT測(cè)試二者。圖9為根據(jù)一個(gè)實(shí)施例的用于測(cè)試數(shù)據(jù)存儲(chǔ)設(shè)備的示例方法的流程圖。在一個(gè)實(shí)施例中，數(shù)據(jù)存儲(chǔ)設(shè)備是SSD。該方法從塊902開始，其中可配置的IC提供測(cè)試模式。在一個(gè)實(shí)施例中，測(cè)試模式用于測(cè)試DUT。在一個(gè)實(shí)施例中，測(cè)試模式是使用可配置的IC來提供的，其中測(cè)試模式被用在自動(dòng)測(cè)試設(shè)備中以測(cè)試DUT。在一個(gè)實(shí)施例中，塊904中提供了與DUT的接口。在一個(gè)實(shí)施例中，該接口是使用可配置的接口核來提供的，該接口核可編程為為DUT提供一個(gè)或多個(gè)基于協(xié)議的接口的功能并且可編程為與所述至少一個(gè)DUT接口。在一個(gè)實(shí)施例中，在塊906中提供了與DUT的連接。在一個(gè)實(shí)施例中，該連接是使用可配置成將可配置的IC耦合到DUT的連接來提供的。在一個(gè)實(shí)施例中，可配置的IC的每個(gè)處理器(例如，圖4的CPU 430)生成測(cè)試模式。在一個(gè)實(shí)施例中，可配置的IC的每個(gè)功能加速塊(例如，圖4的功能加速塊412)生成測(cè)試模式。在一個(gè)實(shí)施例中，其中一個(gè)或多個(gè)處理器生成測(cè)試模式，一個(gè)或多個(gè)功能加速塊可以協(xié)助一個(gè)或多個(gè)處理器生成測(cè)試模式。例如，在一個(gè)實(shí)施例中，同一個(gè)可配置的IC中給定的功能加速塊可以協(xié)助同一個(gè)可配置的IC中的處理器生成測(cè)試模式。在一個(gè)實(shí)施例中，為了提供測(cè)試模式，可配置的IC可以執(zhí)行在處理器上或在處理器與接口之間的功能加速塊上運(yùn)行的程序。在一個(gè)實(shí)施例中，測(cè)試模式是基于協(xié)議的測(cè)試模式。在一個(gè)實(shí)施例中，給定的存儲(chǔ)接口協(xié)議可以是SATA、SAS、光纖通道、PCIe、USB、緊湊式閃存、SD、ONFI，并且連接的DUT是SATA、SAS、光纖通道、PCIe、USB、緊湊式閃存、SD、ONFI存儲(chǔ)設(shè)備。在一個(gè)實(shí)施例中，基于協(xié)議的通信可以是并行或串行協(xié)議，例如以太網(wǎng)、SATA、PATA, WiFi，并且連接的DUT是需要以太網(wǎng)、SATA、PATA, WiFi連接來與它們進(jìn)行通信的設(shè)備。該硬件實(shí)現(xiàn)的功能加速塊可以用于加速各種軟件測(cè)試功能。這種軟件測(cè)試功能可以包括，例如執(zhí)行來自可編程緩沖器的預(yù)定義模式、類似計(jì)數(shù)器的算法模式、棋盤模式、隨機(jī)生成的數(shù)據(jù)、在單個(gè)步驟中將寫入數(shù)據(jù)與讀回?cái)?shù)據(jù)進(jìn)行比較的比較單元、協(xié)議分析程序和通過允許訪問協(xié)議級(jí)通信的注入程序等。在塊804中，可配置的IC提供與DUT的接口。在塊806中，對(duì)至少一個(gè)DUT提供連接，其中該連接被直接耦合在可配置的IC與至少一個(gè)DUT之間。本文所述的實(shí)施例或其各部分可以是計(jì)算機(jī)實(shí)現(xiàn)的。計(jì)算機(jī)系統(tǒng)可以包括處理器(例如，處理器核、微處理器、計(jì)算設(shè)備等)、主存儲(chǔ)器和靜態(tài)存儲(chǔ)器，它們通過總線彼此通信。該機(jī)器可以進(jìn)一步包括顯示單元，該顯示單元可以包括觸屏、或液晶顯示器(LCD)或發(fā)光二極管(LED)顯示器或陰極射線管(CRT)。如圖所示，計(jì)算機(jī)系統(tǒng)還可以包括人體輸入/輸出(I/O)設(shè)備(例如，鍵盤、字母數(shù)字小鍵盤等)、點(diǎn)擊設(shè)備(例如，鼠標(biāo)、觸屏等)、驅(qū)動(dòng)單元(例如，盤驅(qū)動(dòng)單元、CD/DVD驅(qū)動(dòng)器、有形的計(jì)算機(jī)可讀可移除介質(zhì)驅(qū)動(dòng)器、SSD存儲(chǔ)設(shè)備等)、信號(hào)發(fā)生設(shè)備(例如，揚(yáng)聲器、音頻輸出等)和網(wǎng)絡(luò)接口設(shè)備(例如，以太網(wǎng)接口、有線網(wǎng)絡(luò)接口、無線網(wǎng)絡(luò)接口、傳播信號(hào)接口等)。驅(qū)動(dòng)單元可以包括其上存儲(chǔ)了實(shí)施以上所述方法中的任一個(gè)或全部方法的指令集(例如，軟件、固件、中間件等)的機(jī)器可讀介質(zhì)。該指令集還被示為完全或至少部分地駐留在主存儲(chǔ)器內(nèi)和/或處理器內(nèi)。該指令集可以進(jìn)一步通過網(wǎng)絡(luò)總線經(jīng)由網(wǎng)絡(luò)接口設(shè)備進(jìn)行發(fā)送或接收。應(yīng)當(dāng)理解本發(fā)明的實(shí)施例可以用作或支持在某種形式的處理核(例如計(jì)算機(jī)的CPU)上執(zhí)行或者以其他方式在機(jī)器或計(jì)算機(jī)可讀介質(zhì)上或其中實(shí)施或?qū)崿F(xiàn)的指令集。機(jī)器可讀介質(zhì)包括用于以機(jī)器(例如，計(jì)算機(jī))可讀的形式存儲(chǔ)或傳輸信息的任何機(jī)制。例如，機(jī)器可讀介質(zhì)包括只讀存儲(chǔ)器(ROM);隨機(jī)存取存儲(chǔ)器(RAM);磁盤存儲(chǔ)介質(zhì)；光存儲(chǔ)介質(zhì)；快閃存儲(chǔ)設(shè)備；電、光、聲或其他形式的傳播信號(hào)(例如，載波、紅外線信號(hào)、數(shù)字信號(hào)等)；或適合于存儲(chǔ)或傳輸信息的任何其他類型的介質(zhì)。不希望本發(fā)明局限于本文公開的確切的實(shí)施例。本領(lǐng)域的技術(shù)人員將會(huì)認(rèn)識(shí)到在不脫離本發(fā)明構(gòu)思的情況下可以進(jìn)行改變和修改。例如，可以使用除FPGA之外的可配置的集成電路。可以使用以成本等于或低于可配置的IC的方式實(shí)現(xiàn)本發(fā)明的靈活性和尺寸優(yōu)點(diǎn)的不可配置的集成電路?？梢钥紤]權(quán)利要求書來理解本發(fā)明的范圍。
權(quán)利要求
1.一種系統(tǒng)，包括 可配置的集成電路(1C)，該集成電路可編程為提供用在自動(dòng)測(cè)試設(shè)備中的測(cè)試模式，其中所述可配置的IC包括可配置的接口核，并且其中所述可配置的接口核可編程為對(duì)于至少一個(gè)被測(cè)設(shè)備(DUT)提供一個(gè)或多個(gè)基于協(xié)議的接口的功能并且可編程為與所述至少一個(gè)DUT接口 ；以及 連接，所述連接可配置成將所述可配置的IC耦合到所述至少一個(gè)DUT。
2.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述可配置的接口核被編程有用于測(cè)試具有不同的基于協(xié)議的通信接口的多個(gè)DUT的多個(gè)不同的協(xié)議。
3.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，同時(shí)實(shí)現(xiàn)兩個(gè)或更多個(gè)協(xié)議，使得能夠測(cè)試多個(gè)協(xié)議并且同時(shí)使得能夠測(cè)試具有多個(gè)協(xié)議的模塊。
4.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，一次實(shí)現(xiàn)一個(gè)協(xié)議，并且對(duì)所述接口核重編程使得能夠測(cè)試不同協(xié)議并且使得能夠優(yōu)化多個(gè)并行的DUT。
5.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述可配置的接口核是用戶可升級(jí)的以允許現(xiàn)場(chǎng)重編程。
6.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述可配置的接口核被預(yù)先驗(yàn)證完全符合至少一個(gè)標(biāo)準(zhǔn)化的基于協(xié)議的通信接口。
7.根據(jù)權(quán)利要求1所述的系統(tǒng)，其中，所述可配置的IC是使得能實(shí)現(xiàn)與基于PC的測(cè)試系統(tǒng)的相關(guān)性的可編程片上系統(tǒng)(SOPC)。
8.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括耦合到所述可配置的IC的內(nèi)插器。
9.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括以下各項(xiàng)中的一個(gè)或多個(gè) 內(nèi)插器，所述內(nèi)插器耦合到所述可配置的IC;以及 卡盒，所述卡盒耦合到所述內(nèi)插器并且耦合到所述至少一個(gè)DUT，其中所述卡盒提供所述可編程的IC的可配置的測(cè)試器引腳與DUT特定接口之間的空間轉(zhuǎn)換。
10.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括以下各項(xiàng)中的一個(gè)或多個(gè) 內(nèi)插器，所述內(nèi)插器耦合到所述可配置的IC;以及 卡盒，所述卡盒耦合到所述內(nèi)插器并且耦合到所述至少一個(gè)DUT，其中所述卡盒為了操縱的目的而具有接收不同DUT的通用形狀。
11.根據(jù)權(quán)利要求1所述的系統(tǒng)，還包括耦合在所述可編程的IC的可配置的測(cè)試器引腳與所述至少一個(gè)DUT之間的卡盒，其中所述卡盒是犧牲元件，以在所述至少一個(gè)DUT使用比所述可配置的測(cè)試器所使用的連接器失效得更快的連接器時(shí)保護(hù)可配置的測(cè)試器引腳。
12.—種可配置的集成電路(1C)，包括 可配置的接口核，其中所述可配置的接口核可編程為 為至少一個(gè)被測(cè)設(shè)備(DUT)提供一個(gè)或多個(gè)基于協(xié)議的接口的功能；并且 與所述至少一個(gè)DUT接口，并且其中所述可配置的IC提供用在自動(dòng)測(cè)試設(shè)備中的測(cè)試模式。
13.根據(jù)權(quán)利要求12所述的可配置的1C，其中，所述可配置的接口核被編程有用于測(cè)試具有不同的基于協(xié)議的通信接口的多個(gè)DUT的多個(gè)不同的協(xié)議。
14.根據(jù)權(quán)利要求12所述的可配置的1C，其中，同時(shí)實(shí)現(xiàn)兩個(gè)或更多個(gè)協(xié)議，使得能夠測(cè)試多個(gè)協(xié)議并且同時(shí)使得能夠測(cè)試具有多個(gè)協(xié)議的模塊。
15.根據(jù)權(quán)利要求12所述的可配置的1C，其中，一次實(shí)現(xiàn)一個(gè)協(xié)議，并且對(duì)所述接口核重編程使得能夠測(cè)試不同的協(xié)議并且使得能夠優(yōu)化多個(gè)并行的DUT。
16.根據(jù)權(quán)利要求12所述的可配置的1C，其中，所述可配置的接口核是用戶可升級(jí)的以允許現(xiàn)場(chǎng)重編程。
17.根據(jù)權(quán)利要求12所述的可配置的1C，其中，所述可配置的接口核被預(yù)先驗(yàn)證完全符合至少一個(gè)標(biāo)準(zhǔn)化的基于協(xié)議的通信接口。
18.根據(jù)權(quán)利要求12所述的可配置的1C，其中，所述可配置的IC是使得能實(shí)現(xiàn)與基于PC的測(cè)試系統(tǒng)的相關(guān)性的可編程片上系統(tǒng)(SOPC)。
19.根據(jù)權(quán)利要求12所述的可配置的1C，還包括耦合到所述可配置的IC的內(nèi)插器。
20.—種方法,包括 使用可配置的集成電路(IC)提供測(cè)試模式，其中所述測(cè)試模式用在自動(dòng)測(cè)試設(shè)備中以測(cè)試至少一個(gè)被測(cè)設(shè)備(DUT)； 提供可配置的接口核，所述接口核可編程為對(duì)于至少一個(gè)被測(cè)設(shè)備(DUT)提供一個(gè)或多個(gè)基于協(xié)議的接口的功能并且可編程為與所述至少一個(gè)DUT接口；以及 提供連接，所述連接可配置成將所述可配置的IC耦合到所述至少一個(gè)DUT。
全文摘要
一種用在自動(dòng)測(cè)試設(shè)備中的系統(tǒng)。在一個(gè)實(shí)施例中，該系統(tǒng)包括可配置的集成電路(IC)，該集成電路可編程為提供用在自動(dòng)測(cè)試設(shè)備中的測(cè)試模式。該可配置的IC包括可配置的接口核，該接口核可編程為對(duì)于被測(cè)設(shè)備(DUT)提供一個(gè)或多個(gè)基于協(xié)議的接口的功能并且可編程為與DUT接口。該系統(tǒng)還包括可配置成將可配置的IC耦合到DUT的連接。
文檔編號(hào)G06F13/14GK103038751SQ201180026574
公開日2013年4月10日 申請(qǐng)日期2011年5月18日 優(yōu)先權(quán)日2010年5月28日
發(fā)明者斯科特·費(fèi)勒爾, 亨德里克·簡(jiǎn)(埃里克)·沃克里克, 艾哈邁德·薩米·坦塔維 申請(qǐng)人:愛德萬測(cè)試公司