專利名稱：磁信號(hào)解碼電路和讀卡機(jī)具的制作方法
技術(shù)領(lǐng)域：
磁信號(hào)解碼電路和讀卡機(jī)具技術(shù)領(lǐng)域[0001 ] 本實(shí)用新型涉及一種磁信號(hào)解碼電路和讀卡機(jī)具。
技術(shù)背景[0002]目前，大量銀行系統(tǒng)ATM機(jī)使用磁條卡讀卡機(jī)具，但其磁信號(hào)解碼IC芯片存在弱磁和偏磁的磁條卡解碼性能較差的問(wèn)題，因此產(chǎn)品性能很難達(dá)到高端讀卡機(jī)具的要求。實(shí)用新型內(nèi)容[0003]本實(shí)用新型的主要目的就是針對(duì)現(xiàn)有技術(shù)的不足，提供一種磁信號(hào)解碼電路和采用該電路的讀卡機(jī)具，將磁記錄的方波信號(hào)用設(shè)計(jì)簡(jiǎn)單的硬件解碼出來(lái)，提高解碼識(shí)別的成功率和可靠性，并降低成本。[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型采用以下技術(shù)方案[0005]一種磁信號(hào)解碼電路，包括計(jì)數(shù)器、比較器和同步信號(hào)提取電路，所述同步信號(hào)提取電路的輸入端用于接收磁信號(hào)，所述同步信號(hào)提取電路用于根據(jù)磁信號(hào)的極性變化提取產(chǎn)生同步脈沖信號(hào)，所述同步信號(hào)提取電路的輸出端接所述計(jì)數(shù)器和所述比較器的控制端，所述計(jì)數(shù)器的時(shí)鐘端用于接收時(shí)鐘信號(hào)，所述計(jì)數(shù)器的輸出端接所述比較器的一個(gè)輸入端，所述比較器的另一個(gè)輸入端用于接收預(yù)設(shè)值信號(hào)，所述比較器的輸出端輸出解碼數(shù)據(jù)。[0006]優(yōu)選地，所述同步信號(hào)提取電路包括微分電路和正脈沖輸出電路，所述微分電路的輸入端用于接收磁信號(hào)，所述微分電路通過(guò)正脈沖輸出電路耦合到所述計(jì)數(shù)器和所述比較器。[0007]更優(yōu)選地，所述微分電路包括第一電容、第二電容、第一電阻和第二電阻，所述正脈沖輸出電路包括第一與非門和第二與非門，所述第一電容和所述第二電容的一端同接磁信號(hào)，所述第一電容的另一端接所述第二與非門的第一輸入端，并通過(guò)所述第二電阻接電源，所述第二電容的另一端接所述第一與非門的第一輸入端和第二輸入端，并通過(guò)第一電阻接地，所述第一與非門的輸出端接所述第二與非門的第二輸入端，所述第二與非門的輸出端接所述計(jì)數(shù)器和所述比較器的控制端。[0008]優(yōu)選地，還包括第三與非門，所述第二與非門的輸出端還接所述第三與非門的第一輸入端和第二輸入端，所述第三與非門的輸出端用于提供數(shù)據(jù)輸出的通知。[0009]優(yōu)選地，還包括第四與非門，所述比較器的輸出端接所述第四與非門的第一輸入端和第二輸入端，所述第四與非門的輸出端用于輸出經(jīng)解碼的二進(jìn)制數(shù)據(jù)碼流。[0010]一種讀卡機(jī)具，包括根據(jù)前述任一種磁信號(hào)解碼電路。[0011]本實(shí)用新型有益的技術(shù)效果是[0012]通過(guò)設(shè)置計(jì)數(shù)器、比較器和同步信號(hào)提取電路，可以將方波表征的磁信號(hào)變?yōu)槎M(jìn)制編碼的數(shù)據(jù)，其中，同步信號(hào)提取電路根據(jù)磁信號(hào)的極性變化提取產(chǎn)生同步脈沖信號(hào)， 方波信號(hào)的寬度具有表征磁數(shù)據(jù)參數(shù)的特性，用計(jì)數(shù)器基于同步脈沖信號(hào)測(cè)出方波寬度，與預(yù)設(shè)值比較大小以判別為數(shù)據(jù)“1”或“0”，從而產(chǎn)生二進(jìn)制數(shù)據(jù)碼流送至CPU或其他設(shè)備。通過(guò)此方案可以簡(jiǎn)潔有效將磁信號(hào)進(jìn)行解碼，提高解碼識(shí)別的成功率。該磁信號(hào)解碼電路可靠性好，解碼速度快，準(zhǔn)確率高，電路設(shè)計(jì)簡(jiǎn)單且成本低。[0013]在優(yōu)選的實(shí)施方式中，可以利用邏輯器件實(shí)現(xiàn)電路，也可以將提取出的同步信號(hào)與二進(jìn)制數(shù)據(jù)碼流一起作為同步數(shù)據(jù)流，提供給CPU或其他設(shè)備。


[0014]圖1為本實(shí)用新型磁信號(hào)解碼電路一個(gè)實(shí)施例的示意框圖；[0015]圖2為根據(jù)本實(shí)用新型磁信號(hào)解碼電路一個(gè)實(shí)施例進(jìn)行解碼的時(shí)序示意圖；[0016]圖3為本實(shí)用新型磁信號(hào)解碼電路一個(gè)優(yōu)選實(shí)施例的電路圖。
具體實(shí)施方式
[0017]以下通過(guò)實(shí)施例結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行進(jìn)一步的詳細(xì)說(shuō)明。[0018]請(qǐng)參閱圖1，在一種實(shí)施例中，磁信號(hào)解碼電路包括計(jì)數(shù)器1、比較器2和同步信號(hào)提取電路3。所述同步信號(hào)提取電路3的輸入端用于接收方波磁信號(hào)，所述同步信號(hào)提取電路3用于根據(jù)磁信號(hào)的極性變化提取產(chǎn)生同步脈沖信號(hào)，所述同步信號(hào)提取電路3的輸出端接所述計(jì)數(shù)器1和所述比較器2的控制端，所述計(jì)數(shù)器1的時(shí)鐘端用于接收時(shí)鐘信號(hào)，所述計(jì)數(shù)器1的輸出端接所述比較器2的一個(gè)輸入端，所述比較器2的另一個(gè)輸入端用于接收預(yù)設(shè)值信號(hào)，所述比較器2在輸出端輸出解碼數(shù)據(jù)流，即將磁記錄信號(hào)還原成了二級(jí)制碼流。[0019]根據(jù)一些實(shí)施例，同步信號(hào)提取電路3接比較器2的控制端，比較器2由同步脈沖信號(hào)的上升沿啟動(dòng)，將計(jì)數(shù)器1的當(dāng)前計(jì)數(shù)值與預(yù)設(shè)數(shù)值進(jìn)行比較并輸出比較結(jié)果。同步信號(hào)提取電路3還接計(jì)數(shù)器1的控制端即清除端Reset，計(jì)數(shù)器1的計(jì)數(shù)值在同步脈沖信號(hào)的下降沿被清除，同步脈沖信號(hào)結(jié)束后，重新開(kāi)始計(jì)數(shù)。比較器可依時(shí)鐘頻率改變?cè)O(shè)置。[0020]如圖2所示，磁信號(hào)的編解碼規(guī)則可以為用寬度為2T的電平代表“0”，連續(xù)兩個(gè)IT寬度的電平代表“1”，兩個(gè)電平之間有電平變化。同步信號(hào)提取電路把磁記錄的方波信號(hào)的極性變化，包括方波信號(hào)的上升沿和下降沿狀態(tài)信息提取出來(lái)以產(chǎn)生同步脈沖信號(hào) (同步脈沖信號(hào)實(shí)際上也具有上升沿和下降沿，圖2中是對(duì)同步脈沖信號(hào)作簡(jiǎn)化表示)。計(jì)數(shù)器針對(duì)磁信號(hào)寬度進(jìn)行計(jì)數(shù)，比較器在被同步脈沖觸發(fā)時(shí)將計(jì)數(shù)結(jié)果與預(yù)設(shè)值比較。預(yù)設(shè)值可選取為1. 5T，不管電平為高或低，寬度大于預(yù)設(shè)值即信號(hào)為數(shù)據(jù)“0”，寬度小于預(yù)設(shè)值為數(shù)據(jù)“ 1，，的一半，兩個(gè)連續(xù)的半“ 1，，組成為完整的數(shù)據(jù)“ 1 ”，這樣解碼出二進(jìn)制的數(shù)據(jù)碼流。二進(jìn)制數(shù)據(jù)碼流可與提取出的同步信號(hào)一起組成同步數(shù)據(jù)流。[0021]在一些實(shí)施例中，所述同步信號(hào)提取電路包括微分電路和正脈沖輸出電路，所述微分電路的輸入端用于接收磁信號(hào)，所述微分電路通過(guò)正脈沖輸出電路耦合到所述計(jì)數(shù)器和所述比較器。[0022]在一些實(shí)施例中，將方波表征的磁信號(hào)變?yōu)槎M(jìn)制數(shù)據(jù)，可用通用邏輯器件來(lái)實(shí)現(xiàn)。[0023]參見(jiàn)圖3，在一個(gè)優(yōu)選的實(shí)施例中，所述微分電路包括第一電容Cl、第二電容C2、 第一電阻Rl和第二電阻R2，所述正脈沖輸出電路包括第一與非門UllA和第二與非門U11D，所述第一電容Cl和所述第二電容C2的一端同接磁信號(hào)，所述第一電容Cl的另一端接所述第二與非門UllD的第一輸入端，并通過(guò)所述第二電阻R2接電源Vcc，所述第二電容 C2的另一端接所述第一與非門UllA的第一輸入端和第二輸入端，并通過(guò)第一電阻Rl接地，所述第一與非門UllA的輸出端接所述第二與非門UllD的第二輸入端，所述第二與非門 UllD的輸出端接所述計(jì)數(shù)器U7和所述比較器Ul的控制端。計(jì)數(shù)器U7輸入時(shí)鐘信號(hào)CLK， 計(jì)數(shù)器U7可采用7位計(jì)數(shù)器。[0024]優(yōu)選地，磁信號(hào)解碼電路還可以包括第三與非門Ul 1C，所述第二與非門UllD的輸出端還接所述第三與非門UllC的第一輸入端和第二輸入端，所述第三與非門UllC的輸出端可提供數(shù)據(jù)輸出的通知。通過(guò)同時(shí)提取磁信號(hào)中的同步信號(hào)，可以與解碼的二進(jìn)制碼流一起作為同步數(shù)據(jù)流提供給CPU (未圖示)或其他設(shè)備。[0025]磁信號(hào)解碼電路還可以包括第四與非門U11B，比較器Ul的輸出端接所述第四與非門UllB的第一輸入端和第二輸入端，所述第四與非門UllB的輸出端用于輸出經(jīng)解碼的二進(jìn)制數(shù)據(jù)碼流。[0026]如圖3所示，第一與非門U11A、第二與非門UllD和外圍器件組成同步信號(hào)提取電路。當(dāng)方波磁信號(hào)發(fā)生變化時(shí)，由第一電容Cl、第二電容C2、第一電阻Rl和第二電阻R2等組成的微分電路將信號(hào)跳變變?yōu)榧饷}沖，再由第一與非門UllA和第二與非門UllD整形為正脈沖輸出，作為同步觸發(fā)信號(hào)。同步信號(hào)傳送到比較器U1，比較結(jié)果從比較器Ul的1腳輸出并保持；同時(shí)同步信號(hào)下降沿清除計(jì)數(shù)器U7的值，同步信號(hào)結(jié)束后，重新開(kāi)始計(jì)數(shù)，測(cè)量到下一個(gè)脈沖的寬度。[0027]第三與非門UllC和第四與非門UllB起反相和驅(qū)動(dòng)作用。其中第三與非門UllC 的輸出可用于觸發(fā)通知外部設(shè)備，表明有新的數(shù)據(jù)輸出。[0028]在其他實(shí)施例中，也可以用CPLD (復(fù)雜可編程邏輯器件)等可編程器件來(lái)實(shí)現(xiàn)計(jì)數(shù)器1、比較器2和同步信號(hào)提取電路3。[0029]以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本實(shí)用新型所作的進(jìn)一步詳細(xì)說(shuō)明，不能認(rèn)定本實(shí)用新型的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本實(shí)用新型所屬技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本實(shí)用新型的保護(hù)范圍。權(quán)利要求1.一種磁信號(hào)解碼電路，其特征在于，包括計(jì)數(shù)器、比較器和同步信號(hào)提取電路，所述同步信號(hào)提取電路的輸入端用于接收方波磁信號(hào)，所述同步信號(hào)提取電路用于根據(jù)磁信號(hào)的極性變化提取產(chǎn)生同步脈沖信號(hào)，所述同步信號(hào)提取電路的輸出端接所述計(jì)數(shù)器和所述比較器的控制端，所述計(jì)數(shù)器的時(shí)鐘端用于接收時(shí)鐘信號(hào)，所述計(jì)數(shù)器的輸出端接所述比較器的一個(gè)輸入端，所述比較器的另一輸入端用于接收預(yù)設(shè)值信號(hào)，所述比較器的輸出端輸出解碼數(shù)據(jù)。
2.如權(quán)利要求1所述的磁信號(hào)解碼電路，其特征在于，所述同步信號(hào)提取電路包括微分電路和正脈沖輸出電路，所述微分電路的輸入端用于接收磁信號(hào)，所述微分電路通過(guò)所述正脈沖輸出電路耦合到所述計(jì)數(shù)器和所述比較器。
3.如權(quán)利要求2所述的磁信號(hào)解碼電路，其特征在于，所述微分電路包括第一電容、第二電容、第一電阻和第二電阻，所述正脈沖輸出電路包括第一與非門和第二與非門，所述第一電容和所述第二電容的一端同接磁信號(hào)，所述第一電容的另一端接所述第二與非門的第一輸入端，并通過(guò)所述第二電阻接電源，所述第二電容的另一端接所述第一與非門的第一輸入端和第二輸入端，并通過(guò)第一電阻接地，所述第一與非門的輸出端接所述第二與非門的第二輸入端，所述第二與非門的輸出端接所述計(jì)數(shù)器和所述比較器的控制端。
4.如權(quán)利要求3所述的磁信號(hào)解碼電路，其特征在于，還包括第三與非門，所述第二與非門的輸出端還接所述第三與非門的第一輸入端和第二輸入端，所述第三與非門的輸出端用于提供數(shù)據(jù)輸出的通知。
5.如權(quán)利要求3或4所述的磁信號(hào)解碼電路，其特征在于，還包括第四與非門，所述比較器的輸出端接所述第四與非門的第一輸入端和第二輸入端，所述第四與非門的輸出端用于輸出經(jīng)解碼的二進(jìn)制數(shù)據(jù)碼流。
6.一種讀卡機(jī)具，其特征在于，包括根據(jù)權(quán)利要求1-5任一項(xiàng)所述的磁信號(hào)解碼電路。
專利摘要本實(shí)用新型公開(kāi)了一種磁信號(hào)解碼電路和讀卡機(jī)具，磁信號(hào)解碼電路包括計(jì)數(shù)器、比較器和同步信號(hào)提取電路，所述同步信號(hào)提取電路的輸入端用于接收方波磁信號(hào)，所述同步信號(hào)提取電路用于根據(jù)磁信號(hào)的極性變化提取產(chǎn)生同步脈沖信號(hào)，所述同步信號(hào)提取電路的輸出端接所述計(jì)數(shù)器和所述比較器的控制端，所述計(jì)數(shù)器的時(shí)鐘端用于接收時(shí)鐘信號(hào)，所述計(jì)數(shù)器的輸出端接所述比較器的一個(gè)輸入端，所述比較器的另一個(gè)輸入端用于接收預(yù)設(shè)值信號(hào)，所述比較器的輸出端輸出解碼數(shù)據(jù)。在此還公開(kāi)一種采用該解碼電路的讀卡機(jī)具。該磁信號(hào)解碼電路解碼識(shí)別率高，可靠性好，電路設(shè)計(jì)簡(jiǎn)單且成本低。
文檔編號(hào)G06K7/00GK202331486SQ20112049567
公開(kāi)日2012年7月11日 申請(qǐng)日期2011年12月2日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者張杰明, 李純剛 申請(qǐng)人:深圳市銘特科技有限公司