專利名稱：基于serdes的視頻處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種視頻處理系統(tǒng)，特別涉及一種基于SERDES的視頻處理系統(tǒng)。
背景技術(shù)：
隨著大屏幕拼接墻系統(tǒng)在各個(gè)領(lǐng)域的應(yīng)用越來越廣泛，為了適應(yīng)用戶的多元化需求，需要對(duì)視頻數(shù)據(jù)進(jìn)行處理的處理類型也越來越多，視頻數(shù)據(jù)在系統(tǒng)各模塊之間的交換也日益緊密，從而對(duì)視頻處理系統(tǒng)提出了新的挑戰(zhàn)。傳統(tǒng)的大屏幕拼接墻的數(shù)據(jù)處理方案，是總線型處理方式，具體為通過信號(hào)采集卡采集Video信號(hào)、RGB信號(hào)等輸入圖像數(shù)據(jù)后，經(jīng)由PCI、PCIX等總線方式將該圖像直接傳輸?shù)斤@示卡輸出顯示或者傳輸?shù)较到y(tǒng)的CPU后再傳輸至顯示卡輸出顯示。這種傳統(tǒng)型方案，由于是通過系統(tǒng)傳輸?shù)斤@示卡進(jìn)行輸出顯示，每個(gè)接入設(shè)備接入時(shí)都需要為其分配內(nèi)存空間，由于每個(gè)接入設(shè)備都需要占用內(nèi)存空間，受到地址空間的限制，因而接入的外部端點(diǎn)設(shè)備，例如顯卡、采集卡的個(gè)數(shù)有限，不能實(shí)現(xiàn)無限擴(kuò)展，此外，由于PCI、PCIX是比較早的總線技術(shù)，因而當(dāng)輸入信號(hào)或者輸出通道數(shù)量增多時(shí)，會(huì)出現(xiàn)總線帶寬不足的情況，從而導(dǎo)致圖像無法流暢地進(jìn)行顯示，隨著目前需要處理的信號(hào)數(shù)量的增加，這種缺陷也越來越嚴(yán)重。

發(fā)明內(nèi)容
針對(duì)上述現(xiàn)有技術(shù)中存在的問題，本發(fā)明的目的在于提供一種基于SERDES的視頻處理系統(tǒng)，其可以不受系統(tǒng)地址空間的限制，為海量的視頻數(shù)據(jù)交換提供保障，使得圖像的顯示更為流暢。為達(dá)到上述目的，本發(fā)明采用以下技術(shù)方案一種基于SERDES的視頻處理系統(tǒng)，包括中央處理器、高速通道轉(zhuǎn)換擴(kuò)展單元、視頻數(shù)據(jù)采集單元、視頻輸出單元，高速通道轉(zhuǎn)換擴(kuò)展單元通過SERDES通道與中央處理器、 視頻數(shù)據(jù)采集單元、視頻輸出單元連接，高速通道轉(zhuǎn)換擴(kuò)展單元根據(jù)中央處理器的控制信號(hào)將相應(yīng)的視頻數(shù)據(jù)采集單元采集的視頻信號(hào)通過對(duì)應(yīng)的視頻輸出單元進(jìn)行輸出。根據(jù)上述本發(fā)明的方案，其通過采用高速通道轉(zhuǎn)換擴(kuò)展單元，使得中央處理器通過SERDES通道與該高速通道轉(zhuǎn)換擴(kuò)展單元連接，該高速通道轉(zhuǎn)換擴(kuò)展單元同時(shí)通過 SERDES通道與視頻數(shù)據(jù)采集單元、視頻輸出單元連接，采用這種方式，視頻數(shù)據(jù)采集單元采集的數(shù)據(jù)可經(jīng)由高速通道轉(zhuǎn)換單元通過視頻輸出單元輸出給指定的地址，無需發(fā)送至中央處理器，因而也無需為視頻采集單元分配內(nèi)存空間，不會(huì)受到系統(tǒng)地址空間的限制，通過高速通道轉(zhuǎn)換擴(kuò)展單元實(shí)現(xiàn)擴(kuò)展與級(jí)聯(lián)，且SERDES的通道速率很高(截止2008年單路 SERDES通道速率已經(jīng)高達(dá)20(ibpS)，因而可以為海量的視頻數(shù)據(jù)交換提供保障，使得圖像的顯示更為流暢。


圖1是本發(fā)明的基于SERDES的視頻處理系統(tǒng)實(shí)施例的架構(gòu)示意圖；圖2是圖1中的高速通道轉(zhuǎn)換擴(kuò)展單元實(shí)施例的功能框架示意圖；圖3是圖2中的數(shù)據(jù)通道控制中樞實(shí)施例的功能框架示意圖；圖4是FPGA中數(shù)據(jù)通道動(dòng)態(tài)配置的流程示意圖；圖5是級(jí)聯(lián)單元實(shí)施例的架構(gòu)示意圖。
具體實(shí)施例方式以下以其中的較佳實(shí)施例對(duì)本發(fā)明方案進(jìn)行詳細(xì)闡述。參見圖1所示，是本發(fā)明的基于SERDES的視頻處理系統(tǒng)實(shí)施例的架構(gòu)示意圖，其包括有中央處理器、高速通道轉(zhuǎn)換擴(kuò)展單元、視頻數(shù)據(jù)采集單元、視頻輸出單元，圖1所示中，以視頻數(shù)據(jù)采集單元包括Video采集單元、RGB采集單元、SDI采集單元、HDMI采集單元為例進(jìn)行說明，根據(jù)實(shí)際需要，視頻采集單元也可以是Video采集單元、RGB采集單元、SDI 采集單元、HDMI采集單元中的任意一種或者任意組合，也可以是包含其他類型的對(duì)視頻數(shù)據(jù)進(jìn)行采集的單元。其中，高速通道轉(zhuǎn)換擴(kuò)展單元通過SERDES(并串行與串并行轉(zhuǎn)換器) 通道與中央處理器、視頻數(shù)據(jù)采集單元、視頻輸出單元連接，高速通道轉(zhuǎn)換擴(kuò)展單元根據(jù)中央處理器的控制信號(hào)將相應(yīng)的視頻數(shù)據(jù)采集單元采集的視頻信號(hào)通過對(duì)應(yīng)的視頻輸出單元進(jìn)行輸出。SERDES為并串行與串并行轉(zhuǎn)換器，一路SERDES在物理通道上包含了 2對(duì)高速差分對(duì)，截止2008年，SERDES的通道速率已經(jīng)高達(dá)20(ibpS，因而可以為視頻數(shù)據(jù)的傳輸提供高速的數(shù)據(jù)通道。由于基于SERDES通道的協(xié)議有多種，根據(jù)實(shí)際需要，中央處理器也可以是采用各種相應(yīng)的通信協(xié)議與高速通道轉(zhuǎn)換擴(kuò)展單元進(jìn)行通信，例如PCI-E、ROCKET IO 等等，在本發(fā)明實(shí)施例的說明中，是以PCI-E為例進(jìn)行說明。其中，圖1所示中，中央處理器為本發(fā)明視頻處理系統(tǒng)的核心部分，功能如同人的大腦，承擔(dān)了系統(tǒng)的控制功能，視頻信號(hào)采集單元、視頻輸出單元的驅(qū)動(dòng)層可在中央處理器中完成，中央處理器通過驅(qū)動(dòng)層和應(yīng)用層軟件，向高速通道轉(zhuǎn)換擴(kuò)展單元發(fā)送控制信號(hào)，完成對(duì)高速視頻信號(hào)的調(diào)度和處理控制功能，應(yīng)用層軟件搭建在中央處理器之上，為客戶應(yīng)用提供圖形化操作界面。驅(qū)動(dòng)層、應(yīng)用層軟件的實(shí)現(xiàn)方式可以是采用現(xiàn)有技術(shù)中相同的方式，在此不予贅述。中央處理器可控制視頻信號(hào)的輸入輸出以及所做的各種處理，中央處理器可通過 PCI-E通道與高速通道轉(zhuǎn)換擴(kuò)展單元進(jìn)行通信，同時(shí)把各控制命令經(jīng)由高速通道轉(zhuǎn)換擴(kuò)展單元下發(fā)到各單元。對(duì)于視頻信號(hào)采集單元而言，可以是控制其視頻數(shù)據(jù)的采集、數(shù)據(jù)格式的轉(zhuǎn)換、視頻數(shù)據(jù)的輸出方向等等，同時(shí)可控制視頻輸出單元對(duì)視頻數(shù)據(jù)的處理，包括視頻數(shù)據(jù)的縮放、跨屏、去隔行處理等等。此外，中央處理器還為視頻處理系統(tǒng)提供需要的桌面控制信號(hào)，中央處理器的具體的控制方式可以與現(xiàn)有技術(shù)中的相同，在此不予贅述。以RGB采集單元為例，在進(jìn)行具體的控制輸出時(shí)，中央處理器下發(fā)對(duì)RGB采集單元的控制信號(hào)，該控制信號(hào)包含指示RGB采集單元進(jìn)行采集工作、所采集的數(shù)據(jù)經(jīng)由哪個(gè)視頻輸出單元進(jìn)行輸出的信息，RGB采集單元根據(jù)該控制信號(hào)進(jìn)行RGB數(shù)據(jù)的采集，高速通道轉(zhuǎn)換擴(kuò)展單元根據(jù)該控制信號(hào)建立RGB采集單元與對(duì)應(yīng)的視頻輸出單元之間的連接，RGB 采集單元采集的RGB數(shù)據(jù)通過該指定的視頻輸出單元進(jìn)行輸出。
視頻信號(hào)采集單元采集的視頻信號(hào)，先在采集卡(視頻信號(hào)采集單元)上做視頻信號(hào)的解碼，處理完畢后統(tǒng)一成設(shè)定的視頻格式，再發(fā)送給相應(yīng)的視頻輸出單元進(jìn)行處理。 各視頻輸出單元完成對(duì)各不同類型的視頻信號(hào)的統(tǒng)一處理和在終端的顯示輸出，這里的處理可以包括圖像的縮放、幀率大小的調(diào)整等等，進(jìn)行顯示輸出時(shí)的輸出圖像格式為統(tǒng)一的格式，例如RGB格式。上述視頻信號(hào)采集單元中的任意一個(gè)單元，例如RGB采集單元、Video采集單元、 SDI采集單元、HDMI采集單元等，分別可以包含有至少一個(gè)視頻解碼芯片和一片至少帶4個(gè)高速SERDES通道的FPGA芯片，其中，視頻解碼芯片用于對(duì)視頻數(shù)據(jù)的解碼，F(xiàn)PGA芯片用于視頻數(shù)據(jù)的格式轉(zhuǎn)換、幀緩存、SERDES信號(hào)編碼和發(fā)送等等。圖1中所示的視頻數(shù)據(jù)包括了 Video信號(hào)、RGB信號(hào)、HDMI信號(hào)和SDI信號(hào)等等。如圖1所示，由于采用了 SERDES通道的視頻數(shù)據(jù)交換架構(gòu)，各視頻采集單元 (Video采集單元、RGB采集單元、HDMI采集單元、SDI采集單元)均可以分別看作是一個(gè)單獨(dú)的視頻采樣單元，通過SERDES通道和本發(fā)明的視頻處理系統(tǒng)進(jìn)行通信，因此，視頻信號(hào)的采樣可以非常多樣化，只要系統(tǒng)的SERDES通道的數(shù)目足夠多，就可以接入各種格式的視頻采樣數(shù)據(jù)的采集單元?；谶@種系統(tǒng)架構(gòu)，如果需要采集新的視頻信號(hào)，只需要開發(fā)新的視頻采集卡、接入到系統(tǒng)中即可，無需重新開發(fā)整個(gè)系統(tǒng)，最大限度地縮短了開發(fā)時(shí)間。其中，上述本發(fā)明方案，還可以包括有與中央處理器連接的IP視頻采集單元。IP 視頻采集單元采集的視頻信號(hào)，由中央處理器對(duì)其進(jìn)行解碼后，通過SERDES通道送入視頻輸出單元進(jìn)行輸出。高速通道轉(zhuǎn)換擴(kuò)展單元的主要功能是對(duì)中央處理器的PCI-E通道進(jìn)行擴(kuò)展和轉(zhuǎn)換，由于中央處理器擴(kuò)展出的PCI-E通道數(shù)目有限，若系統(tǒng)需要連接的采集卡和視頻輸出卡的數(shù)目較多的時(shí)候，將會(huì)出現(xiàn)PCI-E通道不夠的情況，由于PCI-E的物理通道為高速 SERDES,但是基于SERDES的高速通道不僅僅只有PCI-E，還包括有其他類型的接口，因而可以通過高速通道轉(zhuǎn)換擴(kuò)展單元來完成SEEDES的擴(kuò)展與轉(zhuǎn)換功能。參見圖2所示，是高速通道轉(zhuǎn)換擴(kuò)展單元實(shí)施例的功能框架示意圖，其包含有數(shù)據(jù)通道控制中樞、以及與該數(shù)據(jù)通道控制中樞連接的設(shè)定數(shù)目路數(shù)的SERDES通道，數(shù)據(jù)通道控制中樞通過SERDES通道接收中央處理器的控制信號(hào)。其中，SERDES通道的數(shù)目，依據(jù)實(shí)際需要接入卡的數(shù)目的需要可以有不同的設(shè)定，以包含96路SERDES通道為例，按照單路SERDES通道20(ibpS速率的理想情況下來計(jì)算，則可以支持高達(dá)1920(ibpS的數(shù)據(jù)交換速度，可以實(shí)現(xiàn)視頻數(shù)據(jù)的高速傳輸，為視頻數(shù)據(jù)建立了高帶寬的交換通道，實(shí)現(xiàn)數(shù)據(jù)交換的無延遲、可動(dòng)態(tài)配置性。以上述包含96路SERDES通道為例，這96路高速SERDES通道可分為21組，其中的16路SERDES通道為一組，直接與中央處理器相連接，用于傳輸來自中央處理器的各種控制信息和IP視頻數(shù)據(jù)，數(shù)據(jù)通道控制中樞經(jīng)由這些SERDES通道接收來自中央處理器的控制命令并執(zhí)行該控制命令，選擇需要進(jìn)行輸出的視頻輸出單元，或者是需要通過級(jí)聯(lián)單元和另外一個(gè)視頻處理系統(tǒng)進(jìn)行級(jí)聯(lián)來進(jìn)行視頻數(shù)據(jù)的交換。其余的80路SERDES通道可分為20組，平均每組包含4路SERDES通道，每組分別與Video采集單元、RGB采集單元、HDI 采集單元、級(jí)聯(lián)單元、視頻輸出單元等連接?；诟咚賁ERDES通道的協(xié)議有多種，目前常用的包括有PCI_E、R0CKETI0等等，基于此，本發(fā)明方案的各單元的實(shí)現(xiàn)方式也可以有多種。參見圖3所示，是數(shù)據(jù)通道控制中樞實(shí)施例的功能框架示意圖，其包括有數(shù)據(jù)交換控制單元，與數(shù)據(jù)交換控制單元連接的配置控制單元、至少一個(gè)解串單元、至少一個(gè)并串轉(zhuǎn)換單元，分別與各解串單元連接的SERDES接收單元，分別與各并串轉(zhuǎn)換單元連接的 SERDES發(fā)送單元，SERDES接收單元接收高速視頻數(shù)據(jù)，通過解串單元進(jìn)行串并轉(zhuǎn)換后輸出到數(shù)據(jù)交換控制單元，數(shù)據(jù)交換控制單元根據(jù)配置控制單元的控制信號(hào)選擇對(duì)應(yīng)的并串轉(zhuǎn)換單元將該串并轉(zhuǎn)換后的數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)后，通過對(duì)應(yīng)的SERDES發(fā)送單元發(fā)送出去。數(shù)據(jù)通道控制中樞可以采用一片或者多片帶有高速SERDES通道的FPGA通過編寫邏輯代碼來實(shí)現(xiàn)，所采用的FPGA芯片的多少取決于系統(tǒng)所需要的SERDES通道的數(shù)目、以及所選用的FPGA芯片所包含的SERDES通道的數(shù)目。工作時(shí)，SERDES接收模塊接收來自視頻數(shù)據(jù)采集單元的高速視頻數(shù)據(jù)，該高速視頻數(shù)據(jù)通過解串模塊進(jìn)行串并轉(zhuǎn)換，串并轉(zhuǎn)換后的并行視頻數(shù)據(jù)送給數(shù)據(jù)交換控制單元，數(shù)據(jù)交換控制單元內(nèi)部帶有多個(gè)數(shù)據(jù)方向選擇器，可以接收來自配置控制單元的數(shù)據(jù)方向選擇控制，將解串模塊輸送過來的并行視頻數(shù)據(jù)按照系統(tǒng)指導(dǎo)的方向送入對(duì)應(yīng)的并串轉(zhuǎn)換單元，經(jīng)并串轉(zhuǎn)換單元轉(zhuǎn)換為串行數(shù)據(jù)后，通過SERDES發(fā)送單元發(fā)送出去。相應(yīng)地，在連接有IP視頻采集單元來采集視頻數(shù)據(jù)的情況下，上述數(shù)據(jù)通道控制中樞還包括與數(shù)據(jù)交換控制單元、配置控制單元連接的PCI-E單元，通過IP視頻采集單元采集的視頻數(shù)據(jù)，通過PCI-E單元從中央處理器送入數(shù)據(jù)交換控制單元，數(shù)據(jù)交換控制單元接收來自配置控制單元的控制，將該視頻數(shù)據(jù)送入對(duì)應(yīng)的串并轉(zhuǎn)換單元，經(jīng)串并轉(zhuǎn)換單元轉(zhuǎn)換為串行數(shù)據(jù)后，通過SERDES發(fā)送單元發(fā)送出去。此外，上述本發(fā)明方案，還可以包括有級(jí)聯(lián)單元，級(jí)聯(lián)單元通過SERDES通道與高速通道轉(zhuǎn)換擴(kuò)展單元連接?？赏ㄟ^級(jí)聯(lián)單元將視頻信號(hào)擴(kuò)展輸出到另外一個(gè)視頻處理系統(tǒng)中去，同時(shí)可通過級(jí)聯(lián)單元對(duì)另外一個(gè)視頻輸出系統(tǒng)進(jìn)行控制，以應(yīng)對(duì)需要更多視頻輸出的場(chǎng)合，例如100多個(gè)屏左右的輸出等等。此時(shí)，本發(fā)明的中央處理器還完成對(duì)高速SERDES 擴(kuò)展通道的配置以及擴(kuò)展功能的控制。在采用級(jí)聯(lián)單元進(jìn)行級(jí)聯(lián)時(shí)，通過中央處理器的控制，可以調(diào)整通向級(jí)聯(lián)單元的數(shù)據(jù)以及對(duì)該數(shù)據(jù)的處理措施等等。級(jí)聯(lián)單元的主要功能是將兩個(gè)視頻處理系統(tǒng)連接起來，實(shí)現(xiàn)兩者之間的通信，實(shí)現(xiàn)視頻處理系統(tǒng)之間的級(jí)聯(lián)。級(jí)聯(lián)單元通過SERDES與本發(fā)明的視頻處理系統(tǒng)的高速通道轉(zhuǎn)換擴(kuò)展單元連接。其主要接收來自另外一個(gè)視頻處理系統(tǒng)的內(nèi)部數(shù)據(jù)和將本視頻處理系統(tǒng)的內(nèi)部數(shù)據(jù)發(fā)送出去，數(shù)據(jù)以高速SERDES信號(hào)格式進(jìn)行傳輸，帶寬可以為4個(gè)SERDES。該級(jí)聯(lián)單元可以看作為是SERDER傳輸信號(hào)的擴(kuò)展卡，主要是擴(kuò)展SERDES高速通道，同時(shí)對(duì)高速串行信號(hào)進(jìn)行信號(hào)傳輸質(zhì)量的調(diào)整，兩個(gè)級(jí)聯(lián)單元之間可以通過專用的SERDES信號(hào)線纜進(jìn)行連接。圖5中示出了一個(gè)具體示例中的級(jí)聯(lián)單元的框架示意圖，其包括有線纜接口、 均衡芯片、電源單元、同步時(shí)鐘輸入輸出，均衡芯片可以調(diào)整發(fā)送端信號(hào)的預(yù)加重或者去加重，也可以調(diào)整接收端的均衡。上述本發(fā)明方案中的高速通道轉(zhuǎn)換擴(kuò)展單元、Video采集單元、RGB采集單元、SDI 采集單元、HDMI采集單元、視頻輸出單元、級(jí)聯(lián)單元等可以采用FPGA實(shí)現(xiàn)。在采用FPGA來實(shí)現(xiàn)時(shí)，每片F(xiàn)PGA中均有多個(gè)高速的SERDES通道，在邏輯上，可以設(shè)定將每片F(xiàn)PGA的4個(gè) SERDES通道綁定在一起，且可以采用8B/10B編碼條件下提供IOGbps 40Gbps的雙向速率，每片F(xiàn)PGA的邏輯內(nèi)部還可以提供8x2位的控制接口，以指示當(dāng)前正在發(fā)送或接收到的是控制字還是數(shù)據(jù)。此外，還可以由時(shí)鐘buffer提高邏輯芯片要求的參考差分時(shí)鐘，每個(gè) SERDES通道的SERDES發(fā)送端可采用設(shè)定幅度的預(yù)加重，例如20%，以減小信號(hào)高頻分量因介質(zhì)損耗而在收端引起的信號(hào)畸變，從而改善接收效果。依據(jù)上述本發(fā)明方案，在一條高速SERDES通道兩端，是兩片F(xiàn)PGA，即是FPGA之間通過SERDS通道進(jìn)行數(shù)據(jù)的接收和發(fā)送，為了保證通道兩端的兩片F(xiàn)PGA之間的信號(hào)同步， 需要對(duì)兩端的FPGA之間的同步性做相應(yīng)的設(shè)定。設(shè)定發(fā)起數(shù)據(jù)交換的一方為主設(shè)備，另外一方為從設(shè)備，SERDES通道兩端的兩片 FPGA以主、從方式工作。當(dāng)系統(tǒng)復(fù)位或者有數(shù)據(jù)傳輸命令過來后，經(jīng)過邏輯的命令控制模塊，主設(shè)備連續(xù)發(fā)送用于修正接收鎖相環(huán)時(shí)鐘的特定符號(hào)，例如“F”字符，從設(shè)備判斷是否成功接收到“F”字符若從設(shè)備沒有成功接收到“F”字符，則無數(shù)據(jù)通道建立；若從設(shè)備成功接收到“F”字符，則從設(shè)備發(fā)送“F”字符以使主設(shè)備的接收時(shí)鐘同步。主設(shè)備判斷每個(gè)通道是否都進(jìn)入接收時(shí)鐘同步狀態(tài)，若是，則開始發(fā)送通道綁定序列。從設(shè)備確定接收通道綁定完成后，停止向主設(shè)備發(fā)送“F”字符而改發(fā)通道綁定序列，使主設(shè)備也完成接收綁定。 此時(shí)主設(shè)備、從設(shè)備都維持在通道綁定狀態(tài)，并且間歇發(fā)送鎖相環(huán)同步“F”字符以維持接收時(shí)鐘同步。若有一側(cè)進(jìn)入失同步狀態(tài)，上述同步、綁定過程將由主設(shè)備再次發(fā)起。在進(jìn)行具體設(shè)定時(shí)，幀的數(shù)據(jù)段長(zhǎng)度可以固定為觀(SByte)，數(shù)據(jù)段結(jié)束后為8字節(jié)的CRC校驗(yàn)值，如果接收的CRC錯(cuò)誤，則將該幀丟棄。任何一方要發(fā)送數(shù)據(jù)幀時(shí)，便在幀的首尾各插入一個(gè)空閑時(shí)隙，并在發(fā)送完成后繼續(xù)維持同步狀態(tài)。通過上述方法可以建立起各個(gè)FPGA之間的高速有效的數(shù)據(jù)傳輸通道。在進(jìn)行數(shù)據(jù)交換控制時(shí)，在數(shù)據(jù)交換控制單元中，對(duì)于每路輸入的數(shù)據(jù)通道均有一個(gè)數(shù)據(jù)方向控制寄存器，控制軟件可以操作該寄存器，實(shí)現(xiàn)每路輸入數(shù)據(jù)可以到任意一路輸出通道。為了能正確反饋通道當(dāng)前使用狀況，還可以專門設(shè)立與數(shù)據(jù)方向控制寄存器同步的數(shù)據(jù)方向狀態(tài)寄存器，當(dāng)方向控制寄存器數(shù)據(jù)改變時(shí)，在下一個(gè)時(shí)間節(jié)拍下方向狀態(tài)寄存器同時(shí)發(fā)生改變。數(shù)據(jù)方向控制寄存器為只寫寄存器，數(shù)據(jù)方向狀態(tài)寄存器為只讀寄存器。數(shù)據(jù)通道動(dòng)態(tài)配置的流程可如圖4所示。圖4所示中，在進(jìn)行數(shù)據(jù)通道的動(dòng)態(tài)配置時(shí)，具體的過程可以是系統(tǒng)上電復(fù)位后，在正常運(yùn)行過程中，系統(tǒng)下發(fā)控制命令到FPGA，F(xiàn)PGA對(duì)該命令進(jìn)行解析，如果是通道配置命令則向數(shù)據(jù)方向控制寄存器進(jìn)行寫入，否則執(zhí)行其他操作；寫入后，讀出方向狀態(tài)寄存器的數(shù)值對(duì)數(shù)據(jù)通道配置是否成功進(jìn)行判斷，若配置成功則完成動(dòng)態(tài)配置；若配置失敗，則判斷該該次命令的配置次數(shù)，若超過設(shè)定的配置次數(shù)均沒有配置成功，則向系統(tǒng)報(bào)錯(cuò)，若沒有超過設(shè)定的配置次數(shù)則跳轉(zhuǎn)至重新寫入方向控制寄存器。以上所述的本發(fā)明實(shí)施方式，僅僅是對(duì)本發(fā)明較佳實(shí)施例的詳細(xì)說明，并不構(gòu)成對(duì)本發(fā)明保護(hù)范圍的限定。任何在本發(fā)明的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種基于SERDES的視頻處理系統(tǒng)，其特征在于，包括中央處理器、高速通道轉(zhuǎn)換擴(kuò)展單元、視頻數(shù)據(jù)采集單元、視頻輸出單元，高速通道轉(zhuǎn)換擴(kuò)展單元通過SERDES通道與中央處理器、視頻數(shù)據(jù)采集單元、視頻輸出單元連接，高速通道轉(zhuǎn)換擴(kuò)展單元根據(jù)中央處理器的控制信號(hào)將相應(yīng)的視頻數(shù)據(jù)采集單元采集的視頻信號(hào)通過對(duì)應(yīng)的視頻輸出單元進(jìn)行輸出ο
2.根據(jù)權(quán)利要求1所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，所述高速通道轉(zhuǎn)換擴(kuò)展單元包括數(shù)據(jù)通道控制中樞、與該數(shù)據(jù)通道控制中樞連接的設(shè)定數(shù)目路數(shù)的 SERDES通道，數(shù)據(jù)通道控制中樞通過SERDES通道接收中央處理器的控制信號(hào)。
3.根據(jù)權(quán)利要求2所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，所述數(shù)據(jù)通道控制中樞包括數(shù)據(jù)交換控制單元，與數(shù)據(jù)交換控制單元連接的配置控制單元、至少一個(gè)解串單元、至少一個(gè)并串轉(zhuǎn)換單元，分別與各解串單元連接的SERDES接收單元，分別與各并串轉(zhuǎn)換單元連接的SERDES發(fā)送單元，SERDES接收單元接收高速視頻數(shù)據(jù)，通過解串單元進(jìn)行串并轉(zhuǎn)換后輸出到數(shù)據(jù)交換控制單元，數(shù)據(jù)交換控制單元根據(jù)配置控制單元的控制信號(hào)選擇對(duì)應(yīng)的并串轉(zhuǎn)換單元將該串并轉(zhuǎn)換后的數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)后，通過對(duì)應(yīng)的SERDES發(fā)送單元發(fā)送出去。
4.根據(jù)權(quán)利要求3所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，所述數(shù)據(jù)交換控制單元包括數(shù)據(jù)方向控制寄存器、數(shù)據(jù)方向狀態(tài)寄存器，數(shù)據(jù)交換控制單元根據(jù)接收的通道配置命令向數(shù)據(jù)方向控制寄存器進(jìn)行寫入后，讀出方向狀態(tài)寄存器的數(shù)值，根據(jù)該數(shù)值判斷數(shù)據(jù)通道配置是否成功若配置成功則完成動(dòng)態(tài)配置；若配置失敗，判斷該次命令的配置次數(shù)是否超過設(shè)定的配置次數(shù)，若是則報(bào)錯(cuò)，若否則跳轉(zhuǎn)至重新寫入數(shù)據(jù)方向控制寄存器。
5.根據(jù)權(quán)利要求1所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，還包括通過 SERDES通道與所述高速通道轉(zhuǎn)換擴(kuò)展單元連接的級(jí)聯(lián)單元，該基于SERDES的視頻處理系統(tǒng)通過該級(jí)聯(lián)單元與下一級(jí)的基于SERDES的視頻處理系統(tǒng)連接。
6.根據(jù)權(quán)利要求1所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，還包括與中央處理器連接的IP視頻采集單元。
7.根據(jù)權(quán)利要求1至6任意一項(xiàng)所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，所述視頻數(shù)據(jù)采集單元包括=Video采集單元、RGB采集單元、SDI采集單元、HDMI采集單元中的任意一種或者任意組合。
8.根據(jù)權(quán)利要求7所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，高速通道轉(zhuǎn)換擴(kuò)展單元、Video采集單元、RGB采集單元、SDI采集單元、HDMI采集單元、視頻輸出單元采用 FPGA實(shí)現(xiàn)，所述高速通道擴(kuò)展轉(zhuǎn)換單元是基于FPGA芯片的SERDES交叉。
9.根據(jù)權(quán)利要求8所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，同一SERDES兩端的兩片F(xiàn)PGA采用主從模式進(jìn)行通信，發(fā)起數(shù)據(jù)交換的FPGA為主設(shè)備。
10.根據(jù)權(quán)利要求1至9任意一項(xiàng)所述的基于SERDES的視頻處理系統(tǒng)，其特征在于，中央處理器通過PCI-E協(xié)議與高速通道轉(zhuǎn)換擴(kuò)展單元進(jìn)行通信。
全文摘要
一種基于SERDES的視頻處理系統(tǒng)，包括中央處理器、高速通道轉(zhuǎn)換擴(kuò)展單元、視頻數(shù)據(jù)采集單元、視頻輸出單元，高速通道轉(zhuǎn)換擴(kuò)展單元通過SERDES通道與中央處理器、視頻數(shù)據(jù)采集單元、視頻輸出單元連接，高速通道轉(zhuǎn)換擴(kuò)展單元根據(jù)中央處理器的控制信號(hào)將相應(yīng)的視頻數(shù)據(jù)采集單元采集的視頻信號(hào)通過對(duì)應(yīng)的視頻輸出單元進(jìn)行輸出。根據(jù)本發(fā)明方案，無需為視頻采集單元分配內(nèi)存空間，不會(huì)受到系統(tǒng)地址空間的限制，且可以為海量的視頻數(shù)據(jù)交換提供保障，使得圖像的顯示更為流暢。
文檔編號(hào)G06F3/14GK102323877SQ20111025551
公開日2012年1月18日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者張 杰, 景博, 林文富 申請(qǐng)人:廣東威創(chuàng)視訊科技股份有限公司