專利名稱：仿真設(shè)備和仿真方法以及半導(dǎo)體器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于設(shè)計(jì)半導(dǎo)體器件的特性和電路的仿真設(shè)備和仿真方法以及利用該仿真方法的半導(dǎo)體器件制造方法。更具體而言，本發(fā)明涉及用于形成在含有缺陷態(tài)的襯底中的晶體管的仿真技術(shù)以及利用該仿真技術(shù)的半導(dǎo)體器件制造技術(shù)。晶體管的例子有 薄膜晶體管(TFT)，其中在絕緣襯底上的多晶硅薄膜中形成彼此分開的源極區(qū)和漏極區(qū)，并且在源極區(qū)和漏極區(qū)之間的溝道區(qū)上的柵極絕緣膜上形成柵電極；以及這樣的晶體管，其中在形成于絕緣襯底上的多晶硅島區(qū)(絕緣體上硅[S0I])中形成彼此分開的源極區(qū)和漏極區(qū)，并且在源極區(qū)和漏極區(qū)之間的溝道區(qū)上的柵極絕緣膜上形成柵電極。
背景技術(shù)：
在半導(dǎo)體器件電路設(shè)計(jì)中，通常利用電路分析仿真器預(yù)測(cè)電路特性。由 University of California,Berkeley (UCB)開發(fā)的Simulation Program with Integrated Circuit Emphasis(SPICE)最常用作在電路仿真中使用的軟件工具。在該仿真器中使用的器件模型通常被稱為緊湊模型，對(duì)該模型進(jìn)行簡(jiǎn)化以便在相對(duì)短的時(shí)間內(nèi)獲得計(jì)算結(jié)果。在這種環(huán)境中，對(duì)于金屬氧化物半導(dǎo)體(M0Q晶體管而言，其通過(guò)利用柵極電壓改變半導(dǎo)體層表面電勢(shì)來(lái)控制該半導(dǎo)體層的表面電荷密度，從而改變?cè)礃O區(qū)和漏極區(qū)之間的阻抗，一般的方法是在弱反型區(qū)(亞閾值-弱反型區(qū))和強(qiáng)反型區(qū)中使用不同的電壓-電流表達(dá)式，在所述弱反型區(qū)中柵極電壓相對(duì)較低且漏極電流開始流動(dòng)，在所述強(qiáng)反型區(qū)中柵極電壓足夠高且漏極電流大。從該技術(shù)方法導(dǎo)出的代表性晶體管是被稱為伯克利短溝道IGFET模型(BSIM) 的系列(例如，BSIM 4. 3. 0M0SFET Model, User' s Manual, Department of Electrical Engineering and Computer Science, University of California, Berkeley, Calif. [2003])。對(duì)于作為擴(kuò)散電流和漂移電流之和的漏極電流，這些模型在弱反型區(qū)(其中擴(kuò)散電流分量占主要部分)中僅使用擴(kuò)散電流，在強(qiáng)反型區(qū)(其中漂移電流占主要部分)中僅使用漂移電流。S卩，如下式所示，在弱反型區(qū)中進(jìn)行擴(kuò)散電流近似
權(quán)利要求
1. 一種半導(dǎo)體器件制造方法，其特征在于包括 確定要制造的半導(dǎo)體器件的性能； 進(jìn)行用于實(shí)現(xiàn)所述性能的設(shè)計(jì)； 設(shè)計(jì)個(gè)體元件；通過(guò)利用器件模型方程進(jìn)行電路設(shè)計(jì)仿真；以及基于所述電路設(shè)計(jì)仿真獲得的預(yù)測(cè)結(jié)果改變電路的各種參數(shù)，由此制造所述半導(dǎo)體器件以便獲得所述性能，其中所述要制造的半導(dǎo)體器件包括晶體管，在所述晶體管中，源極區(qū)和漏極區(qū)彼此分開地形成在絕緣襯底上的多晶硅層中，并且柵電極經(jīng)由柵極絕緣膜形成在所述源極區(qū)和所述漏極區(qū)之間的溝道區(qū)上，其中通過(guò)利用所述器件模型方程進(jìn)行所述電路設(shè)計(jì)仿真包括 在存儲(chǔ)單元中存儲(chǔ)描述用于控制控制器的指令的程序；從輸入單元輸入所述晶體管的所述器件模型方程并將所輸入的器件模型方程存儲(chǔ)在所述存儲(chǔ)單元中；從所述輸入單元輸入所述晶體管的器件參數(shù)的初始值并將所輸入的所述器件參數(shù)的所述初始值存儲(chǔ)在所述存儲(chǔ)單元中；從所述輸入單元輸入所述晶體管的希望的電壓-電流特性并將所輸入的希望的電壓-電流特性存儲(chǔ)在所述存儲(chǔ)單元中；從所述輸入單元輸入器件參數(shù)、電路圖和電路驅(qū)動(dòng)條件，并在所述存儲(chǔ)單元中存儲(chǔ)所輸入的器件參數(shù)、電路圖和電路驅(qū)動(dòng)條件；由算術(shù)單元基于存儲(chǔ)在所述存儲(chǔ)單元中的所述器件參數(shù)的所述初始值進(jìn)行算術(shù)運(yùn)算， 由此計(jì)算在所述晶體管的所述多晶硅層的面對(duì)所述柵電極的表面上的與所述柵電極端鄰近的源極區(qū)端處的第一電勢(shì)、在所述多晶硅層的面對(duì)所述絕緣襯底的表面上的所述源極區(qū)端處的第二電勢(shì)ΦΜ、在所述晶體管的所述多晶硅層的面對(duì)所述柵電極的表面上的與所述柵電極端鄰近的漏極區(qū)端處的第三電勢(shì)Φ”以及在所述多晶硅層的面對(duì)所述絕緣襯底的表面上的所述漏極區(qū)端處的第四電勢(shì)由所述算術(shù)單元通過(guò)將所計(jì)算的第一電勢(shì)、第二電勢(shì)ΦΜ、第三電勢(shì)φ…以及第四電勢(shì)代入到存儲(chǔ)在所述存儲(chǔ)單元中的所述器件模型方程中來(lái)進(jìn)行算術(shù)運(yùn)算，由此計(jì)算漏極電流Ids;對(duì)所述晶體管的所希望的電壓-電流特性與基于通過(guò)所述算術(shù)運(yùn)算獲得的所述漏極電流的電壓-電流特性進(jìn)行比較；通過(guò)控制器控制所述輸入單元、所述存儲(chǔ)單元、以及所述算術(shù)單元，并由所述算術(shù)單元通過(guò)改變所述器件參數(shù)直到所述電壓-電流特性之間的比較結(jié)果變得不超過(guò)容許誤差為止來(lái)進(jìn)行算術(shù)運(yùn)算，由此獲得模型參數(shù)；以及根據(jù)存儲(chǔ)在所述存儲(chǔ)單元中的所述程序，在所述控制器的控制下，由所述算術(shù)單元基于所述模型參數(shù)、所述電路圖和所述電路驅(qū)動(dòng)條件進(jìn)行算術(shù)運(yùn)算，由此對(duì)電路特性進(jìn)行仿真，其中所述器件模型方程被表示為Γ W IDD1HIDD = Cox(βν； + \、SL —fe 一φ250)-1 k (0) + qt (LMl 一么。)-k (0) - qt(Ζ)}其中所述源極區(qū)端處的電荷量Cli(O)通過(guò)下式獲得q, (0) 二嚴(yán)廣[exp(- βφ30) — exp(- Mo) + β、<^ — )+ [左》){eXp“。)—eXp(^、Y Nsub J并且所述漏極區(qū)端處的電荷量Cii(L)通過(guò)下式獲得 qi (L) = hs"b [exp(- ) _ exp(- Μ, ) + β‘ - Φ ι)IY Nsub J其中W為所述晶體管的溝道寬度，L為所述晶體管的溝道長(zhǎng)度，μ為載流子遷移率，IDD 為總的表面電荷量，β為熱電壓的倒數(shù)，Cra為柵極氧化物膜電容，Vg’為通過(guò)從柵源電壓中減去平帶電壓所獲得的電壓，q為基本電荷，ε si為硅的介電常數(shù)，Nsub為襯底雜質(zhì)濃度，Ntstl 為在所述源極區(qū)端處俘獲的載流子的密度，Ntlltl為在所述漏極區(qū)端處俘獲的載流子的密度， Y為襯底偏置效應(yīng)系數(shù)，以及通過(guò)將其中形成所述晶體管的所述多晶硅層中的缺陷態(tài)包括在內(nèi)來(lái)形成模型，其中所述缺陷態(tài)的受主態(tài)的分布Nta(E)被表示為Nta(E) = gcl exp {(E-Ec) /Ej并且所述缺陷態(tài)的施主態(tài)的分布Ntd (E)被表示為Ntd (E) = gc2 exp {(Ev-E) /E2I其中 Ntso = / Nta(E) · f(E) dE 或 Ntso = / Ntd(E) · f(E) dE其中^為受主型缺陷濃度分布峰值，E為能量，Ec為導(dǎo)帶能量，E1為受主型缺陷濃度分布斜率，gc2為施主型缺陷濃度分布峰值，Ev為價(jià)帶能量，E2為施主型缺陷濃度分布斜率， 且f(E)為費(fèi)密分布函數(shù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于通過(guò)從所述輸入單元輸入原型晶體管的測(cè)得的電壓-電流特性并在所述存儲(chǔ)單元中存儲(chǔ)所輸入的測(cè)得的電壓-電流特性來(lái)獲得所希望的電壓-電流特性。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于通過(guò)所述控制器基于從所述輸入單元輸入的所述器件參數(shù)的所述初始值從預(yù)先存儲(chǔ)在所述存儲(chǔ)單元中的多個(gè)電壓-電流特性中選擇所希望的電壓-電流特性。
全文摘要
公開了一種仿真設(shè)備，其包括輸入單元(11)、存儲(chǔ)單元(12)、算術(shù)單元(16)、控制器(15)、以及輸出單元(17)。輸入單元輸入面對(duì)柵極的薄多晶硅膜表面上的對(duì)應(yīng)于TFT的柵極端的源極端出的第一電勢(shì)(φS0)、其上形成柵極的薄多晶硅膜的背表面上的源極端處的第二電勢(shì)(φb0)、面對(duì)柵極的薄多晶硅膜表面上的對(duì)應(yīng)于TFT的柵極端的漏極端處的第三電勢(shì)(φSL)、以及薄多晶硅膜的背表面上的漏極端處的第四電勢(shì)(φbL)。通過(guò)基于第一到第四電勢(shì)進(jìn)行算術(shù)運(yùn)算計(jì)算漏極電流(Ids)，并且通過(guò)將缺陷態(tài)包括在內(nèi)而形成模型。
文檔編號(hào)G06F17/50GK102176216SQ20111009270
公開日2011年9月7日 申請(qǐng)日期2007年7月24日 優(yōu)先權(quán)日2006年7月25日
發(fā)明者清水喜輝, 辻博史 申請(qǐng)人:株式會(huì)社液晶先端技術(shù)開發(fā)中心