專利名稱：數據處理裝置及其控制方法
技術領域：
本發(fā)明涉及一種數據處理裝置及其控制方法，尤其涉及一種在抑制多核處理的處 理響應性能降低的同時減少電力消耗的技術。
背景技術：
如日本特開2006-285719號公報所描述的，在具有多個處理執(zhí)行模塊的環(huán)型總線 連接系統(tǒng)中，各個處理執(zhí)行模塊包括本地存儲器(local memory)，以避免發(fā)生對所述存儲 器的訪問等待狀態(tài)。通過該配置，能夠以小的電力消耗有效地執(zhí)行數據處理。然而，在日本特開2006-285719號公報的配置中，當在處理執(zhí)行模塊之間產生處 理響應時間差時，具有較短處理響應時間的模塊比具有較長處理響應時間的模塊更早地完 成處理。在這種情況下，例如，在空閑時間產生的泄漏電流造成無謂的電力消耗。此外，在 日本特開2006-285719號公報的配置中，為了實現進一步地減少電力消耗，不得不降低整 個系統(tǒng)的操作頻率。然而，當整個系統(tǒng)的操作頻率降低時，整個系統(tǒng)的性能也被降低。

發(fā)明內容
考慮上述問題而作出本發(fā)明，本發(fā)明的目的在于提供一種在抑制數據處理電路的 多核處理性能降低的同時減少電力消耗的技術。根據本發(fā)明的一個方面，提供一種數據處理裝置，該數據處理裝置包括多個處理 單元，其適于根據輸入的操作時鐘來處理數據；以及控制單元，其適于在向所述多個處理單 元提供相同頻率的操作時鐘的情況下測量所述多個處理單元的響應時間，并控制要提供給 所述多個處理單元中的至少一個處理單元的操作時鐘的頻率，使得所測量的多個響應時間 變得相互更接近。根據本發(fā)明的另一方面，提供一種數據處理裝置，在所述數據處理裝置中按照預 先設定的順序執(zhí)行數據處理的多個數據處理模塊以環(huán)形連接，所述數據處理裝置包括測 量單元，其適于針對所述多個數據處理模塊中的各個測量所述數據處理的響應時間；計算 單元，其適于針對所述多個數據處理模塊中的各個計算頻率對響應時間比率，所述頻率對 響應時間比率為關注數據處理模塊的操作頻率對所測量的響應時間的比率；以及控制單 元，其適于基于所計算出的頻率對響應時間比率來控制所述多個數據處理模塊的操作頻 率；其中，所述控制單元控制所述多個數據處理模塊中其他數據處理模塊的操作頻率，使得 其他數據處理模塊的頻率對響應時間比率變得更接近與測量出的最大響應時間相對應的 數據處理模塊的所述頻率對響應時間比率。根據本發(fā)明的另一方面，提供一種數據處理裝置的控制方法，在所述數據處理裝 置中按照預先設定的順序執(zhí)行數據處理的多個數據處理模塊以環(huán)形連接，所述控制方法包 括測量步驟，控制測量單元針對所述多個數據處理模塊中的各個測量所述數據處理的響 應時間；計算步驟，控制計算單元針對所述多個數據處理模塊中的各個計算頻率對響應時 間比率，所述頻率對響應時間比率為關注數據處理模塊的操作頻率對所測量的響應時間的比率；以及控制步驟，控制控制單元以基于所計算出的頻率對響應時間比率來控制所述多 個數據處理模塊的操作頻率；其中，在所述控制步驟中，控制所述多個數據處理模塊中其他 數據處理模塊的操作頻率，使得其他數據處理模塊的頻率對響應時間比率變得更接近與測 量出的最大響應時間相對應的數據處理模塊的所述頻率對響應時間比率。根據以下參照附圖對示例性實施例的描述，本發(fā)明的其他特征將變得清楚。


圖1是示出數據處理子系統(tǒng)的配置的框圖；圖2是示出用于提供最佳頻率的基本處理序列的流程圖；圖3是示出當發(fā)生了保留狀態(tài)時的處理序列的流程圖；以及圖4是示出根據第四實施例的當發(fā)生了保留狀態(tài)時的處理序列的流程圖。
具體實施例方式以下，將參照附圖詳細描述本發(fā)明的實施例?！吹谝粚嵤├?數據處理子系統(tǒng))首先將給出與根據本實施例的數據處理子系統(tǒng)的各個組件、與外圍設備組件的相 互關系以及數據處理序列相關的基本說明。圖1是示出根據本實施例的作為數據處理裝置 的數據處理子系統(tǒng)1的配置的框圖。數據處理子系統(tǒng)1包括通信路徑10、通信處理器101、102、103和104、數據處理器 (數據處理模塊)111至114、響應時間測量單元121至124以及響應時間控制器131。如圖 1所示，在數據處理子系統(tǒng)1中，按預先設定的順序執(zhí)行數據處理的多個數據處理器連接到 通信處理器101至104，所述通信處理器101至104被環(huán)形連接，以使相互之間具有一一對 應關系。當多個數據處理器以預先設定的順序執(zhí)行數據處理時，數據處理子系統(tǒng)1通過向 各個數據處理器分配管線處理(pipeline processing)的各個階段(stage)能夠實現多核 處理。通信處理器101至104中的各個在通信路徑10與數據處理器111至114中相對 應的數據處理器之間執(zhí)行信息的格式轉換，并在通信路徑10、其他通信處理器以及相對應 的數據處理器之間交換信息。數據處理器111至114中的各個對接收的信息執(zhí)行預定的數 據處理，并將處理結果傳送到通信處理器101至104中相對應的通信處理器。數據處理器 111至114中的各個根據提供的操作時鐘執(zhí)行處理。數據處理器112與相對應的通信處理器102交換數據。同樣，數據處理器113和 114分別與相對應的通信處理器103和104交換數據。請注意，作為與外部系統(tǒng)之間的數據 輸入和輸出終端的數據處理器111從數據處理子系統(tǒng)1的外部接收數據，并在數據處理之 后將數據傳送到通信處理器101。此外，數據處理器111從通信處理器101接收數據，并在 數據處理之后將數據輸出到數據處理子系統(tǒng)1的外部。從數據處理器111輸入的數據被傳送到通信處理器101，并被轉換為在通信 路徑10上流動的格式的信息。接著，轉換后的信息被按照環(huán)形傳送，如通信處理器 101 — 102 — 103 — 104 — 101 —...。在該處理中，數據被從通信處理器傳送到數據處理器，并進行數據處理。處理后的數據被再次傳送到通信處理器。按照該序列執(zhí)行數據處理。 通信處理器101至104中的各個具有FIFO配置的觸發(fā)器(flip-flop)(未示出)，并且針 對各個循環(huán)周期向箭頭方向的通信處理器移動數據。因此，注意通信處理器101至104，它 們用作環(huán)型移位寄存器。作為數據處理器111的轉換格式的示例，可以將數據劃分為各自 具有預定數據大小的多個數據，或者可以將發(fā)送信息附加到數據上以對數據進行包格式化 (packetize) 0在后面的示例中，為了簡化說明，使用將數據劃分為各自具有固定長度的多 個數據的示例來進行以下描述。當數據被從通信處理器傳送到數據處理器時，由于先前接收的數據的處理還在進 行中，因此數據處理器可能無法接收下一個數據。此時數據處理器的狀態(tài)被稱為保留狀態(tài)。響應時間測量單元121測量自從數據處理器接收數據并開始數據處理的時刻到 數據處理器完成數據處理的的時刻為止的時間作為響應時間。以這種方式，響應時間測量 單元121測量數據處理器111的響應時間。同樣，響應時間測量單元122、123和IM分別 測量相對應的數據處理器112、113和114的響應時間。響應時間控制器131控制要提供給數據處理器111至114的操作頻率，并獲取數 據處理器111至114的保留狀態(tài)。此外，響應時間控制器131從響應時間測量單元121至 124獲取響應時間。(操作頻率控制)下面將描述由響應時間控制器131對數據處理器111至114的操作頻率控制。就 在數據處理子系統(tǒng)1啟動之后，響應時間控制器131向數據處理器111至114提供相同的 頻率。在啟動時共同提供給所有數據處理器111至114的頻率被稱為基準頻率冊&%。因 此，假定fn是要提供給數據處理器η (111114)的單個頻率，則就在數據處理系統(tǒng)1 啟動之后fn = Fbase0響應時間測量單元121至124分別計算在這種狀態(tài)下數據處理器111至114的響 應時間rn(lll彡η彡114)，并將其傳送到響應時間控制器131。在這種情況下，假定響應 時間針對各個數據處理器變化，數據處理器111的響應時間rill = R，數據處理器112的響 應時間rll2 = R，數據處理器113的響應時間rll3 = 2R，數據處理器114的響應時間rll4 =4R。響應時間控制器131針對各個數據處理器計算頻率對響應時間的比率fn/rn，從 這些比率中得出最小比率fn/rn(以下稱為最小頻率對響應時間比率(f/r)min)。在本實施 例的情況下，flll/rlll = Fbase/R, fll2/rll2 = Fbase/R, fll3/rll3 = Fbase/2R, fll4/ rll4 = Fbase/4R。因此，(f/r)min = fll4/rll4 = Fbase/4R。接著，響應時間控制器131針對(f/r)min以外的各個比率fn/rn計算最佳頻率 fn’，以使得通過減小fn的值，頻率對響應時間的比率成為最小頻率對響應時間比率的鄰 近值(如fV /rn ^ (f/r)min)。接著，響應時間控制器131再次提供最佳頻率fn’作為 各個數據處理器的操作頻率。在本實施例中，響應時間控制器131向數據處理器111提供 fill，= Fbase/4,向數據處理器112提供Π12，= Fbase/4,向數據處理器113提供Π13， =Fbase/2。(基本處理)下面將參照圖2描述從當本實施例的數據處理子系統(tǒng)中的響應時間控制器131設置基準頻率Fbase時到重設各個最佳頻率fn’為止的基本處理的序列。圖2是示出由響應 時間控制器131和響應時間測量單元121至124進行的基本處理的序列的流程圖。在步驟S201中，響應時間控制器131將基準頻率Fbase共同提供給數據處理器 111至114。在步驟S202中，響應時間測量單元121至IM計算數據處理器111至114的 響應時間rn，并將它們傳送到響應時間控制器131。在步驟S203中，響應時間控制器131針對各個數據處理器111至114計算頻率對 響應時間的比率fn/rn。在步驟S204中，響應時間控制器131從所有比率fn/rn中得出最 小比率(f/r)min。在步驟S205中，響應時間控制器131針對比率(f/r)min以外的比率fn/ rn計算最佳頻率fn’，以使得通過減小fn的值，各個頻率對響應時間的比率成為最小頻率 對響應時間比率的鄰近值(如fn'/rn (f/r)min)。此外，響應時間控制器131向數據 處理器111至114提供計算出的頻率fn’。由此，基本處理結束。如上所述，根據本實施例，當各個處理執(zhí)行模塊具有處理響應時間差時，針對各個 數據處理器計算頻率對響應時間的比率成為最小值的鄰近值的最佳頻率fn’，并將其提供 給各個數據處理器。即，當使用具有各種處理性能的多個數據處理模塊執(zhí)行管線處理時，與 具有最低處理性能的數據處理模塊的操作性能相對應地來減少其他數據處理模塊的操作 頻率。為此，根據本實施例，能夠在抑制管線處理電路的處理響應性能降低的同時，減少電 力消耗。<第二實施例>下面描述當在以環(huán)形連接的數據處理器中的一個(在本實施例中為數據處理器 113)中發(fā)生了保留狀態(tài)時與響應時間控制器131中的頻率控制相關聯(lián)的另一實施例。請注 意本實施例的系統(tǒng)的基本配置與第一實施例中的相同，并且完成直到最佳頻率fn’的設置 的處理。數據處理器113中發(fā)生的保留狀態(tài)的信息被發(fā)送到響應時間控制器131。響應時 間控制器131將數據處理器113的頻率fll3 = Fbase/2與!^base進行比較。在上述示例 中，由于fll3 < Fbase，因此響應時間控制器131將i^base臨時提供給數據處理器113。如上所述，在本實施例中，在數據處理模塊的操作頻率被控制的情況下，當在數據 處理模塊中的一個中發(fā)生保留狀態(tài)時，將數據處理模塊的操作頻率控制為基準頻率，直到 保留狀態(tài)被解除為止。為此，發(fā)生了保留狀態(tài)的數據處理模塊(數據處理器113)能夠更快 地執(zhí)行數據處理，由此縮短保留狀態(tài)。在保留狀態(tài)解除之后，響應時間控制器131向數據處理器113再次提供最佳頻率 fll3 = Fbase/20為此，與第一實施例相比，能夠動態(tài)地抑制管線處理電路的處理響應性能 降低。此外，同時，能夠抑制位于發(fā)生了保留狀態(tài)的處理模塊的上游的處理模塊的操作頻 率。以這種方式，能夠抑制新保留狀態(tài)的發(fā)生，并能夠減少上游處理模塊的電力消耗。當保 留狀態(tài)解除時，將抑制的操作頻率恢復到原始操作頻率。<第三實施例>下面將描述當在數據處理器114中發(fā)生了保留狀態(tài)時與響應時間控制器131中的 頻率控制相關聯(lián)的另一實施例。請注意，本實施例的系統(tǒng)的基本配置與第一實施例的相同， 并且完成直到最佳頻率fn’的設置的處理。數據處理器114中發(fā)生的保留狀態(tài)的信息被發(fā)送到響應時間控制器131。響應時間控制器131將數據處理器114的頻率fll4 = Fbase與Fbase進行比較。由于fll4 = Fbase,因此響應時間控制器131不再能夠提高提供給數據處理器114的時鐘。在這種情況下，響應時間控制器131向數據處理器114(發(fā)生了保留狀態(tài)的處理 器)的上游的數據處理器(在本實施例中為數據處理器114以外的數據處理器)提供從它 們的最佳頻率fn’進一步降低頻率的時鐘。以這種方式，由于上游數據處理器的處理減慢， 因此能夠抑制數據處理器114中的新的保留狀態(tài)的發(fā)生，并且盡管數據處理器114自身的 處理速度保持不變，但是能夠相對提高數據處理效率，由此縮短保留狀態(tài)。在保留狀態(tài)解除 之后，響應時間控制器131再次向上游數據處理器(數據處理器114以外的數據處理器) 提供最佳頻率fn’。圖3是示出第二和第三實施例兩者的處理的序列的流程圖。為了方便起見，步驟 S301作為子程序示出直到第一實施例中的最佳頻率fn’的提供為止執(zhí)行的處理。響應時間控制器131在步驟S302中監(jiān)視是否發(fā)生保留狀態(tài)。如果在數據處理器 中的一個中發(fā)生保留狀態(tài)，則處理進入步驟S303。在步驟S303中，響應時間控制器131將 提供給發(fā)生了保留狀態(tài)的數據處理器的頻率fn與!^base進行比較。如果fn < !^base (步 驟S303中的“是”)，則處理進入步驟S304 ；如果fn = Fbase (步驟S303中的“否”)，則處 理進入步驟S307。在步驟S304中，響應時間控制器131向發(fā)生了保留狀態(tài)的數據處理器提供！^^紹。 響應時間控制器131在步驟S305中監(jiān)視發(fā)生了保留狀態(tài)的數據處理器的保留狀態(tài)是否解 除。如果保留狀態(tài)解除，則處理進入步驟S306。在步驟S306中，響應時間控制器131再次 向發(fā)生了保留狀態(tài)的數據處理器提供最佳頻率fn’，由此結束流程圖。另一方面，在步驟S307中，響應時間控制器131向發(fā)生了保留狀態(tài)的數據處理器 的上游的各個數據處理器提供從它們的最佳頻率fn’進一步降低的頻率。響應時間控制器 131在步驟S308中監(jiān)視發(fā)生了保留狀態(tài)的數據處理器的保留狀態(tài)是否解除。如果保留狀態(tài) 解除，則處理進入步驟S309。在步驟S309中，響應時間控制器131再次向發(fā)生了保留狀態(tài) 的數據處理器的上游的各個數據處理器提供最佳頻率fn’，由此結束流程圖。如上所述，在本實施例中，當控制數據處理模塊的操作頻率時，并且當在數據處理 模塊中的一個中發(fā)生了保留狀態(tài)時，確定該數據處理模塊的操作頻率是否小于基準頻率。 如果操作頻率小于基準頻率，則如同第二實施例由于將關注數據處理模塊的操作頻率控制 為基準頻率直到保留狀態(tài)被解除為止，因此能夠縮短保留狀態(tài)。另一方面，如果操作頻率等 于基準頻率，則降低發(fā)生了保留狀態(tài)的數據處理模塊的上游的各個數據處理模塊的操作頻 率。請注意，當不向發(fā)生了保留狀態(tài)的數據處理模塊的下游的數據處理模塊輸出數據時，除 了上游數據處理模塊以外，還可以降低各個下游數據處理模塊的操作頻率。在這種情況下， 由于要降低操作頻率的數據處理模塊的數量增加，因此能夠進一步減少電力消耗。如上所述，根據本實施例，當在數據處理模塊中發(fā)生了保留狀態(tài)時，通過在縮短從 保留狀態(tài)恢復的時間的同時適應性地改變操作頻率，能夠減少電力消耗?！吹谒膶嵤├迪旅孢€描述當在數據處理器113中發(fā)生了保留狀態(tài)時與響應時間控制器131的頻 率控制相關聯(lián)的另一實施例。請注意，本實施例的系統(tǒng)的基本配置與第一實施例的相同， 并且完成直到最佳頻率fn’的設置的處理。假定在本實施例中，不使用數據處理器112和114，并且不向這兩個數據處理器112和114提供時鐘(或電源電壓)。在數據處理器113中發(fā)生的保留狀態(tài)的信息被發(fā)送到響應時間控制器131。響應 時間控制器131用可操作的頻率的上限Fmax替換基準頻率i^base?？刹僮鞯念l率的上限 Fmax是在芯片的出廠檢驗時基于芯片的溫度或電力消耗、根據記載在例如ROM(未示出)中 的值(表)或系數計算的。在本實施例中，如上所述，由于這兩個數據處理器112和114未 啟動，并且芯片的電力消耗(溫度)降低，因此可操作的頻率的上限Fmax成為稍微大的值。另一方面，響應時間控制器131向發(fā)生了保留狀態(tài)的數據處理器113的上游的數 據處理器(在本實施例中為數據處理器111，請注意，由于數據處理器112未啟動，因此不向 其提供時鐘)臨時提供從最佳頻率fn’進一步降低頻率的時鐘。結果，由于上游數據處理 器的處理減慢，因此能夠抑制數據處理器113中的新的保留狀態(tài)的發(fā)生，并且能夠相對提 高數據處理效率。在保留狀態(tài)解除之后，響應時間控制器131再次向上游數據處理器(數 據處理器111)提供最佳頻率fn’，并將基準頻率從Fmax恢復到Fbase。圖4是示出第四實施例的處理的序列的流程圖。為了方便起見，步驟S401作為子 程序示出直到第一實施例中的最佳頻率fn’的提供為止執(zhí)行的處理。響應時間控制器131在步驟S402中監(jiān)視在各個數據處理器中是否發(fā)生保留狀態(tài)。 如果發(fā)生了保留狀態(tài)，則處理進入步驟S403。在步驟S403中，響應時間控制器131向發(fā)生 了保留狀態(tài)的數據處理器提供頻率Fmax的時鐘。另一方面，響應時間控制器131降低位于 上游的數據處理器(在本實施例中為數據處理器111)的時鐘頻率(S404)。響應時間控制器131在步驟S405中監(jiān)視發(fā)生了保留狀態(tài)的數據處理器的保留狀 態(tài)是否解除。如果保留狀態(tài)解除，則處理進入步驟S406。在步驟S406中，響應時間控制器 131再次提供原始最佳頻率fn’作為發(fā)生了保留狀態(tài)的數據處理器的時鐘頻率。此外，響應 時間控制器131將上游數據處理器(在本實施例中為數據處理器111)的時鐘頻率恢復到 原始頻率(S407)。在恢復所有的頻率之后，處理結束。在本實施例中，當控制數據處理模塊的操作頻率時，并且當在數據處理模塊中的 一個中發(fā)生保留狀態(tài)時，將數據處理模塊的操作頻率設置為可操作頻率的上限Fmax。為此， 能夠進一步縮短保留狀態(tài)。另一方面，降低發(fā)生了保留狀態(tài)的數據處理器的上游的數據處 理器的操作頻率。這抑制新保留狀態(tài)的發(fā)生，并減少上游處理模塊的電力消耗。請注意，當 不向發(fā)生了保留狀態(tài)的數據處理模塊的下游的數據處理模塊輸出數據時，除了上游數據處 理模塊以外，還可以降低各個下游數據處理模塊的操作頻率。在這種情況下，由于要降低操 作頻率的數據處理模塊的數量增加，因此能夠進一步減少電力消耗。<其他實施例>在上述實施例中，本發(fā)明在描述中使用環(huán)型管線處理電路。本發(fā)明可以應用于線 型管線處理來代替環(huán)型處理，由此獲得相同的效果。本發(fā)明不限于管線處理，它可以應用于 將處理并列劃分并在各個核中執(zhí)行分布式處理的電路，由此獲得相同的效果。以這種方式， 本發(fā)明能夠應用于具有輸入/輸出依賴性的多個核執(zhí)行處理的情況。能夠期待當將本發(fā)明 應用于至少兩個處理模塊而不是所有處理模塊時的效果。響應時間控制器131自身可以具 有石英振蕩器作為時鐘發(fā)生器，或者可以是將外部輸入的時鐘原樣或者在分頻或乘η后提 供給數據處理器的電路。作為選擇，響應時間控制器131可以是以適當的比率對時鐘進行 抽取(decimate)的電路。
可以將最佳頻率fn’的設置存儲在響應時間控制器131或數據處理子系統(tǒng)外部的 存儲設備中，并可以在第二次啟動時反映所存儲的設置。在這種情況下，該實施例僅被應用 于數據處理子系統(tǒng)執(zhí)行相同處理的情況。在上述實施例的描述中，頻率對響應時間的比率 被控制得相互更接近。由于操作時鐘和響應時間具有相關性，例如，可以通過降低操作時鐘 來控制響應時間使其更長。因此，通過降低要提供給多個處理模塊中的至少一個的操作時 鐘的頻率以使得測量的多個響應時間變得相互更接近來實現節(jié)電。根據本發(fā)明，能夠在抑制具有多核的數據處理電路的處理性能降低的同時，減少 電力消耗。本發(fā)明的各方面還能夠通過讀出并執(zhí)行記錄在存儲設備上的用于執(zhí)行上述實施 例的功能的程序的系統(tǒng)或裝置的計算機(或諸如CPU或MPU的設備)、以及由系統(tǒng)或裝置的 計算機例如讀出并執(zhí)行記錄在存儲設備上的用于執(zhí)行上述實施例的功能的程序來執(zhí)行步 驟的方法來實現。鑒于此，例如經由網絡或者從用作存儲設備的各種類型的記錄介質(例 如計算機可讀介質)向計算機提供程序。雖然參照示例性實施例描述了本發(fā)明，但是應當理解，本發(fā)明不限于所公開的示 例性實施例。應對所附權利要求的范圍給予最寬的解釋，以使其覆蓋所有這種變型、等同結 構和功能。
權利要求
1.一種數據處理裝置，該數據處理裝置包括多個處理單元，其適于根據輸入的操作時鐘來處理數據；以及控制單元，其適于在向所述多個處理單元提供相同頻率的操作時鐘的情況下，測量所 述多個處理單元的響應時間，并控制要提供給所述多個處理單元中的至少一個處理單元的 操作時鐘的頻率，使得測量的多個響應時間變得相互更接近。
2.一種數據處理裝置，在所述數據處理裝置中按照預先設定的順序執(zhí)行數據處理的多 個數據處理模塊以環(huán)形連接，所述數據處理裝置包括測量單元，其適于針對所述多個數據處理模塊中的各個測量所述數據處理的響應時間；計算單元，其適于針對所述多個數據處理模塊中的各個計算頻率對響應時間比率，所 述頻率對響應時間比率為關注數據處理模塊的操作頻率對所測量的響應時間的比率；以及控制單元，其適于基于所計算出的頻率對響應時間比率，控制所述多個數據處理模塊 的操作頻率；其中，所述控制單元控制所述多個數據處理模塊中其他數據處理模塊的操作頻率，使 得其他數據處理模塊的頻率對響應時間比率變得更接近與測量出的最大響應時間相對應 的數據處理模塊的所述頻率對響應時間比率。
3.根據權利要求2所述的數據處理裝置，其中，所述控制單元基于在所述多個數據處 理模塊全部以相同的基準頻率進行操作時的所述頻率對響應時間比率，控制所述多個數據 處理模塊的操作頻率。
4.根據權利要求3所述的數據處理裝置，其中，在所述多個數據處理模塊以所控制的 操作頻率進行操作的情況下，當在所述多個數據處理模塊中的一個數據處理模塊中發(fā)生保 留狀態(tài)時，所述控制單元將該數據處理模塊的操作頻率控制為所述基準頻率，直到所述保 留狀態(tài)被解除為止。
5.根據權利要求3所述的數據處理裝置，其中，在所述多個數據處理模塊以所控制的 操作頻率進行操作的情況下，當在所述多個數據處理模塊中的一個數據處理模塊中發(fā)生保 留狀態(tài)時，所述控制單元降低位于發(fā)生了所述保留狀態(tài)的數據處理模塊的上游的數據處理 模塊的操作頻率，直到所述保留狀態(tài)被解除為止。
6.根據權利要求3所述的數據處理裝置，所述數據處理裝置還包括決定單元，其適于在所述多個數據處理模塊以所控制的操作頻率進行操作的情況下， 當在所述多個數據處理模塊中的一個數據處理模塊中發(fā)生保留狀態(tài)時，決定發(fā)生了所述保 留狀態(tài)的數據處理模塊的可操作頻率的上限Fmax，其中，所述控制單元將所述數據處理模塊的操作頻率控制為所述上限Fmax，直到所述 保留狀態(tài)被解除為止。
7.根據權利要求3所述的數據處理裝置，所述數據處理裝置還包括決定單元，其適于在所述多個數據處理模塊以所控制的操作頻率進行操作的情況下， 當在所述多個數據處理模塊中的一個數據處理模塊中發(fā)生保留狀態(tài)時，決定發(fā)生了所述保 留狀態(tài)的數據處理模塊的可操作頻率的上限Fmax，其中，所述控制單元用所述上限Fmax替換所述基準頻率，并且降低位于發(fā)生了所述保 留狀態(tài)的數據處理模塊上游的數據處理模塊的操作頻率，直到所述保留狀態(tài)被解除為止。
8. 一種數據處理裝置的控制方法，在所述數據處理裝置中按照預先設定的順序執(zhí)行數 據處理的多個數據處理模塊以環(huán)形連接，所述控制方法包括測量步驟，控制測量單元針對所述多個數據處理模塊中的各個測量所述數據處理的響 應時間；計算步驟，控制計算單元針對所述多個數據處理模塊中的各個計算頻率對響應時間 比率，所述頻率對響應時間比率為關注數據處理模塊的操作頻率對所測量的響應時間的比 率；以及控制步驟，控制控制單元以基于所計算出的頻率對響應時間比率來控制所述多個數據 處理模塊的操作頻率；其中，在所述控制步驟中，控制所述多個數據處理模塊中其他數據處理模塊的操作頻 率，使得其他數據處理模塊的頻率對響應時間比率變得更接近與測量出的最大響應時間相 對應的數據處理模塊的所述頻率對響應時間比率。
全文摘要
本發(fā)明提供一種數據處理裝置及其控制方法。所述數據處理裝置包括多個處理單元，其適于根據輸入的操作時鐘處理數據；以及控制單元，其適于在向所述多個處理單元提供相同頻率的操作時鐘的情況下測量所述多個處理單元的響應時間，并控制要提供給所述多個處理單元中的至少一個的操作時鐘的頻率，使得所測量的多個響應時間變得相互更接近。
文檔編號G06F1/32GK102147653SQ20111003599
公開日2011年8月10日 申請日期2011年2月1日 優(yōu)先權日2010年2月9日
發(fā)明者中川晃生, 石川尚 申請人:佳能株式會社