專利名稱：Rgb信號傳輸緩存器的制作方法
技術領域：
本實用新型涉及一種數(shù)據(jù)傳輸緩存器，特別是圖形RGB信號傳輸?shù)木?存器。
背景技術：
在圖形數(shù)據(jù)處理中會有較多的信號傳輸，如現(xiàn)在的普通投影儀中都有 大量的RGB信號通過數(shù)據(jù)傳輸緩存器傳遞給輸出整形模塊。一般數(shù)據(jù)傳輸緩存器的核心部 件是RAM，現(xiàn)在有單口或雙口的RAM，單口 RAM的成本較低，但不能同時讀寫，數(shù)據(jù)傳輸效率 較低。雙口 RAM可以同時讀寫，不易數(shù)據(jù)堵塞，但同時對相同數(shù)據(jù)空間讀寫操作時有沖突， 而且價格昂貴。如果投影儀等設備中為了控制成本采用單口 RAM容易影響性能，但是使用 雙口 RAM改進性能則大大提高了價格，目前還沒有性價比高的解決方案。技術內容針對現(xiàn)有技術的不足，本實用新型提供一種成本低，數(shù)據(jù)傳輸效率高的 RGB信號傳輸緩存器。本實用新型包括內置RAM及相應的地址總線，該RAM為偶數(shù)位的單口 RAM，外部 數(shù)據(jù)接口依次通過時鐘選擇單元、并列的第一及第二數(shù)據(jù)緩沖模塊連接MM的寫入端；RAM 的讀出端則依次通過另一時鐘選擇單元、并列的第三及第四數(shù)據(jù)緩沖模塊連接外部數(shù)據(jù)接 口，且各數(shù)據(jù)緩沖模塊的位數(shù)是RAM的一半，構成雙口 RAM式功能結構。本實用新型在寫入數(shù)據(jù)時，利用外部奇次時鐘周期，先將一半數(shù)據(jù)送入第一數(shù)據(jù) 緩沖模塊，緊跟的偶次時鐘周期時，將剩余一半數(shù)據(jù)送入第二數(shù)據(jù)緩沖模塊并同時作用于 單口 RAM，同時將所有數(shù)據(jù)寫入單口 RAM內。讀取時類似，奇次時鐘周期讀出全部數(shù)據(jù)但僅 送出一半，偶次時鐘周期時剩余的也一起送出。本實用新型利用單口 RAM實現(xiàn)了高速雙口 RAM的功能，大大提高了傳輸效率，解決了同時讀寫的沖突，并使成本明顯減少，性價比高。
以下結合附圖和實施例進一步說明本實用新型。


圖1是實施例的電路結構示意圖；圖2是RAM寫入過程的時序示意圖；圖3是RAM讀取過程的時序示意圖。實施例如圖1所示，內置RAM配有相應的地址總線，該RAM為偶數(shù)位的單口 RAM， 外部數(shù)據(jù)接口依次通過時鐘選擇單元、并列的第一及第二數(shù)據(jù)緩沖模塊連接RAM的寫入 端；RAM的讀出端則依次通過另一時鐘選擇單元、并列的第三及第四數(shù)據(jù)緩沖模塊連接外 部數(shù)據(jù)接口，且各數(shù)據(jù)緩沖模塊的位數(shù)是RAM的一半，構成雙口 RAM式功能結構。由于RGB 信號中傳輸數(shù)據(jù)較多為雙字節(jié)，本實施例采用16位的單口 RAM，各數(shù)據(jù)緩沖模塊的位數(shù)是8 位，構成8位雙口 RAM式功能結構。寫入數(shù)據(jù)時，如圖2所示，過程分為兩個時鐘周期，奇次時鐘周期將第一個字節(jié)的 數(shù)據(jù)通過時鐘選擇單元傳遞到第一數(shù)據(jù)緩沖模塊中，但此時鐘對內部的16位單口 RAM無 效。緊跟的偶次時鐘周期時將第二個字節(jié)的數(shù)據(jù)通過時鐘選擇單元寫入第二數(shù)據(jù)緩沖模塊 中，同時，此次時鐘作用于內部16位單口 RAM，將雙字節(jié)共16位數(shù)據(jù)都寫入16位RAM中存 儲，依次循環(huán)。因此在寫操作時，對于內部單口 RAM僅是偶次時鐘有效，從器件外部看來，則 是一個時鐘寫入一字節(jié)數(shù)據(jù)。讀取數(shù)據(jù)時，如圖3所示，類似的，奇次時鐘周期作用于內部16位RAM，讀出全部兩字節(jié)的數(shù)據(jù)，但相應的時鐘選擇單元僅將其中一個字節(jié)的數(shù)據(jù)經第三數(shù)據(jù)緩沖模塊傳送出 去。緊跟的偶次時鐘周期對內部16位RAM無效，只通過時鐘選擇單元將第二個字節(jié)的數(shù)據(jù) 經第四數(shù)據(jù)緩沖模塊傳送出去，依次循環(huán)。對于內部16位單口 RAM，讀操作時，僅奇次時鐘 有效，而從器件外部看來，則是一個時鐘讀出一字節(jié)數(shù)據(jù)。 所以，這種設計對此緩存器中使用的16位單口 RAM而言，讀、寫數(shù)據(jù)時，內部RAM 的真實工作時鐘分別來自器件外部的奇、偶次時鐘，而從器件外部看來則如同8位雙口 RAM，這樣很好解決了同時讀寫的沖突，還大大提高了數(shù)據(jù)的傳送效率，也有效地降低了成 本。
權利要求一種RGB信號傳輸緩存器，包括內置RAM及相應的地址總線，其特征為該RAM為偶數(shù)位的單口RAM，外部數(shù)據(jù)接口依次通過時鐘選擇單元、并列的第一及第二數(shù)據(jù)緩沖模塊連接RAM的寫入端；RAM 的讀出端則依次通過另一時鐘選擇單元、并列的第三及第四數(shù)據(jù)緩沖模塊連接外部數(shù)據(jù)接口，且各數(shù)據(jù)緩沖模塊的位數(shù)是RAM的一半，構成雙口RAM式功能結構。
2.根據(jù)權利要求1所述的RGB信號傳輸緩存器，其特征為所述RAM為16位的單口 RAM,各數(shù)據(jù)緩沖模塊的位數(shù)是8位，構成8位雙口 RAM式功能結構。
專利摘要一種RGB信號傳輸緩存器，包括內置RAM及相應的地址總線，該RAM為偶數(shù)位的單口RAM，外部數(shù)據(jù)接口依次通過時鐘選擇單元、并列的第一及第二數(shù)據(jù)緩沖模塊連接RAM的寫入端；RAM 的讀出端則依次通過另一時鐘選擇單元、并列的第三及第四數(shù)據(jù)緩沖模塊連接外部數(shù)據(jù)接口。本實用新型在寫入數(shù)據(jù)時，利用外部奇次時鐘周期先將一半數(shù)據(jù)送入，偶次時鐘周期時將剩余一半數(shù)據(jù)送入并同時將所有數(shù)據(jù)寫入RAM內。讀取時類似，奇次時鐘周期讀出全部數(shù)據(jù)但僅送出一半，偶次時鐘周期時剩余的也一起送出。本實用新型利用單口RAM實現(xiàn)了高速雙口RAM的功能，大大提高了傳輸效率，解決了同時讀寫的沖突，并使成本明顯減少，性價比高。
文檔編號G06F13/38GK201725329SQ20102029533
公開日2011年1月26日 申請日期2010年8月18日 優(yōu)先權日2010年8月18日
發(fā)明者華東, 趙渝青 申請人:溫州育才實業(yè)有限公司