專利名稱：一種降低磁盤陣列上電瞬間功耗的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到計(jì)算機(jī)存儲(chǔ)技術(shù)領(lǐng)域，具體涉及一種降低磁盤陣列上電瞬間功耗的
直O(jiān)
背景技術(shù)：
通常硬盤在上電啟動(dòng)的時(shí)候，瞬間的電流是滿載工作的一倍以上。常規(guī)的3. 5寸 硬盤正常工作功耗在12W 14W左右，SAS硬盤則會(huì)更高，所以在上電瞬間單塊普通硬盤功耗 至少在25W以上，SAS硬盤則更高最高可達(dá)50W以上。在海量存儲(chǔ)應(yīng)用中單個(gè)陣列柜的磁 盤通常都在12 24個(gè)之間，通常為了保證系統(tǒng)的可靠運(yùn)行，不得不在為陣列柜配備大功率 的冗余電源，如使用SATA硬盤時(shí)，12盤位的至少配備兩個(gè)300W冗余電源，24盤位至少配備 600W冗余電源；采用SAS硬盤時(shí)電源的要求更高，直接導(dǎo)致設(shè)備成本居高不下；有些供應(yīng)商 為了降低成本在選用電源時(shí)只考慮硬盤在正常工作下的穩(wěn)態(tài)功耗，上電瞬間的瞬間大功率 完全靠電源本身設(shè)計(jì)的峰值功率來(lái)維持，該種方案難免在長(zhǎng)期使用后出現(xiàn)電源故障及上電 后發(fā)現(xiàn)莫名的丟盤造成不必要的損失。

實(shí)用新型內(nèi)容有鑒于此，為了解決上述問(wèn)題，本實(shí)用新型提出一種降低磁盤陣列上電瞬間功耗 的裝置，可降低磁盤陣列在上電瞬間所需的功耗，使用滿足磁盤陣列正常工作的電源支持 下即可保證系統(tǒng)的穩(wěn)定性。本實(shí)用新型的目的是這樣實(shí)現(xiàn)的一種降低磁盤陣列上電瞬間功耗的裝置，包括 一個(gè)微控制器和至少一個(gè)串行位移邏輯器件，串行位移邏輯器件的控制信號(hào)輸入端與微控 制器的控制信號(hào)輸出端電連接，串行位移邏輯器件的控制信號(hào)輸出端用于與磁盤電源開關(guān) 電路的控制端電連接。進(jìn)一步，所述微控制器為單片機(jī)；進(jìn)一步，所述串行位移邏輯器件為并行輸出/串行輸入位移寄存器；進(jìn)一步，所述串行位移邏輯器件為多個(gè)，多個(gè)串行位移邏輯器件之間依次級(jí)聯(lián)。本實(shí)用新型相對(duì)于現(xiàn)有技術(shù)，具有如下優(yōu)點(diǎn)采用微控制器和至少一個(gè)串行位移 邏輯器件進(jìn)行控制，可采取分時(shí)、分批上電方式使磁盤上電瞬間產(chǎn)生的功耗錯(cuò)峰，在上級(jí) (組)磁盤穩(wěn)定后再進(jìn)行下一級(jí)(組)磁盤的上電，減少磁盤上電瞬間峰值功耗對(duì)電源功率 的需求。本系統(tǒng)采用電子開關(guān)對(duì)后端磁盤的上電進(jìn)行控制，同時(shí)該電子開關(guān)電路串聯(lián)在磁 盤供電電路中。微控制器和并行輸出的串行位移邏輯器件均為獨(dú)立組件，可兼容所有的磁 盤陣列及多磁盤應(yīng)用的系統(tǒng)，無(wú)需對(duì)系統(tǒng)軟件架構(gòu)做任何的改動(dòng)。前端采用的MCU和并行 輸出的串行位移邏輯器件負(fù)責(zé)電子開關(guān)閉合之間的間隔時(shí)間控制和保持。通過(guò)多個(gè)并行輸 出串行的串行位移邏輯器件進(jìn)行級(jí)聯(lián)，可滿足更多的磁盤應(yīng)用。
為了使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本實(shí)用 新型作進(jìn)一步的詳細(xì)描述圖1示出了本實(shí)用新型降低磁盤陣列上電瞬間功耗的裝置的結(jié)構(gòu)示意圖；圖2示出了本實(shí)用新型降低磁盤陣列上電瞬間功耗的裝置的控制流程示意圖。
具體實(shí)施方式
以下將參照附圖，對(duì)本實(shí)用新型的優(yōu)選實(shí)施例進(jìn)行詳細(xì)的描述。參見圖1，降低磁盤陣列上電瞬間功耗的裝置，磁盤陣列錯(cuò)峰上電控制系統(tǒng)，包括 一個(gè)微控制器MCU和多個(gè)串行位移邏輯器件，所述多個(gè)串行位移邏輯器件之間依次級(jí)聯(lián)， 串行位移邏輯器件的控制信號(hào)輸入端與微控制器的控制信號(hào)輸出端電連接，串行位移邏輯 器件的控制信號(hào)輸出端用于連接磁盤(硬盤)的開關(guān)電路的控制端；所述微控制器可采用 單片機(jī)或其它為控制器；所述串行位移邏輯器件采用并行輸出/串行輸入位移寄存器，如 sn74hcl640串行位移邏輯器件根據(jù)MCU發(fā)送的CLK周期進(jìn)行的串行位移，并行輸出進(jìn)行控 制，所述CLK的周期為硬盤上電后趨于穩(wěn)定的時(shí)間間隔，CLK及CLR#統(tǒng)一由MCU提供，數(shù)據(jù) 位(A/B)，第一級(jí)由MCU提供，次級(jí)由上一級(jí)的最后一個(gè)輸出作為數(shù)據(jù)為的輸入。參見圖2，磁盤陣列上電后，MCU開始初始化，CLK為低，CLR#為低，數(shù)據(jù)A/B為低， 此時(shí)串行位移邏輯器件輸出為低，電子開關(guān)電路呈開路狀態(tài)，磁盤后端無(wú)供電。MCU初始化完成后CLR# Pin發(fā)出由低變高的跳變、CLK按照設(shè)定的周期間隔進(jìn)行 跳變(如1S)，數(shù)據(jù)A/B信號(hào)由低變高，并持續(xù)保持狀態(tài)。串行位移邏輯器件收到MCU發(fā)送的信號(hào)后，在數(shù)據(jù)A/B變高后的第一個(gè)CLK周期 上升沿輸出Ql為高電平。電子開關(guān)電路接收到串行位移邏輯器件發(fā)送過(guò)來(lái)的高電平后將 主電源的電源信號(hào)傳送給第一個(gè)(第一組)磁盤，第一個(gè)(第一組)磁盤開始供電。在第一個(gè)(第一組)磁盤上電啟動(dòng)趨于穩(wěn)定時(shí)，CLK同時(shí)正在進(jìn)行下一個(gè)周期的 跳變，在下一個(gè)周期的上升沿串行位移邏輯器件輸出Q2為高電平。電子開關(guān)電路接收到串 行位移邏輯器件發(fā)送過(guò)來(lái)的高電平后將主電源的電源信號(hào)傳送給第二個(gè)(第二組)磁盤， 第二個(gè)(第二組)磁盤開始供電。后續(xù)電子開關(guān)電路依次在每隔一個(gè)CLK周期打開一個(gè)(如圖4所示的邏輯圖關(guān)系 所示)，直至完成所有的供電，完成磁盤的上電任務(wù)。從上述的步驟中可以看出將磁盤進(jìn)行依次，分批上電后在上電過(guò)程中整個(gè)系統(tǒng)在 上電時(shí)的功耗并不是所有硬盤啟動(dòng)時(shí)最大功耗的總和，而保持在基本上硬盤趨于穩(wěn)定時(shí)的 穩(wěn)態(tài)功耗。有效地解決的對(duì)電源瞬間沖擊的問(wèn)題，從而實(shí)現(xiàn)降低成本的同時(shí)提高了系統(tǒng)的 穩(wěn)定性和可靠性。本實(shí)用新型也適用于多磁盤的其它應(yīng)用，如多磁盤的服務(wù)器和工作站等。
權(quán)利要求一種降低磁盤陣列上電瞬間功耗的裝置，其特征在于包括一個(gè)微控制器和至少一個(gè)串行位移邏輯器件，串行位移邏輯器件的控制信號(hào)輸入端與微控制器的控制信號(hào)輸出端電連接，串行位移邏輯器件的控制信號(hào)輸出端用于與磁盤電源開關(guān)電路的控制端電連接。
2.根據(jù)權(quán)利要求1所述的一種降低磁盤陣列上電瞬間功耗的裝置，其特征在于所述 微控制器為單片機(jī)。
3.根據(jù)權(quán)利要求1或2所述的一種降低磁盤陣列上電瞬間功耗的裝置，其特征在于 所述串行位移邏輯器件為并行輸出/串行輸入位移寄存器。
4.根據(jù)權(quán)利要求3所述的一種降低磁盤陣列上電瞬間功耗的裝置，其特征在于所述 串行位移邏輯器件為多個(gè)，多個(gè)串行位移邏輯器件之間依次級(jí)聯(lián)。
專利摘要本實(shí)用新型提出一種降低磁盤陣列上電瞬間功耗的裝置，對(duì)陣列中所有磁盤進(jìn)行錯(cuò)峰上電控制，可降低磁盤陣列在上電瞬間所需的功耗，使用滿足磁盤陣列正常工作的電源支持下即可保證系統(tǒng)的穩(wěn)定性，包括一個(gè)微控制器和至少一個(gè)串行位移邏輯器件，串行位移邏輯器件為多個(gè)時(shí)，串行位移邏輯器件之間依次級(jí)聯(lián)，串行位移邏輯器件的控制信號(hào)輸入端與微控制器的控制信號(hào)輸出端電連接，串行位移邏輯器件的控制信號(hào)輸出端用于連接磁盤電源開關(guān)電路的控制端；本實(shí)用新型也適用于多磁盤的其它應(yīng)用，如多磁盤的服務(wù)器和工作站等。
文檔編號(hào)G06F1/32GK201707642SQ20102022351
公開日2011年1月12日 申請(qǐng)日期2010年6月11日 優(yōu)先權(quán)日2010年6月11日
發(fā)明者劉建成 申請(qǐng)人:深圳華北工控股份有限公司