專利名稱：多處理器計算機(jī)系統(tǒng)中的dmi冗余的制作方法
多處理器計算機(jī)系統(tǒng)中的DMI冗余
背景技術(shù)：
本發(fā)明一般涉及多處理器計算機(jī)平臺領(lǐng)域，尤其涉及用于多處理器計算機(jī)系統(tǒng)中 桌面管理接口(DMI)冗余的裝置、系統(tǒng)和方法。計算機(jī)系統(tǒng)可以具有一個(單)處理器(UP)或多處理器配置。一種類型的多處 理器配置是雙處理器(DP)配置。在多處理器配置中，典型地，處理器中的一個被指定成引 導(dǎo)處理器，當(dāng)計算機(jī)系統(tǒng)啟動之時，該引導(dǎo)處理器是參與啟動過程的唯一處理器。如果該引 導(dǎo)處理器未能啟動該計算機(jī)系統(tǒng)，除非采取其他措施否則該計算機(jī)不會運(yùn)行。需要這樣一 種多處理器計算機(jī)系統(tǒng)，它可以確定引導(dǎo)處理器是否正確運(yùn)作，如果沒有，指定另一個處理 器作為引導(dǎo)處理器。


圖1示出了相關(guān)處理器拓?fù)浣Y(jié)構(gòu)的實例。圖2示出了根據(jù)本發(fā)明的不同方面的具有雙處理器(DP)拓?fù)浣Y(jié)構(gòu)的多處理器平 臺的實例。圖3示出了根據(jù)本發(fā)明的不同方面的具有四處理器拓?fù)浣Y(jié)構(gòu)的多處理器平臺的 另一個實例。圖4示出了根據(jù)本發(fā)明的不同方面的從DP到DP結(jié)構(gòu)轉(zhuǎn)換的流程圖的實例。圖5示出了根據(jù)本發(fā)明的不同方面的從DP到單處理器(UP)結(jié)構(gòu)轉(zhuǎn)換的流程圖的 實例。
具體實施例方式在下面的描述中，無論是否出現(xiàn)在不同實施例中，給予類似組件相同附圖標(biāo)記。為 了將本發(fā)明的實施例以清楚簡明的方式示出，附圖不需按比例，且特定特征以示意性格式 表示。相對一個實施例描述和/或示出的特征，可以被以相同或類似方式用在一個或多個 其他實施例中和/或結(jié)合或替代其他實施例中的特征。根據(jù)本發(fā)明的多個實施例，揭示了一種方法，包括以下方面通過監(jiān)視模塊來監(jiān)視 計算機(jī)的第一處理器的第一處理器不穩(wěn)定性；基于所監(jiān)視到的第一處理器不穩(wěn)定性確定所 述第一處理器是否穩(wěn)定；如果確定第一處理器不穩(wěn)定，通過多路復(fù)用器模塊將運(yùn)行優(yōu)先級 路由到該計算機(jī)的第二處理器，其中第一處理器的第一桌面管理接口以及第二處理器的第 二桌面管理接口與多路復(fù)用器模塊通信，且其中第一處理器和第二處理器通過處理器內(nèi)連 進(jìn)行通信；使用第二處理器運(yùn)行計算機(jī)。根據(jù)本發(fā)明的多個實施例，揭示了一種裝置，包括以下方面第一處理器；第二處 理器，配置用于通過內(nèi)連和第一處理器通信；以及多路復(fù)用器，配置用于將第一處理器的第 一桌面管理接口和第二處理器的第二桌面管理接口多路復(fù)用到平臺控制器集線器。根據(jù)本發(fā)明的多個實施例，揭示了一種裝置，包括以下方面包括插件板的計算 機(jī)，該插件板包括第一處理器；第二處理器，配置用于通過內(nèi)連和第一處理器通信；以及多路復(fù)用器，配置用于多路復(fù)用連接到平臺控制器集線器的第一處理器的第一桌面管理接 口和第二處理器的第二桌面管理接口。這些和其他的特征和特點(diǎn)，以及結(jié)構(gòu)的相關(guān)元件及部件和產(chǎn)品系統(tǒng)的組合的操作 方法和功能，通過考慮以下描述和所附的權(quán)利要求結(jié)合附圖將變得更清晰，這一切構(gòu)成了 說明書的一部分，其中類似的附圖標(biāo)記指定不同附圖中的相對應(yīng)部分?？梢郧宄乩斫猓?圖僅僅是為了圖示和描述的目的而不是對權(quán)利要求的界限的限定。在說明書和權(quán)利要求 中，除非特別說明，單數(shù)的“一個”和“所述”包含了復(fù)數(shù)對象。圖1示出了相關(guān)處理器拓?fù)浣Y(jié)構(gòu)的實例。兩個處理器，105和110通過內(nèi)連相連， 例如類似英特爾的QuickPath內(nèi)連(QPI)的點(diǎn)對點(diǎn)處理器內(nèi)連。處理器105的桌面管理接 口(DMI)連接到平臺控制集線器(PCH) 115，而處理器110的DMI未使用。PCH，也稱I/O控 制器集線器(ICH)或南橋(Southbridge)，是在北橋/南橋(Northbridge/Southbridge)芯 片集計算機(jī)結(jié)構(gòu)中執(zhí)行底板(未示出)的“減緩”能力的芯片。典型地，南橋可以根據(jù)未被 直接連接到CPU而與北橋區(qū)分開。事實上，北橋?qū)⒛蠘蜻B接到CPU。通過使用控制器集成通 道電路，北橋可以將來自輸入/輸出(I/O)單元的信號直接鏈接到CPU，用于數(shù)據(jù)控制和訪 問。在多處理器平臺中，處理器可以是可直接路由(route-through enabled)處理器。 直接路由是特定處理器的非核區(qū)中的包路由機(jī)制。術(shù)語“非核區(qū)”指多核芯片的除核以外 的組件(例如，核的內(nèi)連、總線接口等)。內(nèi)部塊(CSI本地邏輯，源地址解碼塊，全局隊列， 等)中的變化被用于確定包的目的地。作為在每個節(jié)點(diǎn)處理包的替代，確定目的地節(jié)點(diǎn)，并 且“直接路由”或基于目的地地址進(jìn)行處理。圖2示出了根據(jù)本發(fā)明的不同方面的具有雙處理器(DP)拓?fù)浣Y(jié)構(gòu)的多處理器平 臺的實例。在這個實例中，兩個處理器205和210可以通過內(nèi)連連接，諸如點(diǎn)對點(diǎn)處理器內(nèi) 連。例如，點(diǎn)對點(diǎn)內(nèi)連可以是QPI ；然而，也可采用其他合適的處理器內(nèi)連。如圖2所示，處 理器205和210均為可直接路由的處理器；然而，這僅僅是示例的平臺配置。處理器不需要 是可直接路由的。在最初的配置中，兩個處理器205和210之一可以被選為引導(dǎo)處理器。處 理器205的DMI和處理器210的DMI可以被連接到多路復(fù)用器MUX215的輸入。監(jiān)控器220 可與MUX215通信且可被配置為監(jiān)視引導(dǎo)進(jìn)程的情況。控制器230可與監(jiān)控器220、MUX215 或兩者通信，并配置用于指令MUX215來根據(jù)監(jiān)控器220所監(jiān)視的情況將非引導(dǎo)處理器指定 為引導(dǎo)處理器。MUX215的輸出可與PCH225通信。圖3示出了根據(jù)本發(fā)明的不同方面的具有四處理器拓?fù)浣Y(jié)構(gòu)的多處理器平臺的 另一個實例。在這個實例中，四個處理器305、310、315和320可以通過內(nèi)連連接，諸如點(diǎn)對 點(diǎn)處理器內(nèi)連。例如，點(diǎn)對點(diǎn)內(nèi)連可以是QPI ；然而，也可采用其他合適的處理器內(nèi)連。如 圖3所示，處理器305、310、315和320均為可直接路由的處理器；然而，這僅僅是示例的平 臺配置。處理器不需要是可直接路由的。在最初的配置中，四個處理器305、310、315和320 之一可以被選為引導(dǎo)處理器。處理器305、310、315和320的DMI可以被連接到多路復(fù)用器 MUX325的輸入。監(jiān)控器330可與MUX325通信且可被配置為監(jiān)視引導(dǎo)進(jìn)程的情況。控制器 340可與監(jiān)控器330、MUX325或兩者通信，并配置用于指令MUX325來根據(jù)監(jiān)控器330所監(jiān) 視的情況將非引導(dǎo)處理器指定為引導(dǎo)處理器。MUX325的輸出可與PCH335通信。在某些方面，監(jiān)控器220、330可以是時鐘、監(jiān)視器時鐘(watchdog timer)或基IS- iW S ^！ ffj[J zH (baseboard management controller)，或離散狀態(tài)機(jī)(discrete state machine)。例如，監(jiān)視器時鐘可以是計算機(jī)硬件計時裝置，配置用于，如果引導(dǎo)處理器因某 種錯誤情況，如掛起或凍結(jié)，忽視了對監(jiān)視器的正常服務(wù)，則觸發(fā)系統(tǒng)重啟。掛起或凍結(jié)發(fā) 生在引導(dǎo)處理器、計算機(jī)程序或整個系統(tǒng)對用戶輸入不響應(yīng)之時。硬件可以導(dǎo)致計算機(jī)掛 起，因為它是間歇的或因為它與計算機(jī)中的其他硬件不匹配。同樣，硬件也可能隨時間的過 去因為灰塵或熱損壞變得有缺陷。監(jiān)視器可以直接連接到MUX215、325或控制器230、340 或兩者。在某些方面，監(jiān)控器220、330可以是基板管理控制器(BMC)。BMC是植入計算機(jī)底 板的專門的微控制器。BMC是智能平臺管理監(jiān)控(IPMI)結(jié)構(gòu)的智能。BMC管理系統(tǒng)管理軟 件和平臺硬件之間的接口。計算機(jī)系統(tǒng)中安裝的不同類型的傳感器向BMC報告諸如溫度、 散熱風(fēng)扇速度、電源模式、操作系統(tǒng)(OS)狀態(tài)等參數(shù)。BMC監(jiān)控這些傳感器，并且如果任何 參數(shù)不在預(yù)設(shè)限度內(nèi)包括系統(tǒng)潛在的故障，可向MUX215、325或控制器230、340或兩者發(fā) 送警報。計算機(jī)的用戶也可與BMC通信來采取一些糾正的行動，如將系統(tǒng)重啟或循環(huán)供電 使得掛起的OS再次運(yùn)行。連接到BMC的物理接口可包括SMBus總線、RS-232串行控制臺、 地址和數(shù)據(jù)線以及智能平臺總線(IPMB)，使得BMC能夠接收來自系統(tǒng)中其他管理控制器的 IPMI請求消息。在某些方面，監(jiān)控器220、330可以被配置用于通過監(jiān)控各種系統(tǒng)不穩(wěn)定性來監(jiān)控 和確定系統(tǒng)是否穩(wěn)定。例如，系統(tǒng)不穩(wěn)定性可以包括指定的引導(dǎo)處理器是否可以正確引導(dǎo)。 其他系統(tǒng)不穩(wěn)定性可以包括系統(tǒng)在指定的持續(xù)時間期間，例如以分鐘，日或星期的順序，是 否能夠保持穩(wěn)定?？梢砸圆煌绞絹磉M(jìn)行確定。例如，系統(tǒng)不穩(wěn)定性可以由用戶手工/通 過使用硬件和/或軟件實現(xiàn)的監(jiān)視器時鐘的系統(tǒng)觀察的操作來確定，或通過性能數(shù)據(jù)的系 統(tǒng)層面上的日志來管理。其他參數(shù)可以包括確定系統(tǒng)相比期望的狀態(tài)運(yùn)行更慢、電的不穩(wěn) 定性、引導(dǎo)處理器的存儲器錯誤、或DMI或者本地連接到一個或多個處理器的其他平臺接 口上的過多錯誤。在某些方面，弓I導(dǎo)處理器配置可以通過結(jié)構(gòu)基礎(chǔ)在一結(jié)構(gòu)上完成。例如，各種跨接 選擇，諸如，以預(yù)定的方式設(shè)置的處理器輸入的組合，用于向處理器提供指示以當(dāng)它重置之 后配置它自己?？缃舆x擇可以由PLD、FPGA、手動切換、或平臺上的另一個邏輯裝置來控制。 在某些方面，弓I導(dǎo)處理器可以在結(jié)構(gòu)特定基礎(chǔ)上被停用。在某些方面，MUX能以幾種途徑被配置。例如，MUX可以通過PCH集成易管理引擎 (Manageability Engine)、裝板的BMC、通過前面板上的用戶接口手工，或通過現(xiàn)場可編程 門陣列配置(FPGA)或合成可編程邏輯器件(CPLD)，進(jìn)行配置。圖4示出了根據(jù)本發(fā)明的不同方面的從DP到DP結(jié)構(gòu)轉(zhuǎn)換的流程圖的實例。進(jìn)程 在405開始，監(jiān)控器220，330被配置用于監(jiān)測一種情況，例如處理器的運(yùn)行狀態(tài)中的不穩(wěn)定 性。如果沒有監(jiān)測到不穩(wěn)定性，進(jìn)程返回405，監(jiān)測到的不穩(wěn)定性進(jìn)入410。在410，平臺被 掉電，MUX將DIM從插槽0重路由到插槽1。插槽1中的處理器被配置為引導(dǎo)處理器。在 415，系統(tǒng)以DP模式重啟，平臺使用插槽1中被重路由的處理器啟動。圖5示出了根據(jù)本發(fā)明的不同方面的從DP到單處理器(UP)結(jié)構(gòu)轉(zhuǎn)換的流程圖的 實例。進(jìn)程在505開始，監(jiān)控器220，330被配置用于監(jiān)測一種情況，例如處理器的運(yùn)行狀態(tài) 中的不穩(wěn)定性。如果沒有監(jiān)測到不穩(wěn)定性，進(jìn)程返回505，監(jiān)測到的不穩(wěn)定性進(jìn)入510。在
6410，平臺被掉電，MUX將DIM從插槽0重路由到插槽1。插槽1中的處理器被配置為引導(dǎo)處 理器或傳統(tǒng)(legacy)處理器，且插槽0中的處理器停用。在515，系統(tǒng)以UP模式重啟，平臺 使用插槽1中被重路由的處理器啟動。 盡管上面的揭示討論了當(dāng)前認(rèn)為的各種有用實施例，可以理解這些具體內(nèi)容僅僅 是為了那個目的，所附的權(quán)利要求并不被限制在所揭示的實施例中，而是相反，旨在覆蓋所 附權(quán)利要求的精神和范圍之內(nèi)變化和等效安排。
權(quán)利要求
1.一種方法，包括通過監(jiān)視模塊來監(jiān)視計算機(jī)的第一處理器的第一處理器不穩(wěn)定性；基于所監(jiān)視到的所述第一處理器不穩(wěn)定性確定所述第一處理器是否穩(wěn)定；如果確定所述第一處理器不穩(wěn)定，通過多路復(fù)用器模塊將運(yùn)行優(yōu)先級路由到所述計算 機(jī)的第二處理器，其中所述第一處理器的第一桌面管理接口以及所述第二處理器的第二桌 面管理接口與所述多路復(fù)用器模塊通信，且其中所述第一處理器和所述第二處理器通過處 理器內(nèi)連進(jìn)行通信；以及使用所述第二處理器運(yùn)行所述計算機(jī)。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一處理器不穩(wěn)定性包括所述計算機(jī) 中的啟動之前或啟動之后不穩(wěn)定性。
3.如權(quán)利要求1所述的方法，其特征在于，所述監(jiān)視模塊從以下一組中選擇時鐘、監(jiān) 視器時鐘或基板管理控制器，和離散狀態(tài)機(jī)。
4.如權(quán)利要求2所述的方法，其特征在于，所述啟動之前的不穩(wěn)定性包括電源或時鐘 機(jī)制的不穩(wěn)定性。
5.如權(quán)利要求2所述的方法，其特征在于，所述啟動之后的不穩(wěn)定性包括選自以下一 組的不穩(wěn)定性參數(shù)計算機(jī)運(yùn)行持續(xù)時間，所述第一處理器的存儲器錯誤的預(yù)定數(shù)量，以及 對用戶或計算機(jī)活動的計算機(jī)響應(yīng)的預(yù)定水平。
6.如權(quán)利要求1所述的方法，其特征在于，還包括使用第二處理器啟動計算機(jī)。
7.如權(quán)利要求1所述的方法，其特征在于，所述第一處理器的第一桌面管理接口和所 述第二處理器的第二桌面管理接口被安排為通過所述多路復(fù)用器模塊連接到平臺控制器 集線器。
8.如權(quán)利要求1所述的方法，其特征在于，所述計算機(jī)包括與所述多路復(fù)用器模塊通 信的第三處理器和第四處理器。
9.如權(quán)利要求1所述的方法，其特征在于，所述確定包括安排所述第一處理器以指令 所述多路復(fù)用器模塊將運(yùn)行優(yōu)先級路由到所述第二處理器。
10.一種裝置，包括第一處理器；第二處理器，配置用于通過內(nèi)連和所述第一處理器通信；以及多路復(fù)用器，配置用于將所述第一處理器的第一桌面管理接口和所述第二處理器的第 二桌面管理接口多路復(fù)用到平臺控制器集線器。
11.如權(quán)利要求10所述的裝置，其特征在于，還包括監(jiān)控器，配置用于監(jiān)視來自所述多路復(fù)用器的情況。
12.如權(quán)利要求11所述的裝置，其特征在于，還包括控制器，配置用于基于所監(jiān)視的情況選擇哪個處理器是用于啟動所述計算機(jī)的引導(dǎo)處理器。
13.如權(quán)利要求10所述的裝置，其特征在于，所述內(nèi)連是點(diǎn)對點(diǎn)處理器內(nèi)連。
14.如權(quán)利要求10所述的裝置，其特征在于，所述監(jiān)控器從以下一組中選擇時鐘、監(jiān) 視器時鐘或基板管理控制器，和離散狀態(tài)機(jī)。
15.如權(quán)利要求11所述的裝置，其特征在于，所述情況包括所述計算機(jī)中的啟動之前或啟動之后不穩(wěn)定性。
16.如權(quán)利要求15所述的裝置，其特征在于，所述啟動之前的不穩(wěn)定性包括電源或時 鐘機(jī)制的不穩(wěn)定性。
17.如權(quán)利要求11所述的裝置，其特征在于，所述啟動之后的不穩(wěn)定性包括選自以下 一組的不穩(wěn)定性參數(shù)計算機(jī)運(yùn)行持續(xù)時間，所述第一處理器的存儲器錯誤的預(yù)定數(shù)量，以 及對用戶或計算機(jī)活動的計算機(jī)響應(yīng)的預(yù)定水平。
18.一種裝置，包括包括插件板的計算機(jī)，該插件板包括 第一處理器；第二處理器，配置用于通過內(nèi)連和第一處理器通信；以及多路復(fù)用器，配置用于多路復(fù)用連接到平臺控制器集線器的第一處理器的第一桌面管 理接口和第二處理器的第二桌面管理接口。
19.如權(quán)利要求18所述的裝置，其特征在于，還包括 監(jiān)控器，配置用于監(jiān)視來自所述多路復(fù)用器的情況。
20.如權(quán)利要求19所述的裝置，其特征在于，還包括控制器，配置用于基于所監(jiān)視的情況選擇哪個處理器是用于啟動所述計算機(jī)的引導(dǎo)處理器。
全文摘要
根據(jù)本發(fā)明的不同方面，揭示了一種方法和裝置，包括以下方面通過監(jiān)視模塊監(jiān)視計算機(jī)的第一處理器的第一處理器不穩(wěn)定性；基于所監(jiān)視到的第一處理器不穩(wěn)定性確定所述第一處理器是否穩(wěn)定；如果確定第一處理器不穩(wěn)定，通過多路復(fù)用器模塊將運(yùn)行優(yōu)先級路由到該計算機(jī)的第二處理器，其中第一處理器的第一桌面管理接口以及第二處理器的第二桌面管理接口與多路復(fù)用器模塊通信，且其中第一處理器和第二處理器通過處理器內(nèi)連進(jìn)行通信；使用第二處理器運(yùn)行計算機(jī)。
文檔編號G06F11/20GK102110035SQ201010620079
公開日2011年6月29日 申請日期2010年12月21日 優(yōu)先權(quán)日2009年12月22日
發(fā)明者B·凱利, M·J·賈斯帕 申請人:英特爾公司