專利名稱：一種基于soc的微型信息處理模塊的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于SOC的微型信息處理模塊，屬于航天應(yīng)用領(lǐng)域。
背景技術(shù)：
小衛(wèi)星編隊(duì)飛行是目前國(guó)內(nèi)外研究的一塊嶄新的領(lǐng)域，多顆小衛(wèi)星編隊(duì)飛行，共 同執(zhí)行空間任務(wù)，來(lái)完成單顆大衛(wèi)星完成的任務(wù)，可以大大地提高系統(tǒng)的抗干擾性能和抗 摧毀能力。但這同時(shí)對(duì)微小衛(wèi)星的重量、體積、功能密度、功耗等指標(biāo)也提出了新的要求。在 通常的衛(wèi)星設(shè)計(jì)中，星載機(jī)算機(jī)、姿軌控計(jì)算機(jī)、測(cè)控應(yīng)答機(jī)等電子系統(tǒng)分別獨(dú)立，依靠復(fù) 雜的接口進(jìn)行信息的傳輸，這就增大了小衛(wèi)星的重量、體積和功耗，并且分系統(tǒng)間接口設(shè)計(jì) 復(fù)雜，電磁兼容性不好，且分系統(tǒng)間集成、測(cè)試較為復(fù)雜，對(duì)測(cè)試設(shè)備要求較高。

發(fā)明內(nèi)容
本發(fā)明目的是為了解決現(xiàn)有衛(wèi)星電子系統(tǒng)體積大、重量重、功能密度低、接口復(fù)雜 的問(wèn)題，提供了一種基于SOC的微型信息處理模塊。本發(fā)明包括ARM處理器、接口處理器、射頻集成電路、低噪聲放大器及功放模塊和 第一 CAN控制器，ARM處理器的數(shù)據(jù)地址總線與系統(tǒng)總線連接，ARM處理器通過(guò)第一 CAN控制器與 CAN總線連接，接口處理器的數(shù)據(jù)地址總掛接在系統(tǒng)總線上，接口處理器連接在CAN總線 上，接口處理器的射頻通信端口與射頻集成電路的數(shù)據(jù)通信端相連，射頻集成電路的信號(hào) 接收和發(fā)射端通過(guò)低噪聲放大器及功放模塊與天線相連；接口處理器的數(shù)據(jù)輸出輸入端與 ARM處理器的接口數(shù)據(jù)輸入輸出端連接。本發(fā)明的優(yōu)點(diǎn)1)采用了 SOC技術(shù)，將星務(wù)管理功能、姿態(tài)軌道控制、自主導(dǎo)航功能等功能集成于 一體；2)集成了微型航天器的通用功能，實(shí)現(xiàn)了系統(tǒng)資源的優(yōu)化配置與共享，簡(jiǎn)化了系 統(tǒng)接口和集成測(cè)試環(huán)節(jié)；3)具有標(biāo)準(zhǔn)化、可擴(kuò)展的對(duì)外接口，包括CAN總線接口、無(wú)線通信接口、串行接口、 A/D和D/A接口以及供電接口等；4)適應(yīng)不同有效載荷，通過(guò)外部資源的優(yōu)化配置，真正實(shí)現(xiàn)面向有效載荷的一體 化設(shè)計(jì)與柔性化集成；5)具有星間通信能力，滿足微型航天器分布式空間應(yīng)用的需求。


圖1是本發(fā)明所述基于SOC的微型信息處理模塊結(jié)構(gòu)示意圖；圖2是本發(fā)明所述基于SOC的微型信息處理模塊在星上系統(tǒng)上與其它組件的連接 結(jié)構(gòu)示意圖3是接口處理器擴(kuò)展485接口示意圖；圖4是接口處理器擴(kuò)展CAN接口示意圖；圖5是接口處理器擴(kuò)展射頻接口示意圖；圖6是接口處理器擴(kuò)展AD/DA接口示意圖；圖7是ARM處理器和接口處理器的OC命令接口設(shè)計(jì)示意圖。
具體實(shí)施例方式具體實(shí)施方式
一下面結(jié)合圖1至圖7說(shuō)明本實(shí)施方式，本實(shí)施方式所述基于SOC 的微型信息處理模塊包括ARM處理器1、接口處理器2、射頻集成電路3、低噪聲放大器及功 放模塊4和第一 CAN控制器5，ARM處理器1的數(shù)據(jù)總線與系統(tǒng)總線連接，ARM處理器1通過(guò)第一 CAN控制器5將 與CAN總線連接，接口處理器2的數(shù)據(jù)地址總掛接在系統(tǒng)總線上，接口處理器2連接在CAN 總線上，接口處理器2的射頻通信端口與射頻集成電路3的數(shù)據(jù)通信端相連，射頻集成電路 3信號(hào)接收和發(fā)射端與低噪聲放大器及功放模塊4和天線相連；接口處理器2的數(shù)據(jù)輸出 輸入端與ARM處理器1的接口數(shù)據(jù)輸入輸出端連接。本實(shí)施方式所述基于SOC的微型信息處理模塊具有重量小，體積小，高功能密度， 能夠適應(yīng)編隊(duì)飛行環(huán)境的特性，利用嵌入式技術(shù)及SOC技術(shù)，集微型航天器數(shù)據(jù)采集、信息 處理、系統(tǒng)控制、姿態(tài)與軌道測(cè)量、星間與星地通信、自第一運(yùn)行管理和自第一導(dǎo)航功能于 一體的高功能密度通用核心模塊，具有CAN總線和標(biāo)準(zhǔn)化的對(duì)外接口，可以快速靈活地適 配不同有效載荷，實(shí)現(xiàn)面向飛行任務(wù)的柔性化集成；具有批量化生產(chǎn)的優(yōu)勢(shì)，可以實(shí)現(xiàn)微型 航天器研制的低成本和短周期；具有高效的星間通信功能，基于“微型信息處理單元”集成 的多顆微型航天器，可以靈活地實(shí)現(xiàn)分布式空間應(yīng)用，極大地增強(qiáng)了傳統(tǒng)星載電子系統(tǒng)的 計(jì)算及處理能力和功能密度。ARM處理器1采用型號(hào)為AT91FR40162的處理器。型號(hào)為AT91FR40162的ARM處理器1為電子系統(tǒng)的核心，通過(guò)CAN總線向姿態(tài)測(cè) 量組件發(fā)送指令，并采集姿態(tài)測(cè)量組件的數(shù)據(jù)進(jìn)行姿態(tài)計(jì)算，并通過(guò)數(shù)據(jù)及通信狀態(tài)等對(duì) 姿態(tài)測(cè)量組件的狀態(tài)進(jìn)行判斷，根據(jù)狀態(tài)完成姿態(tài)測(cè)量組件的管理；同時(shí)，作為載荷通過(guò)串 口 484總線與星載計(jì)算機(jī)通信，接收星載計(jì)算機(jī)的管理。ARM處理器1內(nèi)嵌了 UC0S II實(shí)時(shí) 操作系統(tǒng)，實(shí)現(xiàn)了 485總線通信、姿態(tài)計(jì)算與姿態(tài)測(cè)量組件管理等的多任務(wù)管理。接口處理器2采用C8051F040型號(hào)單片機(jī)。接口處理器2可擴(kuò)展多種接口，ARM處 理器1本身也具有一些接口，具體包括以下幾種1) USARTO 異步串行接口 (P0. 0 =TXDO, P0. 1 =RXDO)，用于系統(tǒng)總線接口，外擴(kuò) MAX483 器件，采用 P0. 4 (#RE)，P0. 5 (TE)，P0. 6 (#RE)控制 MAX483 的收發(fā)使能。2)CAN接口 CAN總線選用內(nèi)部CAN總線，CAN控制器接口芯片選用82C250，82C250 的RS引腳接P4. 1。如圖4所示，通過(guò)CAN總線管理姿態(tài)測(cè)量組件，采集姿態(tài)測(cè)量組件的參 數(shù)進(jìn)行計(jì)算，并對(duì)姿態(tài)測(cè)量組件實(shí)施自主管理；3)射頻接口 P2. 0 (CE-T)，Ρ2. 1 (CS-T)，Ρ2. 2 (DATA-T)，Ρ2. 3 (CLKl-T)， Ρ2. 4 (CE-R)，Ρ2. 5 (CS-R)，Ρ2. 6 (DATA-R)，Ρ2. 7 (CLKl-R)，Ρ4. 0 (DRl-R)。4) USARTl 異步串行接口 (Ρ0. 2 :TXD0, Ρ0. 3 :RXD0)，用于與 AT91FR40162 的串行接口通信，直接互連即可。5) A/D，用于電壓等模擬量采集，A/D提供電壓測(cè)量輸入(1_4路)；6) OC 接口AT91 與 C8051 聯(lián)合提供 OC 接口；7)內(nèi)部溫度傳感器，占用一路AD，采集溫度信息，可根據(jù)溫度信息進(jìn)行溫度控制；8)485總線，通過(guò)串口 485總線接收?qǐng)?zhí)行來(lái)自星載計(jì)算機(jī)的指令，并可采集整星電 源分系統(tǒng)、姿軌控分系統(tǒng)及其他系統(tǒng)的參數(shù)。接口處理器2的可擴(kuò)展對(duì)外接口包括CAN總線接口、485總線接口、A/D轉(zhuǎn)換接口、 D/A轉(zhuǎn)換接口、OC接口及射頻通信接口。它還包括單片機(jī)6和第二 CAN控制器7，單片機(jī)6 —端掛接在系統(tǒng)總線上，單片機(jī) 6通過(guò)第二 CAN控制器7將另一端掛接在CAN總線上。單片機(jī)6采用型號(hào)為80C31的單片 機(jī)。80C31為冗余設(shè)計(jì)，作為系統(tǒng)可靠性的保障，當(dāng)C8051和AT91故障時(shí)，仍可完成姿 態(tài)測(cè)量組件數(shù)據(jù)的管理功能，使系統(tǒng)正常運(yùn)行。80C31是INTEL公司MCS-51系列單片機(jī)中最基本的產(chǎn)品，它采用INTEL公司可靠 的CHMOS工藝技術(shù)制造的高性能8位單片機(jī)，屬于標(biāo)準(zhǔn)的MCS-51的HCMOS產(chǎn)品。它結(jié)合了 HMOS的高速和高密度技術(shù)及CHMOS的低功耗特征，標(biāo)準(zhǔn)MCS-51單片機(jī)的體系結(jié)構(gòu)和指令系統(tǒng)。80C31內(nèi)置中央處理單元、1 字節(jié)內(nèi)部數(shù)據(jù)存儲(chǔ)器RAM、32個(gè)雙向輸入/輸出(I/ 0) 口、2個(gè)16位定時(shí)/計(jì)數(shù)器和5個(gè)兩級(jí)中斷結(jié)構(gòu)，一個(gè)全雙工串行通信口，片內(nèi)時(shí)鐘振蕩 電路。但80C31片內(nèi)并無(wú)程序存儲(chǔ)器，需外接ROM。此外，80C31還可工作于低功耗模式，可通過(guò)兩種軟件選擇空閑和掉電模式。在空 閑模式下凍結(jié)CPU而RAM定時(shí)器、串行口和中斷系統(tǒng)維持其功能。掉電模式下，保存RAM數(shù) 據(jù)，時(shí)鐘振蕩停止，同時(shí)停止芯片內(nèi)其它功能。80C31有PDIPGOpin)和PLC(^44pin)兩種 封裝形式。射頻集成電路3由發(fā)射模塊和接收模塊集成，發(fā)射模塊和接收模塊的核心器件均 采用nRFMOl射頻芯片。射頻單元具有單獨(dú)的DC-DC模塊供電，通過(guò)OC門控制DC-DC模塊開(kāi)關(guān)。開(kāi)關(guān)由 AT91FR40162及C8051F040聯(lián)合控制，以保證能夠可靠地實(shí)現(xiàn)電源控制。由于兩條OC命令需要驅(qū)動(dòng)繼電器工作，因此需要一定的電流驅(qū)動(dòng)及較高的母線 電壓接口。為了滿足控制要求，在P 口后面加一級(jí)驅(qū)動(dòng)電路，采用KG25A進(jìn)行驅(qū)動(dòng)，為了考 慮晶體管單點(diǎn)短路失效模式的影響，采用串聯(lián)方式進(jìn)行控制，如圖7所示。在該電路中，如 果某個(gè)晶體管的CE極之間發(fā)生短路，則另一個(gè)晶體管仍然可以工作，控制信號(hào)P13(或P20) 同時(shí)連接在2只晶體管的基極。當(dāng)控制信號(hào)為高電平時(shí)，2只晶體管同時(shí)處于飽和工作狀 態(tài)，CE導(dǎo)通，從而使繼電器處于加電狀態(tài)，當(dāng)控制信號(hào)為低電平時(shí)，CE間處于截止?fàn)顟B(tài)，繼 電器無(wú)電流通過(guò)，繼電器不會(huì)動(dòng)作。OC命令是單片機(jī)相關(guān)的概念，輸出比較的作用是用程序的方法在特定的時(shí)刻輸出 需要的電平，實(shí)現(xiàn)對(duì)外部電路的控制。
權(quán)利要求
1.一種基于SOC的微型信息處理模塊，其特征在于，它包括ARM處理器(1)、接口處理 器(2)、射頻集成電路(3)、低噪聲放大器及功放模塊(4)和第一 CAN控制器(5)，ARM處理器(1)的數(shù)據(jù)總線與系統(tǒng)總線連接，ARM處理器(1)通過(guò)第一 CAN控制器(5) 將與CAN總線連接，接口處理器(2)的數(shù)據(jù)地址總掛接在系統(tǒng)總線上，接口處理器(2)連接 在CAN總線上，接口處理器(2)的射頻通信端口與射頻集成電路(3)的數(shù)據(jù)通信端相連，射 頻集成電路(3)信號(hào)接收和發(fā)射端與低噪聲放大器及功放模塊(4)和天線相連；接口處理 器⑵的數(shù)據(jù)輸出輸入端與ARM處理器⑴的接口數(shù)據(jù)輸入輸出端連接。
2.基于權(quán)利要求1所述的一種基于SOC的微型信息處理模塊，其特征在于，它還包括 單片機(jī)(6)和第二 CAN控制器(7)，單片機(jī)(6)的數(shù)據(jù)地址總線掛接在系統(tǒng)總線上，單片機(jī) (6)通過(guò)第二 CAN控制器(7)與CAN總線連接。
3.基于權(quán)利要求1所述的一種基于SOC的微型信息處理模塊，其特征在于，單片機(jī)(6) 采用型號(hào)為80C31的單片機(jī)。
4.基于權(quán)利要求1所述的一種基于SOC的微型信息處理模塊，其特征在于，射頻集成電 路(3)由發(fā)射模塊和接收模塊集成，發(fā)射模塊和接收模塊的核心器件均采用riRF2401射頻芯片。
5.基于權(quán)利要求1所述的一種基于SOC的微型信息處理模塊，其特征在于，ARM處理器(1)采用型號(hào)為AT91FR40162的處理器。
6.基于權(quán)利要求1所述的一種基于SOC的微型信息處理模塊，其特征在于，接口處理器(2)采用C8051F040型號(hào)單片機(jī)。
7.基于權(quán)利要求6所述的一種基于SOC的微型信息處理模塊，其特征在于，接口處理 器(2)的可擴(kuò)展對(duì)外接口包括CAN總線接口、485總線接口、A/D轉(zhuǎn)換接口、D/A轉(zhuǎn)換接口、 OC接口及射頻通信接口。
全文摘要
一種基于SOC的微型信息處理模塊，屬于航天應(yīng)用領(lǐng)域，本發(fā)明為解決現(xiàn)有衛(wèi)星電子系統(tǒng)體積大、重量重、功能密度低、接口復(fù)雜的問(wèn)題。本發(fā)明包括ARM處理器、接口處理器、射頻集成電路、低噪聲放大器及功放模塊和第一CAN控制器，ARM處理器的數(shù)據(jù)地址總線與系統(tǒng)總線連接，ARM處理器通過(guò)第一CAN控制器與CAN總線連接，接口處理器的數(shù)據(jù)地址總掛接在系統(tǒng)總線上，接口處理器連接在CAN總線上，接口處理器的射頻通信端口與射頻集成電路的數(shù)據(jù)通信端相連，射頻集成電路的信號(hào)接收和發(fā)射端通過(guò)低噪聲放大器及功放模塊與天線相連；接口處理器的數(shù)據(jù)輸出輸入端與ARM處理器的接口數(shù)據(jù)輸入輸出端連接。
文檔編號(hào)G06F15/76GK102096657SQ20101058676
公開(kāi)日2011年6月15日 申請(qǐng)日期2010年12月14日 優(yōu)先權(quán)日2010年12月14日
發(fā)明者徐國(guó)棟, 曹星慧, 李化義, 潘瑞, 董立珉 申請(qǐng)人:哈爾濱工業(yè)大學(xué)