專利名稱：一種模式可動態(tài)配置的圖像高斯濾波方法及實現(xiàn)裝置的制作方法
技術(shù)領域：
本發(fā)明涉及能實現(xiàn)模式可動態(tài)配置的圖像高斯濾波的技術(shù)，具體地說是一種模式可動態(tài)配置的圖像高斯濾波方法及實現(xiàn)裝置。
背景技術(shù)：
圖像濾波技術(shù)始終是圖像處理研究領域中一項重要的技術(shù)，其在具體的工程應用中具有重要的應用價值。含有噪聲的圖像就不再是我們所希望的那樣，而是在圖像中隨機地含有很多局部高頻信息，這對我們進行后續(xù)的其他處理及應用帶來很多問題。圖像中存在的最普遍的一種噪聲就是高斯噪聲，即一種均值為零服從正態(tài)分布的噪聲。線性平滑濾波去除高斯噪聲的效果很好，且在大多數(shù)情況下對于去除其他類型的噪聲也有很好的效果。線性濾波使用連續(xù)窗函數(shù)內(nèi)像素加權(quán)和來實現(xiàn)濾波，而高斯濾波方法就是一類根據(jù)高斯函數(shù)的形狀來選擇權(quán)值的線性平滑濾波方法，高斯濾波對于抑制服從正態(tài)分布的噪聲非常有效。同時由于高斯濾波具有可分離性及對稱性等諸多特性，使得較大尺寸的高斯濾波得以在工程中有效地實現(xiàn)。在實際的工程應用中，高斯濾波卷積核的大小一般情況下是事先確定好的，這樣常常需要根據(jù)所要處理圖像的大小不同而動態(tài)地選擇高斯濾波之后圖像的大小。比如要處理的圖像相對于高斯濾波卷積核來說較大，人們可能希望得到去除某些無效濾波數(shù)據(jù)之后的濾波圖像；而對于那些要處理的圖像相對于高斯濾波卷積核來說較小的應用，反而希望濾波之后圖像包含那些無效濾波數(shù)據(jù)以便濾波之后的圖像不至于過小而影響之后的應用。這樣使用者根據(jù)不同的需要設計了一種模式可動態(tài)地將高斯濾波模塊， 可配置成放大模式、相等模式、縮小模式三種不同的使用方式，分別得到放大的、同樣大小的、縮小的高斯濾波之后的圖像。目前尚沒有模式可動態(tài)配置的高斯濾波方法及在FPGA器件中實現(xiàn)的報導。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)中圖像高斯濾波方法存在配置方式不靈活等不足之處，本發(fā)明要解決的技術(shù)問題是提供一種低成本，高靈活性的模式可動態(tài)配置的圖像高斯濾波方法及實現(xiàn)
直ο為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是本發(fā)明一種模式可動態(tài)配置的圖像高斯濾波方法包括以下步驟利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式；在相應濾波模式下，利用高斯卷積核的可分離性將二維圖像高斯濾波過程分解為兩個一維圖像高斯濾波過程，先進行其中一個維度方向進行高斯濾波，并將此高斯濾波數(shù)據(jù)緩存在FPGA內(nèi)部的存儲器中，再進行另一個維度方向的高斯濾波，對該維度方向的高斯濾波進行移位處理，得到該濾波模式下最終的高斯濾波圖像。所述濾波模式包括放大模式、相等模式以及縮小模式，當處理圖像大小為mXm，高斯卷積核大小為nXn時，放大模式得到(m+n-1) X (m+n-1)大小的圖像，相等模式得到mXm大小的圖像，縮小模式得到(m-n+1) X (m-n+1)大小的圖像，m、η的單位為像素。所述利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式過程如下在可編程邏輯門陣列中生成具有行向移位寄存器、列向移位寄存器、濾波參數(shù)設置模塊、列向多路選擇器以及行向多路選擇器的濾波控制模塊；濾波參數(shù)設置模塊通過接收使用者設置的處理圖像的起始和結(jié)束位置，產(chǎn)生行向縮小、行向相等、行向放大及列向使能信號；列向使能信號通過列向移位寄存器產(chǎn)生列方向的各級像素時鐘延時信號用于列向濾波數(shù)據(jù)緩存控制；通過列向使能信號生成列向縮小、列向相等、列向放大信號以及濾波使能信號；通過對濾波模式輸入接口的選擇，將行向縮小、行向相等、行向放大、列向使能信號、列向縮小、列向相等、列向放大信號以及濾波使能信號進行邏輯運算，產(chǎn)生包括放大模式、相等模式以及縮小模式在內(nèi)的三種濾波模式。所述邏輯運算為在濾波控制模塊中，兩個列向延時信號相與產(chǎn)生列向縮小信號作為縮小模式的輸入信號，再利用上述兩個列向延時信號相或產(chǎn)生列向放大信號作為放大模式的輸入信號， 利用第三個列向延時信號產(chǎn)生列向相等信號作為相等模式的輸入信號，利用第四個列向延時信號與列向使能信號相或產(chǎn)生列向計算使能信號，作為列向濾波模塊的濾波使能信號。兩個一維方向高斯濾波過程相同，其中對一個維度方向進行高斯濾波步驟如下在可編程邏輯門陣列中生成具有多個列向寄存器、多個列向加法器、多個列向乘法器以及列向并行累加器的列向濾波模塊；在列向濾波模塊中，多個列向寄存器利用各級列向延時信號得到列向圖像數(shù)據(jù)的多級緩存；利用高斯卷積核的對稱性，將濾波系數(shù)相同的緩存通過列向加法器相加得到結(jié)果，具有單獨的濾波系數(shù)的緩存通過列向寄存器再作一級緩存；將該級緩存結(jié)果與濾波系數(shù)相同的緩存通過列向加法器相加得到的結(jié)果乘以各自的濾波系數(shù)；上述乘以各自的濾波系數(shù)后的結(jié)果通過列向并行累加器相加，得到列方向的高斯濾波結(jié)果。本發(fā)明一種模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置包括電源管理單元，其電源輸出端與裝置中各個器件的工作電源端相連；時鐘管理單元，其時鐘信號輸出端與FPGA、視頻解碼器及視頻編碼器的時鐘輸入端相連；復位管理單元，其復位信號輸出端與FPGA、視頻解碼器以視頻編碼器的復位信號輸入端相連；視頻解碼器，其輸出端與FPGA的數(shù)據(jù)輸入端以及行場同步信號輸入端相連；視頻編碼器，輸入端與FPGA的數(shù)據(jù)輸出端相連；FLASH存儲器，其輸出端與FPGA數(shù)據(jù)輸入端相連；所述FPGA內(nèi)具有濾波控制模塊、列向濾波模塊、行緩存模塊以及行向濾波模塊， 其中濾波控制模塊接收使用者選擇的濾波模式及處理圖像的起始和結(jié)束的位置信號，產(chǎn)生各種濾波控制使能信號至列向濾波模塊；列向濾波模塊對圖像進行列方向上的一維高斯濾波，濾波結(jié)果送至行緩存模塊；行緩存模塊的輸出端接至行向濾波模塊。所述濾波控制模塊內(nèi)具有行向移位寄存器、列向移位寄存器、濾波參數(shù)設置模塊、 列向多路選擇器以及行向多路選擇器，其中濾波參數(shù)設置模塊通過接收使用者設置的處理圖像的起始和結(jié)束位置信號，產(chǎn)生列向使能信號及三種行向濾波模式信號輸出至列向移位寄存器；列向移位寄存器、列向移位寄存器產(chǎn)生列方向的各級像素時鐘延時信號，送至列向及行向多路選擇器；列向及行向多路選擇器產(chǎn)生的濾波使能信號輸出至列向濾波模塊。列向濾波模塊具有多個列向寄存器、多個列向加法器、多個列向乘法器以及列向并行累加器，其中多個列向寄存器分別接受圖像數(shù)據(jù)進行緩存，輸出端分別接至自列向加法器及列向寄存器，列向加法器及列向寄存器的輸出端分別與列向乘法器及另外的列向寄存器相連；列向乘法器的輸出端及列向寄存器的輸出端同時接至列向并行累加器的輸入端，列向并行累加器的輸出端接至行緩存模塊。所述行緩存模塊為FPGA的內(nèi)部存儲器，緩存的結(jié)果輸出至行向濾波模塊。本發(fā)明具有以下有益效果及優(yōu)點1.使用方式靈活。使用者可根據(jù)使用中的不同需要動態(tài)地將高斯濾波模塊配置成不同的使用方式而無需進行多個設計，極大地增強了使用的靈活性，減小了開發(fā)的難度，縮短了開發(fā)周期。2.實時性。本發(fā)明利用FPGA中集成的乘法器宏單元模塊完成高斯濾波中的乘法運算，減少了邏輯單元的使用，縮小了圖像處理的延時，實時完成圖像高斯濾波。3.增強實用性。本發(fā)明利用高斯卷積核的可分離性和對稱性，將二維圖像的高斯濾波分離成兩個一維的圖像高斯濾波，使得高斯濾波的計算量從n2m2次運算縮減為nm2次運算，將所需乘法器的個數(shù)從η2個縮減為(n-1)個，大幅度減少了運算量，使得較大尺寸的高斯濾波得以在工程中有效地實現(xiàn)，增強了高斯濾波在工程中的實用性。


圖1為本發(fā)明實現(xiàn)裝置電路結(jié)構(gòu)原理圖；圖2為本發(fā)明方法實現(xiàn)原理圖；圖3為本發(fā)明裝置中濾波控制模塊實現(xiàn)原理圖；圖4為本發(fā)明裝置中列向濾波模塊實現(xiàn)原理圖；圖5為本發(fā)明裝置中行向濾波模塊實現(xiàn)原理圖。
具體實施例方式本發(fā)明模式可動態(tài)配置的圖像高斯濾波方法包括以下步驟利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式；在相應濾波模式下，利用高斯卷積核的可分離性將二維圖像高斯濾波過程分解為兩個一維圖像高斯濾波過程，先進行其中一個維度方向進行高斯濾波，并將此高斯濾波數(shù)據(jù)緩存在FPGA內(nèi)部的存儲器中，再進行另一個維度方向的高斯濾波，對該維度方向的高斯濾波進行移位處理，得到該濾波模式下最終的高斯濾波圖像。濾波模式包括放大模式、相等模式以及縮小模式，當處理圖像大小為mXm，高斯卷積核大小為nXn時，放大模式得到(m+n-1) X (m+η-Ι)大小的圖像，相等模式得到mXm大小的圖像，縮小模式得到(m-n+1) X (m-n+1)大小的圖像，m、η的單位為像素。利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式過程如下在可編程邏輯門陣列中生成具有行向移位寄存器、列向移位寄存器、濾波參數(shù)設置模塊、列向多路選擇器以及行向多路選擇器的濾波控制模塊；濾波參數(shù)設置模塊通過接收使用者設置的處理圖像的起始和結(jié)束位置，產(chǎn)生行向縮小、行向相等、行向放大及列向使能信號；列向使能信號通過列向移位寄存器產(chǎn)生列方向的各級像素時鐘延時信號用于列向濾波數(shù)據(jù)緩存控制；通過列向使能信號生成列向縮小、列向相等、列向放大信號以及濾波使能信號；通過對濾波模式輸入接口的選擇，將行向縮小、行向相等、行向放大、列向使能信號、列向縮小、列向相等、列向放大信號以及濾波使能信號進行邏輯運算，產(chǎn)生包括放大模式、相等模式以及縮小模式在內(nèi)的三種濾波模式。邏輯運算為在濾波控制模塊中，兩個列向延時信號相與產(chǎn)生列向縮小信號作為縮小模式的輸入信號，再利用上述兩個列向延時信號相或產(chǎn)生列向放大信號作為放大模式的輸入信號， 利用第三個列向延時信號產(chǎn)生列向相等信號作為相等模式的輸入信號，利用第四個列向延時信號與列向使能信號相或產(chǎn)生列向計算使能信號，作為列向濾波模塊的濾波使能信號。兩個一維方向高斯濾波過程相同，其中對一個維度方向進行高斯濾波步驟如下在可編程邏輯門陣列中生成具有多個列向寄存器、多個列向加法器、多個列向乘法器以及列向并行累加器的列向濾波模塊；在列向濾波模塊中，多個列向寄存器利用各級列向延時信號得到列向圖像數(shù)據(jù)的多級緩存；利用高斯卷積核的對稱性，將濾波系數(shù)相同的緩存通過列向加法器相加得到結(jié)果，具有單獨的濾波系數(shù)的緩存通過列向寄存器再作一級緩存；將該級緩存結(jié)果與濾波系數(shù)相同的緩存通過列向加法器相加得到的結(jié)果乘以各自的濾波系數(shù)；上述乘以各自的濾波系數(shù)后的結(jié)果通過列向并行累加器相加，得到列方向的高斯濾波結(jié)果。如圖1所示，本發(fā)明裝置以FPGA Ul為核心，通過實施模式可動態(tài)配置的圖像高斯濾波方法完成模式可動態(tài)配置的圖像高斯濾波。發(fā)明裝置包括電源管理單元U2，為裝置上的各個器件提供電壓和電流；時鐘管理單元U3，為FPGA、視頻解碼器、視頻編碼器提供時鐘信號；復位管理單元U4，為FPGA、視頻解碼器、視頻編碼器提供復位信號；視頻解碼器TO，為 FPGA提供數(shù)字化之后的視頻數(shù)據(jù)流及行場同步信號；視頻編碼器TO，接收經(jīng)高斯濾波之后的視頻數(shù)據(jù)流并轉(zhuǎn)化為模擬視頻輸出；FLASH存儲器U7，用來存儲FPGAUl的下載配置文件。如圖2所示，所述FPGA Ul內(nèi)包含濾波控制模塊U8，列向濾波模塊U9，行緩存模塊 U10，行向濾波模塊U11。濾波控制模塊U8接收使用者選擇的濾波模式及處理圖像的起始和
7結(jié)束位置，產(chǎn)生各種濾波控制使能信號。列向濾波模塊U9先進行圖像列方向上的一維高斯濾波，將一維濾波數(shù)據(jù)通過行緩存模塊UlO作(n-1)行的緩存，連同當前行的一維高斯濾波數(shù)據(jù)共η行數(shù)據(jù)一起送給行向濾波模塊Ull完成高斯濾波。如圖3所示，所述濾波控制模塊U8內(nèi)包含行向移位寄存器U12，列向移位寄存器 U13,濾波參數(shù)設置模塊U14，列向多路選擇器U15及行向多路選擇器U16。其中濾波參數(shù)設置模塊U14通過接收使用者設置的處理圖像的起始和結(jié)束位置，產(chǎn)生行向縮小、行向相等、 行向放大及列向使能信號。列向使能信號通過列向移位寄存器U13產(chǎn)生出列方向的各級像素時鐘延時信號用于列向濾波數(shù)據(jù)緩存控制，同時利用列向延時[2]與列向延時[8]相與產(chǎn)生列向縮小信號，利用列向延時[5]產(chǎn)生列向相等信號，利用列向延時[2]與列向延時 [8]相或產(chǎn)生列向放大信號，利用列向延時[7]與列向使能信號相或產(chǎn)生列向計算使能信號作為列向濾波模塊U9的濾波使能信號。列向放大信號同時作為存儲使能信號控制行緩存的存儲。通過選擇濾波模式控制列向及行向的多路選擇器U15和U16分別得到列向濾波模式和行向濾波模式，這兩個信號相與得到濾波使能信號。濾波使能信號通過行向移位寄存器U12產(chǎn)生出行方向各級像素時鐘延時信號用于行向濾波控制，并利用行向延時[2]作為最終的高斯濾波圖像數(shù)據(jù)流輸出使能信號。如圖4所示，所述列向濾波模塊U9內(nèi)包含第一 八列向寄存器U17 U24，第一 三列向加法器U25 U27，第一 三列向乘法器U28 U30，列向并行累加器U31。其中第一 六列向寄存器U17 U22利用各級列向延時信號得到列向圖像數(shù)據(jù)的六級緩存。利用高斯卷積核的對稱性，將濾波系數(shù)相同的第一級緩存、第五級緩存通過第三列向加法器U27 相加得到結(jié)果“列相加26”，第二級緩存、第四級緩存通過第二列向加法器U26相加得到結(jié)果“列相加35”，第六級緩存和當前列向圖像數(shù)據(jù)通過第一列向加法器U25相加得到結(jié)果 “列相加17”，第三級緩存由于具有單獨的濾波系數(shù)通過第七列向寄存器U23作一級緩存得到結(jié)果“列相加4”。“列相加35”、“列相加4”和“列相加26”的結(jié)果通過第一 三列向乘法器U28 U30乘以各自的濾波系數(shù)得到結(jié)果“列相乘35”、“列相乘4”以及“列相乘26”。 由于高斯卷積核的第一個和最后一個系數(shù)都是1，這樣直接將“列相加17”的結(jié)果通過第八列向寄存器U24作一級緩存得到結(jié)果“列相乘17”，從而減少了一個乘法器宏單元模塊的使用。四個列相乘結(jié)果通過列向并行累加器U31相加，得到列方向的高斯濾波結(jié)果。如圖5所示，所述行向濾波模塊Ull內(nèi)包含第一 三行向加法器U32 U34，第一 二行向寄存器U35 U36，第一 三行向乘法器U37 U39以及行向并行加法器U40。 行緩存模塊UlO緩存的(n-1)行濾波數(shù)據(jù)連通當前行的濾波數(shù)據(jù)在濾波使能信號控制下并行地送給行向濾波模塊U11。利用高斯卷積核的對稱性，將濾波系數(shù)相同的“濾波延時1行” 和“濾波延時5行”通過行向第三行向加法器U34相加得到結(jié)果“行相加26”、“濾波延時2 行”和“濾波延時4行”，“行相加26”、“濾波延時2行”和“濾波延時4行”通過第二行向加法器U33相加得到結(jié)果“行相加35”、“濾波延時6行”和“列向濾波輸出”，“行相加35”、“濾波延時6行”和“列向濾波輸出，，通過第一行向加法器U32相加得到結(jié)果“行相加17”，“濾波延時3行”由于具有單獨的濾波系數(shù)通過第一行向寄存器U35作一級緩存得到結(jié)果“行相加4”?！靶邢嗉?5”、“行相加4”和“行相加26”的結(jié)果通過第一 三行向乘法器U37 U39乘以各自的濾波系數(shù)得到結(jié)果“行相乘35”、“行相乘4”和“行相乘26”。由于高斯卷積核的第一個和最后一個系數(shù)都是1，這樣直接將“行相加17”的結(jié)果通過第二行向寄存器U36作一級緩存得到結(jié)果“行相乘17”從而減少了一個乘法器宏單元模塊的使用。四個行相乘結(jié)果通過行向并行累加器U40相加，并通過移位除以一個總的系數(shù)最終得到高斯濾波結(jié)果?！盀V波延時1 6行”均來自行緩存模塊U10。本發(fā)明裝置的現(xiàn)實方法如下利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式；在相應濾波模式下，利用高斯卷積核的可分離性將二維圖像高斯濾波過程分解為兩個一維圖像高斯濾波過程，先進行其中一個維度方向進行高斯濾波，并將此高斯濾波數(shù)據(jù)緩存在FPGA內(nèi)部的存儲器中，再進行另一個維度方向的高斯濾波，對該維度方向的高斯濾波進行移位處理，得到該濾波模式下最終的高斯濾波圖像。所述濾波模式包括放大模式、相等模式以及縮小模式，當處理圖像大小為mXm，高斯卷積核大小為nXn時，放大模式得到(m+n-1) X (m+n-1)大小的圖像，相等模式得到mXm 大小的圖像，縮小模式得到(m-n+1) X (m-n+1)大小的圖像，m、η的單位為像素。本實施例以處理圖像大小為mXm，卷積核大小為ηΧη(η = 7)為例，經(jīng)高斯濾波后，放大模式得到(m+n-1) X (m+n-1)大小的圖像，相等模式得到mXm大小的圖像，縮小模式得到(m-n+1) X (m-n+1)大小的圖像。利用高斯卷積核的可分離性把二維的圖像高斯濾波轉(zhuǎn)化成兩個一維的圖像高斯濾波，先進行列方向的一維高斯濾波，利用FPGA內(nèi)部的存儲器將一維濾波數(shù)據(jù)作(n-1)行的緩存，再進行行方向高斯濾波，最后經(jīng)過移位處理得到高斯濾波后的圖像。利用高斯卷積核的對稱性將乘法運算轉(zhuǎn)換為加法運算，減少了 FPGA中寶貴的乘法器宏單元模塊的使用量。其中高斯濾波中的乘法運算采用FPGA中的乘法器宏單元模塊來完成，減少了邏輯單元的使用，縮小了圖像處理的延時。
權(quán)利要求
1.一種模式可動態(tài)配置的圖像高斯濾波方法，其特征在于包括以下步驟利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式；在相應濾波模式下，利用高斯卷積核的可分離性將二維圖像高斯濾波過程分解為兩個一維圖像高斯濾波過程，先進行其中一個維度方向進行高斯濾波，并將此高斯濾波數(shù)據(jù)緩存在FPGA內(nèi)部的存儲器中，再進行另一個維度方向的高斯濾波，對該維度方向的高斯濾波進行移位處理，得到該濾波模式下最終的高斯濾波圖像。
2.按權(quán)利要求1所述的模式可動態(tài)配置的圖像高斯濾波方法，其特征在于所述濾波模式包括放大模式、相等模式以及縮小模式，當處理圖像大小為mXm，高斯卷積核大小為 nXn時，放大模式得到(m+n-1) X (m+η-Ι)大小的圖像，相等模式得到mXm大小的圖像，縮小模式得到(m-n+1) X (m-n+1)大小的圖像，m、η的單位為像素。
3.按權(quán)利要求1所述的模式可動態(tài)配置的圖像高斯濾波方法，其特征在于所述利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式過程如下在可編程邏輯門陣列中生成具有行向移位寄存器、列向移位寄存器、濾波參數(shù)設置模塊、列向多路選擇器以及行向多路選擇器的濾波控制模塊；濾波參數(shù)設置模塊通過接收使用者設置的處理圖像的起始和結(jié)束位置，產(chǎn)生行向縮小、行向相等、行向放大及列向使能信號；列向使能信號通過列向移位寄存器產(chǎn)生列方向的各級像素時鐘延時信號用于列向濾波數(shù)據(jù)緩存控制；通過列向使能信號生成列向縮小、列向相等、列向放大信號以及濾波使能信號；通過對濾波模式輸入接口的選擇，將行向縮小、行向相等、行向放大、列向使能信號、列向縮小、列向相等、列向放大信號以及濾波使能信號進行邏輯運算，產(chǎn)生包括放大模式、相等模式以及縮小模式在內(nèi)的三種濾波模式。
4.按權(quán)利要求3所述的模式可動態(tài)配置的圖像高斯濾波方法，其特征在于所述邏輯運算為在濾波控制模塊中，兩個列向延時信號相與產(chǎn)生列向縮小信號作為縮小模式的輸入信號，再利用上述兩個列向延時信號相或產(chǎn)生列向放大信號作為放大模式的輸入信號，利用第三個列向延時信號產(chǎn)生列向相等信號作為相等模式的輸入信號，利用第四個列向延時信號與列向使能信號相或產(chǎn)生列向計算使能信號，作為列向濾波模塊的濾波使能信號。
5.按權(quán)利要求1所述的模式可動態(tài)配置的圖像高斯濾波方法，其特征在于兩個一維方向高斯濾波過程相同，其中對一個維度方向進行高斯濾波步驟如下在可編程邏輯門陣列中生成具有多個列向寄存器、多個列向加法器、多個列向乘法器以及列向并行累加器的列向濾波模塊；在列向濾波模塊中，多個列向寄存器利用各級列向延時信號得到列向圖像數(shù)據(jù)的多級緩存；利用高斯卷積核的對稱性，將濾波系數(shù)相同的緩存通過列向加法器相加得到結(jié)果，具有單獨的濾波系數(shù)的緩存通過列向寄存器再作一級緩存；將該級緩存結(jié)果與濾波系數(shù)相同的緩存通過列向加法器相加得到的結(jié)果乘以各自的濾波系數(shù)；上述乘以各自的濾波系數(shù)后的結(jié)果通過列向并行累加器相加，得到列方向的高斯濾波結(jié)果。
6.一種模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置，其特征在于以FPGA為核心，完成模式可動態(tài)配置的圖像高斯濾波，包括電源管理單元，其電源輸出端與裝置中各個器件的工作電源端相連； 時鐘管理單元，其時鐘信號輸出端與FPGA、視頻解碼器及視頻編碼器的時鐘輸入端相連；復位管理單元，其復位信號輸出端與FPGA、視頻解碼器以視頻編碼器的復位信號輸入端相連；視頻解碼器，其輸出端與FPGA的數(shù)據(jù)輸入端以及行場同步信號輸入端相連； 視頻編碼器，輸入端與FPGA的數(shù)據(jù)輸出端相連； FLASH存儲器，其輸出端與FPGA數(shù)據(jù)輸入端相連。
7.按權(quán)利要求6所述的模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置，其特征在于所述FPGA內(nèi)具有濾波控制模塊、列向濾波模塊、行緩存模塊以及行向濾波模塊，其中濾波控制模塊接收使用者選擇的濾波模式及處理圖像的起始和結(jié)束的位置信號，產(chǎn)生各種濾波控制使能信號至列向濾波模塊；列向濾波模塊對圖像進行列方向上的一維高斯濾波， 濾波結(jié)果送至行緩存模塊；行緩存模塊的輸出端接至行向濾波模塊。
8.按權(quán)利要求7所述的模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置，其特征在于所述濾波控制模塊內(nèi)具有行向移位寄存器、列向移位寄存器、濾波參數(shù)設置模塊、列向多路選擇器以及行向多路選擇器，其中濾波參數(shù)設置模塊通過接收使用者設置的處理圖像的起始和結(jié)束位置信號，產(chǎn)生列向使能信號及三種行向濾波模式信號輸出至列向移位寄存器；列向移位寄存器、列向移位寄存器產(chǎn)生列方向的各級像素時鐘延時信號，送至列向及行向多路選擇器；列向及行向多路選擇器產(chǎn)生的濾波使能信號輸出至列向濾波模塊。
9.按權(quán)利要求7所述的模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置，其特征在于列向濾波模塊具有多個列向寄存器、多個列向加法器、多個列向乘法器以及列向并行累加器，其中多個列向寄存器分別接受圖像數(shù)據(jù)進行緩存，輸出端分別接至自列向加法器及列向寄存器，列向加法器及列向寄存器的輸出端分別與列向乘法器及另外的列向寄存器相連；列向乘法器的輸出端及列向寄存器的輸出端同時接至列向并行累加器的輸入端，列向并行累加器的輸出端接至行緩存模塊。
10.按權(quán)利要求7所述的模式可動態(tài)配置的圖像高斯濾波方法的實現(xiàn)裝置，其特征在于所述行緩存模塊為FPGA的內(nèi)部存儲器，緩存的結(jié)果輸出至行向濾波模塊。
全文摘要
本發(fā)明涉及一種模式可動態(tài)配置的圖像高斯濾波方法及實現(xiàn)裝置，利用可編程邏輯門陣列根據(jù)不同需要動態(tài)配置濾波模式；在相應濾波模式下，利用高斯卷積核的可分離性將二維圖像高斯濾波過程分解為兩個一維圖像高斯濾波過程，先進行其中一個維度方向進行高斯濾波，并將此高斯濾波數(shù)據(jù)緩存在FPGA內(nèi)部的存儲器中，再進行另一個維度方向的高斯濾波，對該維度方向的高斯濾波進行移位處理，得到該濾波模式下最終的高斯濾波圖像。本發(fā)明使用方式靈活減小了開發(fā)的難度，縮短了開發(fā)周期，使得較大尺寸的高斯濾波得以在工程中有效地實現(xiàn)，增強了高斯濾波在工程中的實用性。
文檔編號G06T5/00GK102486867SQ20101057413
公開日2012年6月6日 申請日期2010年12月4日 優(yōu)先權(quán)日2010年12月4日
發(fā)明者佟新鑫, 宮俊玲, 楊光宇, 栗霄峰, 王玉良 申請人:中國科學院沈陽自動化研究所