專利名稱：能量感知網(wǎng)絡(luò)的處理器及其處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種網(wǎng)絡(luò)技術(shù)領(lǐng)域的裝置和方法，具體是一種基于任務流水線的 能量感知網(wǎng)絡(luò)的處理器及其處理方法。
背景技術(shù)：
低功耗一直是處理器設(shè)計、制造最重要的問題之一。功耗限制了性能的進一步提 高，網(wǎng)絡(luò)處理器在應用場景中被大量集成在機架上，高功耗進一步引起系統(tǒng)穩(wěn)定的問題，而 相配備的系統(tǒng)散熱組件將消耗更多的電力。除此之外，隨著近年來對低碳經(jīng)濟的興起，消耗 更多的電力，意味著上游電力供應方更多的碳排放。過去在處理器的設(shè)計中，更多以性能提 高為第一目標，即性能感知。現(xiàn)在以能量為參考，以能量感知的角度對網(wǎng)絡(luò)處理器進行設(shè) 計。從能耗的角度安排處理器的計算資源，并保證處理器的性能，最終提高單位能量處理器 的計算能力?；诖?，提出能量感知網(wǎng)絡(luò)處理器。IXP2400網(wǎng)絡(luò)處理器是Intel公司繼IXP1200之后推出的一款網(wǎng)絡(luò)處理器，XScale 核心處理器是一個通用32位RISC (精簡指令集計算機系統(tǒng))處理器，與ARM結(jié)構(gòu)相兼容。 XScale核心處理器初始化和管理IXP2400處理器，并且能夠完成高層網(wǎng)絡(luò)處理任務；32K字 節(jié)指令高速緩存和32K數(shù)據(jù)高速緩存；具有高性能，低功耗的優(yōu)點。IXP2400的微引擎分為兩個組，每個組有4個。每個組有一條獨立的命令總線和一 條獨立的SRAM訪問總線，兩個組共享一條DRAM訪問總線。每個微引擎可有8個硬件實現(xiàn) 的線程，每個線程擁有自己獨立的寄存器組、程序計數(shù)器，使得線程間切換速度快，通過硬 件多線程掩蓋存儲器訪問的延遲，實現(xiàn)系統(tǒng)的高性能。IXP2400的存儲器分成多級存儲層次，每個微引擎都有自己專用的本地存儲器，容 量最小，訪問速度最快；微引擎和XScale核心處理器可以共享scratchpad、SRAM、DRAM等 存儲器，其中scratchpad容量最小，訪問速度最快。DRAM容量最大，訪問延遲也最大，它適 合于大量的塊數(shù)據(jù)訪問。SRAM的容量和延遲介于scratchpad和DRAM之間。經(jīng)對現(xiàn)有技術(shù)的檢索發(fā)現(xiàn)，Yan Luo, Jia Yu, Jun Yang, Laxmi Bhuyan等人在DAC 2005 的 “Low Power Network Processor Design Using Clock Gating ( 利用時鐘選擇的低功耗網(wǎng)絡(luò)處理器設(shè)計)”。該文章提出一種基于clock gating(時鐘選擇)方法， 用來關(guān)閉網(wǎng)絡(luò)處理器的空閑核。具體做法是，考慮網(wǎng)絡(luò)處理器接收包緩沖區(qū)中包的數(shù)量，以 及線程等待隊列中線程的個數(shù)，當?shù)却€程的個數(shù)達到一個核中線程個數(shù)(比如8)時，將 空閑線程交換到同一核，然后將該核關(guān)閉。其不足之處在于考慮情況簡單，不夠靈活，其 假定每個核上處理相同的任務，不同核之間沒有相關(guān)性，該方法不能處理核間異構(gòu)的情形 (即不同核處理不同的任務)；沒有充分考慮到網(wǎng)絡(luò)處理器中的任務流水線特征，同一個任 務流水線的幾個核之間，有著數(shù)據(jù)依賴關(guān)系，其中一個核的關(guān)閉，會對流水線中其他核造成 影響；其對空閑核的做法是，將其關(guān)閉，導致處理不靈活。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的上述不足，提供一種基于任務流水線的能量感 知網(wǎng)絡(luò)的處理器及其處理方法。本發(fā)明在網(wǎng)絡(luò)處理器對網(wǎng)絡(luò)包的處理過程中，周期性的統(tǒng) 計各核的任務運行狀況，通過動態(tài)改變各核的電壓，來達到低功耗和高性能的目的。本發(fā)明是通過以下技術(shù)方案實現(xiàn)的本發(fā)明涉及的能量感知網(wǎng)絡(luò)的處理器，包括協(xié)處理器模塊、若干微引擎模塊、線 程監(jiān)視模塊、性能監(jiān)視模塊、電壓調(diào)整模塊和電壓決策模塊，其中微引擎模塊與線程監(jiān)視 模塊相連傳輸線程狀態(tài)信息，線程監(jiān)視模塊與電壓決策模塊相連傳輸統(tǒng)計的線程狀態(tài)信 息，電壓決策模塊與協(xié)處理器模塊相連傳輸電壓決策信息，協(xié)處理器模塊與電壓調(diào)整模塊 相連傳輸電壓調(diào)節(jié)指令，電壓調(diào)整模塊與微引擎模塊相連傳輸調(diào)節(jié)電壓的物理信號，微引 擎模塊與性能監(jiān)視模塊相連傳輸系統(tǒng)性能信息，性能監(jiān)視模塊與協(xié)處理器模塊相連傳輸調(diào) 整電壓到最大電壓的信號。所述的線程監(jiān)視模塊包括運行線程監(jiān)視子模塊、就緒線程監(jiān)視子模塊和等待線 程監(jiān)視子模塊，其中微引擎模塊與運行線程監(jiān)視子模塊相連傳輸運行線程的信息，運行線 程監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的運行線程的個數(shù)，微引擎模塊與就緒線程監(jiān) 視子模塊相連傳輸就緒線程的信息，就緒線程監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的 就緒線程的個數(shù)，微引擎模塊與等待線程監(jiān)視子模塊相連傳輸?shù)却€程的信息，等待線程 監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的等待線程的個數(shù)。所述的電壓決策模塊包括線程度計算子模塊、電壓升降判斷子模塊和電壓值輸 出子模塊，其中線程監(jiān)視模塊與線程度計算子模塊相連傳輸統(tǒng)計的線程狀態(tài)信息，線程度 計算子模塊與電壓升降判斷子模塊相連傳輸計算得到的線程度信息，電壓升降判斷子模塊 與電壓值輸出子模塊相連傳輸電壓的升降值，電壓值輸出子模塊與協(xié)處理器模塊相連相連 傳輸調(diào)制后的電壓值。所述的性能監(jiān)視模塊包括接收包緩沖區(qū)監(jiān)視子模塊和電壓控制子模塊，其中 微引擎模塊與接收包緩沖區(qū)監(jiān)視子模塊相連傳輸接收包緩沖區(qū)的狀態(tài)信息，接收包緩沖區(qū) 監(jiān)視子模塊與電壓控制子模塊相連傳輸接收包緩沖區(qū)存儲已滿的信息，電壓控制子模塊與 協(xié)處理器模塊相連傳輸調(diào)整電壓到最大電壓的信號。本發(fā)明涉及的上述能量感知網(wǎng)絡(luò)處理器的處理方法，包括以下步驟第一步，線程監(jiān)視模塊監(jiān)視網(wǎng)絡(luò)處理中每個核的線程狀態(tài)，并將得到的運行線程 的數(shù)目、就緒線程的數(shù)目、等待線程的數(shù)目傳遞給電壓決策模塊。第二步，電壓決策模塊根據(jù)WDi = WiZti,得到每個核的等待線程度，并分別對同一 流水線上的每個核的等待線程度進行修正處理，其中=WDi是核Ci的等待線程度，Wi是核Ci 中等待線程的個數(shù)，Ti是核Ci中總活動線程的個數(shù)。所述的修正處理，是
片-ι 其中WD' i是修正后的第i個核的等待線程度，WDi是修正前的第i個核的等待 線程度，WDj是修正前的第j個核的等待線程度，第i個核和第j個核屬于同一流水線， 是 第j個核的等待線程度閾值。
第三步，電壓決策模塊根據(jù)AU = (WD' ,-Di) Xk，得到電壓的升降值Δυ，其中 Di是第i個核的等待線程度閥值，k是一個電壓常量值，WD' i是修正后的第i個核的等待 線程度。第四步，電壓決策模塊將當前的電壓和電壓的升降值A(chǔ)U進行相加，得到每個核 調(diào)整后的電壓值，并將調(diào)整后的電壓值傳遞給協(xié)處理器模塊。第五步，協(xié)處理器模塊將接收到的調(diào)整后的電壓值生成對應的電壓調(diào)節(jié)指令，并 將該指令傳遞給電壓調(diào)整模塊。第六步，電壓調(diào)整模塊將接收到的電壓調(diào)節(jié)指令轉(zhuǎn)換為電壓調(diào)節(jié)物理信號，并將 該物理信號傳遞給微引擎模塊，從而微引擎模塊的電壓得到調(diào)節(jié)。第七步，性能監(jiān)視模塊實時監(jiān)視接收包緩沖區(qū)，當接收包緩沖區(qū)的存儲已滿時，則 性能監(jiān)視模塊向協(xié)處理器模塊發(fā)送調(diào)整電壓到最大電壓的信號。第八步，t時間后，返回第一步，進行下一次電壓調(diào)節(jié)。與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是1、設(shè)計了能量感知網(wǎng)絡(luò)處理器，在傳統(tǒng)的網(wǎng)絡(luò)處理器中增加線程監(jiān)視模塊、性能 監(jiān)視模塊、電壓決策模塊和電壓調(diào)整模塊，各個模塊共同協(xié)調(diào)作用，使網(wǎng)絡(luò)處理器達到低功 耗和高性能的目的。2、針對網(wǎng)絡(luò)處理器上不同的網(wǎng)絡(luò)處理器流水線特點，提出不同的調(diào)節(jié)后電壓計算 策略，具有應用靈活的特點。本發(fā)明的調(diào)節(jié)后電壓計算策略可以適用于各種流水線處理的 核上。3、在計算調(diào)節(jié)后電壓時，本發(fā)明充分考慮一個處理流水線上的相鄰核之間的數(shù)據(jù) 依賴關(guān)系，充分考慮到流水線上一級核的電壓調(diào)節(jié)對下一級電壓調(diào)節(jié)策略的影響，使處理 流水線上各核經(jīng)過電壓調(diào)節(jié)后，能夠保證高吞吐量和低功耗的結(jié)合。4、本發(fā)明將網(wǎng)絡(luò)處理器上處理流水線抽象為數(shù)學模型，推導出通用于所有處理流 水線上各核的調(diào)節(jié)后電壓計算方法，具有嚴謹性和通用性的特點。
具體實施例方式以下對本發(fā)明的實施例進一步描述本實施例在以本發(fā)明技術(shù)方案為前提下進行 實施，給出了詳細的實施方式和具體的操作過程，但本發(fā)明的保護范圍不限于下述的實施 例。實施例本實施例涉及的能量感知網(wǎng)絡(luò)的處理器，包括協(xié)處理器模塊、若干微引擎模塊、 線程監(jiān)視模塊、性能監(jiān)視模塊、電壓調(diào)整模塊和電壓決策模塊，其中微引擎模塊與線程監(jiān) 視模塊相連傳輸線程狀態(tài)信息，線程監(jiān)視模塊與電壓決策模塊相連傳輸統(tǒng)計的線程狀態(tài)信 息，電壓決策模塊與協(xié)處理器模塊相連傳輸電壓決策信息，協(xié)處理器模塊與電壓調(diào)整模塊 相連傳輸電壓調(diào)節(jié)指令，電壓調(diào)整模塊與微引擎模塊相連傳輸調(diào)節(jié)電壓的物理信號，微引 擎模塊與性能監(jiān)視模塊相連傳輸系統(tǒng)性能信息，性能監(jiān)視模塊與協(xié)處理器模塊相連傳輸調(diào) 整電壓到最大電壓的信號。所述的線程監(jiān)視模塊包括運行線程監(jiān)視子模塊、就緒線程監(jiān)視子模塊和等待線 程監(jiān)視子模塊，其中微引擎模塊與運行線程監(jiān)視子模塊相連傳輸運行線程的信息，運行線
6程監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的運行線程的個數(shù)，微引擎模塊與就緒線程監(jiān) 視子模塊相連傳輸就緒線程的信息，就緒線程監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的 就緒線程的個數(shù)，微引擎模塊與等待線程監(jiān)視子模塊相連傳輸?shù)却€程的信息，等待線程 監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的等待線程的個數(shù)。所述的電壓決策模塊包括線程度計算子模塊、電壓升降判斷子模塊和電壓值輸 出子模塊，其中線程監(jiān)視模塊與線程度計算子模塊相連傳輸統(tǒng)計的線程狀態(tài)信息，線程度 計算子模塊與電壓升降判斷子模塊相連傳輸計算得到的線程度信息，電壓升降判斷子模塊 與電壓值輸出子模塊相連傳輸電壓的升降值，電壓值輸出子模塊與協(xié)處理器模塊相連相連 傳輸調(diào)制后的電壓值。所述的電壓調(diào)整模塊接收協(xié)處理器的電壓調(diào)節(jié)指令，與微引擎模塊相連傳輸調(diào)節(jié) 電壓的物理信號。所述的性能監(jiān)視模塊包括接收包緩沖區(qū)監(jiān)視子模塊和電壓控制子模塊，其中 微引擎模塊與接收包緩沖區(qū)監(jiān)視子模塊相連傳輸接收包緩沖區(qū)的狀態(tài)信息，接收包緩沖區(qū) 監(jiān)視子模塊與電壓控制子模塊相連傳輸接收包緩沖區(qū)存儲已滿的信息，電壓控制子模塊與 協(xié)處理器模塊相連傳輸調(diào)整電壓到最大電壓的信號。本實施例中微引擎模塊采用的是Intel IXP2400中的微引擎。本實施例涉及的上述能量感知網(wǎng)絡(luò)處理器的處理方法，包括以下步驟第一步，線程監(jiān)視模塊監(jiān)視網(wǎng)絡(luò)處理中每個核的線程狀態(tài)，并將得到的運行線程 的數(shù)目、就緒線程的數(shù)目、等待線程的數(shù)目傳遞給電壓決策模塊。第二步，電壓決策模塊根據(jù)WDi = WiAi,得到每個核的等待線程度，并分別對同一 流水線上的每個核的等待線程度進行修正處理，其中=WDi是核Ci的等待線程度，Wi是核Ci 中等待線程的個數(shù)，Ti是核Ci中總活動線程的總數(shù)。所述的修正處理，是
片-ιWDi = WDi + Yj (WDj-Dj),
J=I其中WD' i是修正后的第i個核的等待線程度，WDi是修正前的第i個核的等待 線程度，WDj是修正前的第j個核的等待線程度，第i個核和第j個核屬于同一流水線， 是 第j個核的等待線程度閾值。本實施例中，微引擎模塊核的總數(shù)為8，C= {C1，C2，...，C8} ；8個微引擎分為2個 處理流水線Vl和V2，每個處理流水線有4個核，Vl = (Cl，C2，C3，C4)，V2 = (C5，C6，C7， C8)；每個核上活動線程總數(shù)Ti都為8 ；對于每個核，等待線程度閾值Di都為4/8。對于處理流水線VI，計算每個核Ci的等待線程度WDi,然后進行修正WD1'=WD1
WD2，= WD2-KWD1'-D1)= WD2-KWD1-D1)
WD3，= WD3-KWD2'-D2)= WD3-KWD2-D2) HKWD1-D1)
WD4'=WD4-KWD3'-D3)=WD4-KWD3-D3)—h (WD2-D2) + (WD對于處理流水線V2，計算每個核Ci的等待線程度WDi,然后進行修正WD5' = WD5WD6，= WD6+(WD5，-D5) = WD6+ (WD5-D5)
7
WD/ = WD7+(WD6，-D6) = WD7+ (WD6-D6) + (WD5-D5)WD8，= WD8+ (WD7，-D7) = WD8+ (WD7-D7) + (WD6-D6) + (WD5-D5)第三步，電壓決策模塊根據(jù)AU = (WD' ,-Di) Xk，得到電壓的升降值A(chǔ)U，其中 Di是第i個核的等待線程度閥值，k是一個電壓常量值，WD' i是修正后的第i個核的等待 線程度。本實施例中k = IV，k用來將等待線程度超出閥值的部分轉(zhuǎn)化為電壓變化值。第四步，電壓決策模塊將當前的電壓和電壓的升降值A(chǔ)U進行相加，得到每個核 調(diào)整后的電壓值，并將調(diào)整后的電壓值傳遞給協(xié)處理器模塊。第五步，協(xié)處理器模塊將接收到的調(diào)整后的電壓值生成對應的電壓調(diào)節(jié)指令，并 將該指令傳遞給電壓調(diào)整模塊。第六步，電壓調(diào)整模塊將接收到的電壓調(diào)節(jié)指令轉(zhuǎn)換為電壓調(diào)節(jié)物理信號，并將 該物理信號傳遞給微引擎模塊，從而微引擎模塊的電壓得到調(diào)節(jié)。第七步，性能監(jiān)視模塊實時監(jiān)視接收包緩沖區(qū)，當接收包緩沖區(qū)的存儲已滿時，則 性能監(jiān)視模塊向協(xié)處理器模塊發(fā)送調(diào)整電壓到最大電壓的信號。第八步，t時間后，返回第一步，進行下一次電壓調(diào)節(jié)。本實施例中引入等待線程度和等待線程度閾值，當某個核上處于等待狀態(tài)的線程 數(shù)量多，等待線程度大于該核對應的閥值，說明該核處于空閑的可能性較大，此時考慮將該 核的電壓調(diào)低，降低它的處理速度，仍可以滿足該核上線程對處理器速度的要求，并可以降 低該核上的功耗；當某個核上處于等待狀態(tài)的線程數(shù)量少，等待線程度小于該核對應的閥 值，說明該核處于就緒狀態(tài)的線程較多，處理器速度滿足不了線程的需求，此時考慮將該核 的電壓升高，提高它的處理速度，以滿足該核上線程對處理器速度的需求；當?shù)却€程度等 于等待線程度閾值時，表示當前電壓不需要改變。
權(quán)利要求
一種能量感知網(wǎng)絡(luò)的處理器，其特征在于，包括若干微引擎模塊、協(xié)處理器模塊、線程監(jiān)視模塊、性能監(jiān)視模塊、電壓調(diào)整模塊和電壓決策模塊，其中微引擎模塊與線程監(jiān)視模塊相連傳輸線程狀態(tài)信息，線程監(jiān)視模塊與電壓決策模塊相連傳輸統(tǒng)計的線程狀態(tài)信息，電壓決策模塊與協(xié)處理器模塊相連傳輸電壓決策信息，協(xié)處理器模塊與電壓調(diào)整模塊相連傳輸電壓調(diào)節(jié)指令，電壓調(diào)整模塊與微引擎模塊相連傳輸調(diào)節(jié)電壓的物理信號，微引擎模塊與性能監(jiān)視模塊相連傳輸系統(tǒng)性能信息，性能監(jiān)視模塊與協(xié)處理器模塊相連傳輸調(diào)整電壓到最大電壓的信號。
2.根據(jù)權(quán)利要求1所述的能量感知網(wǎng)絡(luò)的處理器，其特征是，所述的線程監(jiān)視模塊包 括運行線程監(jiān)視子模塊、就緒線程監(jiān)視子模塊和等待線程監(jiān)視子模塊，其中微引擎模塊 與運行線程監(jiān)視子模塊相連傳輸運行線程的信息，運行線程監(jiān)視子模塊與電壓決策模塊相 連傳輸統(tǒng)計的運行線程的個數(shù)，微引擎模塊與就緒線程監(jiān)視子模塊相連傳輸就緒線程的信 息，就緒線程監(jiān)視子模塊與電壓決策模塊相連傳輸統(tǒng)計的就緒線程的個數(shù)，微引擎模塊與 等待線程監(jiān)視子模塊相連傳輸?shù)却€程的信息，等待線程監(jiān)視子模塊與電壓決策模塊相連 傳輸統(tǒng)計的等待線程的個數(shù)。
3.根據(jù)權(quán)利要求1所述的能量感知網(wǎng)絡(luò)的處理器，其特征是，所述的電壓決策模塊包 括線程度計算子模塊、電壓升降判斷子模塊和電壓值輸出子模塊，其中線程監(jiān)視模塊與 線程度計算子模塊相連傳輸統(tǒng)計的線程狀態(tài)信息，線程度計算子模塊與電壓升降判斷子模 塊相連傳輸計算得到的線程度信息，電壓升降判斷子模塊與電壓值輸出子模塊相連傳輸電 壓的升降值，電壓值輸出子模塊與協(xié)處理器模塊相連相連傳輸調(diào)制后的電壓值。
4.根據(jù)權(quán)利要求1所述的能量感知網(wǎng)絡(luò)的處理器，其特征是，所述的性能監(jiān)視模塊包 括接收包緩沖區(qū)監(jiān)視子模塊和電壓控制子模塊，微引擎模塊與接收包緩沖區(qū)監(jiān)視子模塊 相連傳輸接收包緩沖區(qū)的狀態(tài)信息，接收包緩沖區(qū)監(jiān)視子模塊與電壓控制子模塊相連傳輸 接收包緩沖區(qū)存儲已滿的信息，電壓控制子模塊與協(xié)處理器模塊相連傳輸調(diào)整電壓到最大 電壓的信號。
5.根據(jù)權(quán)利要求1所述的能量感知網(wǎng)絡(luò)處理器的處理方法，其特征在于，包括以下步驟第一步，線程監(jiān)視模塊監(jiān)視網(wǎng)絡(luò)處理中每個核的線程狀態(tài)，并將得到的運行線程的數(shù) 目、就緒線程的數(shù)目、等待線程的數(shù)目傳遞給電壓決策模塊；第二步，電壓決策模塊根據(jù)WDi =WiZti,得到每個核的等待線程度，并分別對同一流水 線上的每個核的等待線程度進行修正處理，其中=WDi是核Ci的等待線程度,Wi是核Ci中等 待線程的個數(shù)，Ti是核Ci中總活動線程的總數(shù)；第三步，電壓決策模塊根據(jù)AU = (WD' ,-Di) Xk，得到電壓的升降值Δυ，其中=Di是 第i個核的等待線程度閥值，k是一個電壓常量值，WD' i是修正后的第i個核的等待線程 度；第四步，電壓決策模塊將當前的電壓和電壓的升降值Δυ進行相加，得到每個核調(diào)整 后的電壓值，并將調(diào)整后的電壓值傳遞給協(xié)處理器模塊；第五步，協(xié)處理器模塊將接收到的調(diào)整后的電壓值生成對應的電壓調(diào)節(jié)指令，并將該 指令傳遞給電壓調(diào)整模塊；第六步，電壓調(diào)整模塊將接收到的電壓調(diào)節(jié)指令轉(zhuǎn)換為電壓調(diào)節(jié)物理信號，并將該物理信號傳遞給微引擎模塊，從而微引擎模塊的電壓得到調(diào)節(jié)；第七步，性能監(jiān)視模塊實時監(jiān)視接收包緩沖區(qū)，當接收包緩沖區(qū)的存儲已滿時，則性能 監(jiān)視模塊向協(xié)處理器模塊發(fā)送調(diào)整電壓到最大電壓的信號； 第八步，t時間后，返回第一步，進行下一次電壓調(diào)節(jié)。
6.根據(jù)權(quán)利要求5所述的能量感知網(wǎng)絡(luò)的處理方法，其特征是，第二步中所述的修正 處理，是片-ιWDi = WDi + Yj (WDj-Dj),j=i其中WD' i是修正后的第i個核的等待線程度，WDi是修正前的第i個核的等待線程 度，WDj是修正前的第j個核的等待線程度，第i個核和第j個核屬于同一流水線,Dj是第j 個核的等待線程度閾值。
全文摘要
一種網(wǎng)絡(luò)應用技術(shù)領(lǐng)域的能量感知網(wǎng)絡(luò)的處理器及其處理方法，處理器包括協(xié)處理器模塊、若干微引擎模塊、線程監(jiān)視模塊、性能監(jiān)視模塊、電壓調(diào)整模塊和電壓決策模塊，其中微引擎模塊與線程監(jiān)視模塊相連傳輸線程狀態(tài)信息，線程監(jiān)視模塊與電壓決策模塊相連傳輸線程狀態(tài)信息，電壓決策模塊與協(xié)處理器模塊相連傳輸電壓決策信息，協(xié)處理器模塊與電壓調(diào)整模塊相連傳輸電壓調(diào)節(jié)指令，電壓調(diào)整模塊與微引擎模塊相連傳輸調(diào)節(jié)電壓的物理信號，微引擎模塊與性能監(jiān)視模塊相連傳輸系統(tǒng)性能信息，性能監(jiān)視模塊與協(xié)處理器模塊相連傳輸調(diào)整電壓到最大電壓的信號。本發(fā)明周期性的統(tǒng)計各核的任務運行狀況，通過動態(tài)改變各核的電壓，來達到低功耗和高性能的目的。
文檔編號G06F9/50GK101916210SQ20101026408
公開日2010年12月15日 申請日期2010年8月27日 優(yōu)先權(quán)日2010年8月27日
發(fā)明者周憬宇, 唐飛龍, 曹朋, 沈耀, 過敏意, 鄭龍, 陳鵬宇 申請人:上海交通大學